-
Schaltunganodnung zum Empfang von isochron binär modulierten Signalen.
-
ten Signalen.
-
Die Erfindung betrifft eine Schaltungsanordnung zum Empfang von isochron
binär modulierten Signalen mittels eines Taktgebers, eines Zählers und einer logischen
Schaltung, wobei die Taktfrequenz des Taktgebers gleich dem n-fachen der odulationsfrequenz
ist und der Zähler synchron mit den Impulsen des Taktgebers und abhängig von der
logischen Schaltung in der Weise gesteuert wird, dass er je nach Abweichung von
der Soll-Lage entweder gar nicht oder aber um eine bzw. um zwei Zählstellungen weitergeschaltet
wird und dass er im Synchronfall jeweils zur Mitte einer Biteinheit des empfangenen
Signals einen UberIlahmeimpuls liefert.
-
Derartige Anordnungen sind bei der synchronen Datenübertragung erforderlich,
um aus den aufgenommenen Signalen den Bittakt wiederzugewinnen. Alle bekannten Einrichtungen
arbeiten in etwa nach folgendem Prinzip: Eine jede Bitdauer T wird in n-gleiche
Zeitabschnitte unterteilt, die durch einen Zähler mit n-Zählstellungen angezeigt
werden. Dieser Zähler wird durch Impulse eines Taktgebers, dessen Taktfrequenz gleich
dem n-fachen der Modulationsfrequenz 1/T des Signals ist, zyklisch fortgeschaltet.
Dabei ist zum Beispiel die n-te Zählstellung die Bezugsmarke für einen RJalenzwechsel
des empfangenen Signals und die Zählstellung n/2 liefert den Abtastimpuls. Bei Phasenübereinstimmung
zwischen Valenzwechsel und Bezugszählstellung n liegt der Abtastimpuls für die Ubernahme
der Information jeweils in der Mitte eines
jeden Bit. Erfolgt dagegen
ein Valenzwechsel gegenüber dem Bezugszählstand des Zählers phasenverschoben, so
muss der Zählerstand korrigiert werden. Dieses erfolgt in der Weise, dass bei zu
früh erfolgendem Phasenwechsel bezogen auf die Bezugszählstellung ein zusätzlicher
Fortschalteimpuls auf den Zähler gegeben wird, während bei zu spät erfolgendem Valenzwechsel
jeweils der nächste Impuls unterdrückt wird, bis Empfängertakt und Signaltakt wieder
synchron sind.
-
Eine Korrektur des Zählerstandes durch Impulsunterdrucken oder Impulszusetzen
während eines Zyklus kann entweder jeweils erst zu Beginn eines jeden Zyklus oder
aber innerhalb eines Zyklusses unmittelbar nach Feststellung eines phasenverschobenen
Valenzwechsels erfolgen, wobei eine Korrektur zweckmässig erst nach Feststellung
mehrerer aufeinanderfolgender gleichartiger Phasenabweichungen vorgenommen wird.
Die Erfindung bezweckt nun eine Verbesserung von Anordnungen der zuletzt genannten
Art. Sie erreicht dies dadurch, dass zur Vermeidung von Auswertefehlern infolge
von Ubertragungsfehlern bei einem Valenzwechsel des Signals während des dem Ubernahmeimpuls
unmittelbar vorangehenden Abtastintervalls eine Wiederholung des Übernahmeimpulses
infolge Beibehaltung der Zählstellung wegen der erforderlichen Phasenkorrektur zwischen
einer vorgegebenen Bezugszählstellung und einem Valenzwechsel des Signals verhindert
wird.
-
Infolge von starken Isochronverzerrungen, kann der Fall eintreten,
dass erst mit Erreichen der den Abtastimuuls liefernden Zählstellung ein Valenzwechsel
festgestellt wird, was eine Unterdrückung des nachfolgenden Fortsvhalteimpulses
bewirkt. Die Folge ist eine nochmalige Abtastung desselben Bit. Diese Fehlermöglichkeit
wird nun durch die Erfindung ausgeschaltet. Dazu bestehen mehrere Möglichkeiten:
Es ist ein gesondertes Speicherschaltglied, z.B. Kippstufe, vorgesehen, das zur
Verhinderung eines nochmaligen Ubernahmeimpulses
wirksam geschaltet
und mit Erreichen einer nachfolgenden Zählstellung wieder unwirksam geschaltet wird.
-
Eine andere zweckmässigere Lösung besteht darin, dass der Zähler bei
einem Zählzyklus von n-Zählstellungen mindestens + 1 Zählstellungen aufweist und
dass anstelle der infolge eines vorangehenden Valenzwechsels beizubehaltenden Zählstellungen
eine der für den normalen Zählzyklus nicht verwandten Zählstellungen in den Zählzyklus
eingefügt wird.
-
Bei codierter Zählweise des Zählers lassen sich auf diese Weise vorhandene,
aber nicht benötigte Zählstellungen ausnutzen, ohne dass ein zusätzliches Speicherelement
für die Steuerung der Abtastimpulsunterdrückung erforderlich ist.
-
Weitere Vorteile ergeben sich insbesondere dann, wenn der Zähler aus
einem Addierer mit Änderungslogik und gesonderten Speicherelementen für die Zwischenspeicherung
der jeweiligen Zählerstellung besteht. Damit ist die Voraussetzung gegeben, dass
bei Überwachung einer Vielzahl von parallelen Signalkanälen im Multiplexbetrieb
nicht für jeden Signalkanal ein indivueller Zähler erforderlich ist, sondern dass
lediglich die Speicherelemente für die Zwischenspeicherung der Zählstellungen individuell
vorzusehen sind, während die Änderungsschaitung gemeinsam für alle Speicherelemente
vorgesehen ist. Es ergibt sich somit ein minimaler Aufwand.
-
Weitere Einzelheiten der Erfindung seien nachfolgend anhand eines
in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Im einzelnen
zeigen: Fig. 1 einen Teil der Signalempfangseinrichtung in Form eines Blockschaltbildes,
Fig. 2 den zeitlichen Verlauf eines empfangenen Signals mit den zugehörigen Abtastimpulsen,
Fig.
3 ein Zählschema für den in Fig. 1 verwendeten Abtastaddierer und Fig. 4 die Ausbildung
der logischen Schaltung für den Abtastaddierer entsprechend dem Zählschema nach
Fig. 3.
-
Fig. 1 zeigt im oberen Teil die zu überwachenden Signalleitungen k
bis kz mit der zugehörigen Abfrageschaltung.
-
Diese besteht aus dem mit dem Takt t zyklisch fortgeschalteten Leitungszähler
LZ dessen Zählerstand durch den Decodierer D in eine Markierung 1 aus z umgesetzt
wird, so dass die den einzelnen Signalleitungen individuell zugeordneten Abfragegatter
G1 bis Gz zyklisch nacheinander aufgetastet werden können. Die dabei gewonnenen
Abtastsignale aller Leitungen werden über ein gemeinsames Mischgatter M fortlaufend
als Information ni dem Auswerteteil zugeleitet. Dieser Auswerteteil besteht im wesentlichen
aus einem Schieberegister SR, das eine der Anzahl der zu überwachenden Signalleitungen
entsprechende Zahl von Speicherstufen 1 bis z aufweist.
-
Diese Speicherstufen sind in verschiedene Abschnitte unterteilt, wobei
der Abschnitt AI die jeweils zuletzt abgetastete Leitungsinformation, der Abschnitt
AZ den zugehörigen Abtastzählerstand und der Abschnitt SI weitere, im Rahmen der
Erfindung aber nicht interessierende Informationen beinhaltet.
-
Weiterhin ist ein Addierer AD mit logischer Schaltung LOG zur Änderung
des Abtastzählerstandes und eine Einrichtung FE zur Erkennung von Valenzwechseln
der empfangenen Signale vorgesehen.
-
Die Arbeitsweise dieser Anordnung ist zusammengefasst folgende: Die
im Schieberegister SR enthaltenen Informationen werden, gesteuert durch den Takt
t, synchron mit der jeweils zugehörigen abzutastenden SignalZeitung K... auf das
Informationsleitungsbündel IL gegeben. Die alte Abtastinforkation ai wird mit. der
neuen ni durch die Einrichtung FE miteinander verglichen. Liegt ein Valenzwechsel
vor, also
ein Wechsel von 0 auf 1 oder umgekehrt, so wird am Ausgang
f ein Signal wirksam, das die logische Schaltung LOG über diesen Valenzwechsel informiert.
Der Abtastzählerstand az wird dem Addierer AD mit der logischen Schaltung LOG direkt
zugeleitet und geändert als neuer Abtastzählerstand azs zusammen mit der Leitungsinformation
als Information ai' dem Schieberegister SR zugeleitet. Wird durch den Abtastzähler
ein vorgegebener übergabezählerstand erreicht, so wird über den Anschluss ü das
Gatter G aufgesteuert und die gerade anliegende Leitungsinformation ni dem Informationsspeicher
J-SP zugeleitet.
-
In Fig. 2 zeigt Kurvenzug A den zeitlichen Verlauf eines unverzerrten
Signales mit der Bitdauer T. Diese Bitdauer ist in sieben gleiche Abschnitte unterteilt,
wobei zu Beginn eines jeden Zeitabschnittes die Leitung abgetastet wird. Die sich
hierbei ergebenden Abtastimpulse 0 bis 6 sind unterhalb des Signalzuges aufgetragen
Dabei ist folgende Abmachung getroffen: Bei unverzerrtem Signalverlauf und Synchronität
zwischen Abtas-tzähler und Signaltakt wird ein Valenzwechsel lediglich zwischen
den Abtastimpulsen 6 und 0 erwartet, während beim Abtastimpuls 3 - wie durch einen
Pfeil angedeutet- die Informationsübernahme erfolgt. Zeile B zeigt den zeitlichen
Verlauf eines verzerrten Signales, bei dem die erste Flanke gegenüber dem nach Zeile
A um die Zeitdauer tn nacheilt. Andererseits lassen die darunter aufgezeigten Abtastimpulse
erkennen, dass infolge vorangehender Verzerrungen und den dadurch bedingten Zählstellungkorrekturen
der Zählzyklus des Abtastzählers um die Zeitdauer tf voreilt.
-
Aufgrund der sich daraus ergebenden zeitlichen Schwankungen eines
Valenzwechels bezogen auf den Beginn eines Zählzyklus kann es nun vorkommen, dass
ein Valenzwechsel erst nach Erreichen der Zählstufe 2 eintritt, also während der
Zählstellung, die der den Ubernahmeimpuls liefernden Zählatellung 3 unmittelbar
vorausgeht. WUrde nun, um die Phasenverschiebung zwischen
Zählzyklusbeginn
und tatsächlichem Valenzwechsel zu verringern, der nächstfolgende Fortschalteimpuls
für den Abtastzähler unterdrückt, so würde der mit der Zählstufe 3 verbundene Ubernahmeimpuls
bei der nächsten Leitungsabtastung nochmal ausgelöst und scmit ein und dasselbe
Bit doppelt gewertet. Gemäss der Erfindung wird daher nicht die Zählstellung 3 beibehalten,
sondern es wird eine nicht verwendete Zählstellung x in den Zählzyklus eingefügt,
so dass die Zählstellung 3 nicht zweimal auftaucht. Danach wird in der üblichen
Form weitergezählt und nach Erreichen der Zählstellung. 6 dann ein erneuter Valenzwechsel
festgestellt, der nun zeitgerecht liegt.
-
Fig. 3 zeigt eine entsprechende Zähltabelle für einen 3-Bit-Addierer,
wobei az den dem Addierer jeweils zugeführten Zählerstand darstellt und eine weitere
Spalte anzeigt, um wieviele Zählstellungen dieser Zählerstand zu ändern ist, je
nachdem, ob ein Vâlenzlwechsel vorliegt (f = 1) oder nicht (f = OJ.
-
Danach wird für den Fall, dass kein Valenzwechsel vorliegt, also f
= 0, mit jedem Abfragetakt der vorliegende Zählerstand az bis auf eine Ausnahme
um jeweils eine Zählstellung erhöht, was dem zyklischen Durchzählen entspricht.
Die Ausnahme bezieht sich auf den Abtastimpuls 3, bei dem auch die Informationsübernahme
erfolgt. In diesem Falle erfolgt eine Änderung um 2 Zählstufen, um nämlich die eingeschobene
Zählstufe x gemäss der binären Zählweise zu überspringen, die gemäss der Erfindung
nur benötigt wird, wenn ein Valenzwechsel während der Zählstellung 011 festgestellt
wird. Ebenso wird die Zahlstellung um 1 erhöht, wenn ein Valenzwechsel nach Erreichen
der Bezugszählstellung 000 auftritt und somit in normaler Weise zyklisch weitergezählt
werden kann. Tritt dagegen ein Valenzwechsel während der übrigen Zählstufen auf,
so ist eine Phasen-Korrektur und damit eine Beeinflussung des Zählzyklus notwendig.
Fällt zum Beispiel ein Valenzwechsel in die Abtastintervalle, die den Abtastimpulsen
1 bis 3 unmittelbar vorhergehen, so erfolgt dieser 2 spätS as greichbedeutend ist
mit einem Vorlaufen des Abtavqahlerso D Fortschaltung
des Abtastzählers
wird daher unterbunden. Lediglich für den Fall, dass ein Valenzwechsel unmittelbar
vor dem Abtastimpuls 3, mit dem auch der Übergabeimpuls ü gekoppelt ist, auftritt,
wird von dieser Massnahme abgewichen, um eine Doppelauswertung ein- und desselben
Bits zu vermeiden. Fällt dagegen ein Valenzwechsel in die Abtastintervalle vor den
Abtastimpulsen 4 bis 6, so eilt der Valenzwechsel dem Sollzeitpunkt voraus, was
einem Nacheilen des Abtastzählers gleichkommt. Der jeweilige Abtastzählerstand az
wird daher jeweils um zwei Zähistellungen erhöht, was jeweils einem zusätzlichen
Fortschalteimpuls entspricht.
-
Fig. 4 zeigt das Blockschaltbild einer nach Fig. 3 gestalteten logischen
Schaltung LOG, in Verbindung mit einem 3-Bit-Addierer AD. Abhängig von dem zugeführten
Zählstand az und dem Steuereingang f, der das Vorliegen oder Nichtvorliegen eines
Valenzwechsels kennzeichnet, werden mittels der Gatter G1 bis G7 sowie Ml bis M3
die Additionsbefehle ermittelt, die in Verbindung mit dem zugeführten Zählerstand
az den jeweiligen neuen Zählerstand az' bedingen. Das Gatter G8 überwacht denjenigen
Zählerstand, der einen Ubernahmeimpuls ü bewirkt.
-
Neben den gezeigten Ausführungsbeispielen sind eine ganze Reihe von
Varianten denkbar, die einmal bestimmt werden von der Zahl der Abtastimpulse während
einer Biteinheit T und auch der Zuordnung der einzelnen Zählstellungen zu den einzelnen
Abtastimpulsen. Dabei lässt sich gegebenenfalls' ein' Lösung für die logische Schaltung
LOG finden, die mit einer geringeren Zahl von Gattern auskommt. Das der Erfindung
zugrundeliegende Lösungsprinzip wird jedoch dadurch nicht geändert.
-
4 Figuren 5 Patentansprüche