DE2431580C2 - Speicherschaltung - Google Patents
SpeicherschaltungInfo
- Publication number
- DE2431580C2 DE2431580C2 DE2431580A DE2431580A DE2431580C2 DE 2431580 C2 DE2431580 C2 DE 2431580C2 DE 2431580 A DE2431580 A DE 2431580A DE 2431580 A DE2431580 A DE 2431580A DE 2431580 C2 DE2431580 C2 DE 2431580C2
- Authority
- DE
- Germany
- Prior art keywords
- capacitor
- electrode
- field effect
- memory circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
3 4
dem Eingangsanschluß 1 und dem Verbindungspunkt einer Eingangsspannung und der Spannung am ersten
des ersten Schaltelements SWi mit dem zweiten Kon- Kondensator Q besteht, das Auftreten eines Pop-Gedensator
C2 über den Widerstand Ru während der Aus- Tausches am Ausgang vermieden wird, wenn sich das
gangsanschluß 2 von der Ausgangselektrode (Drain erste und das zweite Schaltelement SWj bzw. SW2 beide
oder Source) des MOS-Feldeffekttransistors Q wegge- 5 im Durchlaßzustand befindea Wenn die Kapazität des
führt ist Bei der Speicherschaltang sind das erste und zweiten Kondensators C2 erhöht wird, wird das Entstedas
zweite Schaltelement SWl und SW2 wie bekannt so hen des Pop-Geräusches ebenso viel verringert. Die mit
gekoppelt, daß sie sich gemeinsam im Durchlaß- bzw. im der Zunahme der Kapazität des zweiten Kondensators
Sperrzustand befinden. C2 verbundene Verminderung dessen Leckwiderstandes
Es wird ein Kondensator mit hohem Leckwiderstand io hat aber keinen Einfluß auf die Speicherungszeitperiode
und geringer Kapazität (dessen Entladungszeit bei- des ersten Kondensators Ci.
spielsweise mehrere Tage beträgt) als erster (Speicher-) Wenn der zweite Kondensator C2 eine große Kapazi-
Kondensator Ci verwendet, sowie ein Kondensator mit tat hat, wird ein äußeres Störsignal durch den zweiten
großer Kapazität (dessen Entladungszeit beispielsweise Kondensator C2 so weitgehend vermieden, daß der Einmehrere
Stunden beträgt) als zweiter Kondensator C2 15 fluß des Störsignals auf den Pegel des Ausgangssignals
verwendet herabgesetzt wird.
Nachfolgend wird die Arbeitsweise der erfindungsge- Wenn der Inhalt der Speicherschaltung bald geändert
mäßen Speicherschaltung beschrieben. Wenn das erste wird, so daß die Differenz zwischen den Spannungen
und das zweite Schaltelement SWi und SW2 gleichzeitig des ersten und des zweiten Kondensators noch gering
in den Durchlaßzustand gebracht werden, werden der 20 ist, wird die Gefahr, daß das Popgeräu^'i in dem Auserste
und der zweite Kondensator Ci und C2 durch den gang auftritt, weiter herabgesetzt
Durchlaßzustand des Schaltelements SWi zueinander Obwohl in der vorangehenden Beschreibung als
parallelgeschaltet Die Kondensatoren Q und Ci wer- MOS-Feldeffekttransistor beispielsweise ein Feldefden
entsprechend einer Eingangsspannung aufgeladen fekttransistor mit isolierter Torelektrode verwendet
bzw. entladen, die zwischen den Eingangsanschluß 1 und 25 wird, besteht keine Notwendigkeit, den Feldeffekttrandie
Erde gelegt wird, und die Spannungen an den Kon- sistor mit isoliertem Tor auf den MOS-Feldeffekttransidensatoren
Ci und C2 werden auf bestimmte Werte ge- stör zu beschränken, sondern es können andere Arten
bracht Nachdem die Schaltelemente SWi und SW2 von Feldeffekttransistoren mit isoliertem Tor mit den
gleichzeitig in den Sperrzustand gebracht worden sind, gleichen Wirkungen verwendet werden,
werden die Spannungen an den Kondensatoren Ci und 30 Die Erfindung ist nicht auf die dargestellte und be-C2
auf ihren Werten gehalten. Eine gespeicherte Aus- schriebene Ausführungsform beschränkt sondern kann
gangsspannung wird zwischen dem Ausgangsanschluß 2 innerhalb des Rahmens der Patentansprüche verschie-
und der Erde aufgrund der Spannung am ersten Kon- dene Abänderungen erfahren.
densator Ci geliefert In diesem Falle nimmt die jeweili- ;
ge Spannung am Kondensator Ci bzw. C2 während der 35 Hierzu 1 Blatt Zeichnungen
Zeit, während welcher die Schaltelemente SWi und SW2
beide im Sperrzustand sind, allmählich entsprechend der
Entladezeitkonstante des jeweiligen Kondensators Ci
und C2 ab (jedoch hat der erste Kondensator Ci eine
Beziehung zur Eingangsimpedanz des MOS-Feldeffelct- 40
transistors Q).
Bei der vorangehend beschriebenen erfindungsgemäßen Speicherschaltung befindet sich der erste Kondensator
Ci in Parallelschaltung zwischen der Torelektrode
und der gemeinsamen Elektrode des MOS-Feldeffekt- 45
transistors Q, dessen Torelektrode über das erste
Schaltelement SWi mit der einen Elektrode des zweiten
Kondensators C2 verbunden ist, dessen andere Elektrode mit der gemeinsamen Elektrode des MOS-Feldeffekttransistors Q verbunden ist Das zweite Schaltele- 50
ment SW2 befindet sich in Reihenschaltung zwischen
dem Verbindungspunkt des ersten Schaltelements SWi
und dem zweiten Kondensator C2 und dem Eingangsanschluß 1, während der Ausgangsanschluß 2 von der Ausgangselektrode des MOS-Feldeffekttransistors Q aus- 55
geht. Ferner sind das erste und das zweite Schaltelement SWi und SW2 miteinander zur gemeinsamen
Steuerung des Durchlaß- bzw. Sperrzustands gekoppelt Die Speicherzeitperiode kann daher durch die Verwendung eines Kondensators verlängert werden, des- 60
sen Leckwiderstand groß ist (und dessen Kapazität daher klein ist), wie der erste Kondensator Ci. Wenn sich
dagegen das erste und das zweite Schaltelement SW\
und SW2 beide im Durchlaßzustand befinden, befindet
sich der zweite Kondensator C2 in Parallelschaltung 65
zum ersten Kondensator Q,so daß die große Kapazität
der Summe aus Ci und C2 wirkt Dies hat zur Folge, daß
selbst wenn ein großer Spannungsunterschied zwischen
und der gemeinsamen Elektrode des MOS-Feldeffekt- 45
transistors Q, dessen Torelektrode über das erste
Schaltelement SWi mit der einen Elektrode des zweiten
Kondensators C2 verbunden ist, dessen andere Elektrode mit der gemeinsamen Elektrode des MOS-Feldeffekttransistors Q verbunden ist Das zweite Schaltele- 50
ment SW2 befindet sich in Reihenschaltung zwischen
dem Verbindungspunkt des ersten Schaltelements SWi
und dem zweiten Kondensator C2 und dem Eingangsanschluß 1, während der Ausgangsanschluß 2 von der Ausgangselektrode des MOS-Feldeffekttransistors Q aus- 55
geht. Ferner sind das erste und das zweite Schaltelement SWi und SW2 miteinander zur gemeinsamen
Steuerung des Durchlaß- bzw. Sperrzustands gekoppelt Die Speicherzeitperiode kann daher durch die Verwendung eines Kondensators verlängert werden, des- 60
sen Leckwiderstand groß ist (und dessen Kapazität daher klein ist), wie der erste Kondensator Ci. Wenn sich
dagegen das erste und das zweite Schaltelement SW\
und SW2 beide im Durchlaßzustand befinden, befindet
sich der zweite Kondensator C2 in Parallelschaltung 65
zum ersten Kondensator Q,so daß die große Kapazität
der Summe aus Ci und C2 wirkt Dies hat zur Folge, daß
selbst wenn ein großer Spannungsunterschied zwischen
Claims (2)
1. Speicherschaltung mit einem Isolierschicht- entsprechend der Spannung am Kondensator C erFeldeffekttransistor
fQ) ■ 5 scheint am Ausgangsanschluß 2.
Aus der obengenannten US-PS 37 29 723 geht gemäß
a) dessen Gate einerseits Ober zwei in Serienschal- der in dieser Druckschrift enthaltenen Figur 3 eine Weitung
angeordneten und gemeinsam zu schalten- terentwicklung hervor, bei der das Schaltelement SW
den Ein/Aus-Schaltern (SW\, SWi) mit einem der Fig. 1 als zwei in Reihe geschaltete Ein/Aus-Schaleine
zu speichernde Eingangsspannung liefern- io ter (Feldeffekttransistoren) ausgeführt ist, wobei die
den Eingangsanschluß (1) und andererseits mit Toranschlüsse dieser beiden Feldeffekttransistoren under
einen Elektrode eines die Eingangsspan- tereinander verbunden sind. Diese Weiterentwicklung
nung speichernden ersten, einen hohen Leckwi- dient dazu, ein von außen auf den Eingang 1 der Speiderstand
aufweisenden Kondensator (Ci) ver- cherschaltung gelangendes, die gespeicherte Informabundenist,
is tion zerstörendes Störsignal abzublocken.
b) dessen eine Hauptelektrode als Ausgangselek- Speicherkondensatoren für eine lange Speicherzeit
trode (2) eine der gespeicherten Spannung pro- weisen einen hohen Leckwiderstand auf. Jedoch hat ein
portionale Ausgangsspannung abgibt, und solcher Kondensator eine entsprechend geringe Kapa-
c) dessen andere Hauptelektrode als gemeinsame zität Wenn jedoch der verwendete Speicherkondensa-Elektrd?gmit
der anderen Elektrode des ersten 20 tor eine kleine Kapazität hat, kann am Ausgangsan-Kondensators
(Ci) verbunden ist und auf Be- Schluß der Speicherschaltung ein sogenanntes Popzugsspannung
liegt, bzw. Popcorn-Geräusch auftreten, nämlich wenn die
Differenz zwischen der augenblicklich vorliegenden
dadurch gekennzeichnet, elektrischen Spannung am Speicherkondensator (<±h.
25 die Spannung, auf die der Speicherkondensator augen-
— daß ein zweiter Kondensator (C2) vorgesehen blicklich aufgeladen ist) und der am Eingang zugeführist,
dessen eine Elektrode an die gemeinsame ten neuen Ladespannung groß ist Das Pop-Geräusch ist
Elektrode und dessen andere Elektrode an die in einem Zusammenhang mit der Verwendung von
zwischen den beiden Ein/Aus-Schaltern (SW,, Kondensatoren eine bekannte Erscheinung, nämlich
SW2) liegende Leitung angeschlossen ist, und 30 daß als Störsignal auftretende Unregelmäßigkeiten im
— daß die kapazität des ersten Kondensators elektrischen Ladeverlauf des Kondensators auftreten.
(Ci) kleiner ist als diejenige des zweiten Kon- Wie festgestellt wurde, machen sich solche Störungen in
densators (C 2). Speicherschaltungen besonders bei relativ kleinen Ka-
— so daß die bei Pegelumsch Itungen der Ein- pazitätswerten des Speicherkondensators bemerkbar,
gangsspannung an der Ausgangselektrode (2) 35 Demzufolge liegt der vorliegenden Erfindung die auftretenden Störsignaie vermieden werden. Aufgabe zugrunde, eine Speicherschaltung der gattungsgemäßen Art zu schaffen, die lange Speicherzeit
gangsspannung an der Ausgangselektrode (2) 35 Demzufolge liegt der vorliegenden Erfindung die auftretenden Störsignaie vermieden werden. Aufgabe zugrunde, eine Speicherschaltung der gattungsgemäßen Art zu schaffen, die lange Speicherzeit
2. Speicherschaltung nach Anspruch 1, dadurch besitzt und weitgehend von den durch hohe Pegeländegekennzeichnet,
daß der Isolierschicht-Feldeffekt- rungen der dem Speicherkondensator zugeführten Eintransistor
ein Metall-Oxid-Halbleiter-Feldeffekt- 40 gangsspannung erzeugten Pop-Geräuschen auf der
transistor ist. Ausgangselektrode befreit ist
Diese Aufgabe wird mit den kennzeichnenden Merk-
malen des Patentanspruches 1 gelöst
Weitere Erläuterungen zur Erfindung ergeben sich 45 aus der nachfolgenden näheren Beschreibung in Verbin-
Die Erfindung betrifft eine Speicherschaltung der im dung mit der Zeichnung, und zwar zeigt
Oberbegriff des Anspruchs 1 angegebenen Gattung. Fig. 1 ein Schaltbild einer bekannten Speicherschal-
In Verbindung mit F i g. 1 der vorliegenden Beschrei- tung, wobei in dieser Speicherschaltung das Schaltelebung
wird die gattungsgemäß aus der US-PS 37 29 723 sient 5VK eine Reihenschaltung von zwei gemeinsam
bekannte Speicherschaltung nachfolgend beschrieben. 50 gesteuerten Transistoren sein kann und
In F i g. 1 bezeichnet Q einen Metall-Oxid-Halbleiter- F i g. 2 ein Schaltbild einer Speicherschaltung gemäß Feldeffekttransistor (nachfolgend kurz MOS-Feldef- einer Ausführungsform der Erfindung,
fekttransistor bezeichnet). Ein Kondensator C ist zwi- Eine Ausführungsform der erfindungsgemäßen Speischen die Torelektrode und die (auf Masse liegende) cherschaltung wird nachfolgend in Verbindung mit gemeinsame Elektrode (Source oder Drain) des MOS- 55 F i g. 2 näher beschrieben, in der Bezugsziffern und -zei-Feldeffekttransistors Q geschaltet Eine Reihenschal- chen den in F i g. 1 verwendeten entsprechen,
tung aus einem Widerstand (Pufferwiderstand) R\ und Bei der in F i g. 2 dargestellten Speicherschaltung beeinem Schaltelement 5VK befindet sich zwischen einem findet sich ein erster Kondensator Ci in Parallelschal-Eingangsanschluß 1 und der Torelektrode des MOS- tung zwischen der Torelektrode und der gemeinsamen Feldeffekttransistors Q. Die Ausgangselektrode (Drain so Elektrode (Source oder Drain) eines Feldeffekttransi* oder Source) des MOS-Feldeffekttransistors Q, von der stors Q mit isolierter Torelektrode (nachfolgend kurz ein Ausgangsanschluß 2 ausgeht, ist mit der Spannungs- MOS-Feldeffekttransistor bezeichnet). Die Torelektroquelle dübereinen Lastwiderstand A2 verbunden. de des MOS-Feldeffekttransistors Q ist über ein erstes
In F i g. 1 bezeichnet Q einen Metall-Oxid-Halbleiter- F i g. 2 ein Schaltbild einer Speicherschaltung gemäß Feldeffekttransistor (nachfolgend kurz MOS-Feldef- einer Ausführungsform der Erfindung,
fekttransistor bezeichnet). Ein Kondensator C ist zwi- Eine Ausführungsform der erfindungsgemäßen Speischen die Torelektrode und die (auf Masse liegende) cherschaltung wird nachfolgend in Verbindung mit gemeinsame Elektrode (Source oder Drain) des MOS- 55 F i g. 2 näher beschrieben, in der Bezugsziffern und -zei-Feldeffekttransistors Q geschaltet Eine Reihenschal- chen den in F i g. 1 verwendeten entsprechen,
tung aus einem Widerstand (Pufferwiderstand) R\ und Bei der in F i g. 2 dargestellten Speicherschaltung beeinem Schaltelement 5VK befindet sich zwischen einem findet sich ein erster Kondensator Ci in Parallelschal-Eingangsanschluß 1 und der Torelektrode des MOS- tung zwischen der Torelektrode und der gemeinsamen Feldeffekttransistors Q. Die Ausgangselektrode (Drain so Elektrode (Source oder Drain) eines Feldeffekttransi* oder Source) des MOS-Feldeffekttransistors Q, von der stors Q mit isolierter Torelektrode (nachfolgend kurz ein Ausgangsanschluß 2 ausgeht, ist mit der Spannungs- MOS-Feldeffekttransistor bezeichnet). Die Torelektroquelle dübereinen Lastwiderstand A2 verbunden. de des MOS-Feldeffekttransistors Q ist über ein erstes
Bei der bekannten Speicherschaltung wird, wenn das Schaltelement 5VKi mit der einen Elektrode eines zwei-Schaltelement
SW sich im Durchlaßzustand befindet 65 ten Kondensators C2 verbunden, dessen andere Elektroder
Kondensator C über den Widerstand R\ aufgeladen de mit der gemeinsamen Elektrode des MOS-Feldef-
bzw. entladen. Eine bestimmte Ladungsmenge wird im fekttransistors Q verbunden ist Ein zweites Schaltele-Kondensator
C gespeichert. Wenn sich das Schaltete- ment 5VK2 befindet sich in Reihenschaltung zwischen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1973077693U JPS5522640Y2 (de) | 1973-06-30 | 1973-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2431580A1 DE2431580A1 (de) | 1975-01-09 |
DE2431580C2 true DE2431580C2 (de) | 1986-09-11 |
Family
ID=13640960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2431580A Expired DE2431580C2 (de) | 1973-06-30 | 1974-07-01 | Speicherschaltung |
Country Status (8)
Country | Link |
---|---|
US (1) | US3919699A (de) |
JP (1) | JPS5522640Y2 (de) |
CA (1) | CA1025121A (de) |
DE (1) | DE2431580C2 (de) |
FR (1) | FR2235456B1 (de) |
GB (1) | GB1443588A (de) |
IT (1) | IT1015566B (de) |
NL (1) | NL7408737A (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4090256A (en) * | 1975-05-27 | 1978-05-16 | Motorola, Inc. | First-in-first-out register implemented with single rank storage elements |
GB1570887A (en) * | 1976-03-13 | 1980-07-09 | Ass Eng Ltd | Speed responsive systems |
DE2740113A1 (de) * | 1977-09-06 | 1979-03-15 | Siemens Ag | Monolithisch integrierter halbleiterspeicher |
JPS5753897A (en) * | 1980-09-14 | 1982-03-31 | Ricoh Co Ltd | Signal detecting circuit |
EP0065219B1 (de) * | 1981-05-08 | 1987-08-26 | Hitachi, Ltd. | Signalspannungsteilerschaltung |
US4578772A (en) * | 1981-09-18 | 1986-03-25 | Fujitsu Limited | Voltage dividing circuit |
US4656661A (en) * | 1984-12-13 | 1987-04-07 | American Telephone And Telegraph Company | Switched capacitor coupled line receiver circuit |
US6232931B1 (en) | 1999-02-19 | 2001-05-15 | The United States Of America As Represented By The Secretary Of The Navy | Opto-electronically controlled frequency selective surface |
FR2904464A1 (fr) * | 2006-07-27 | 2008-02-01 | St Microelectronics Sa | Circuit eeprom de retention de charges pour mesure temporelle |
CN101601097B (zh) * | 2006-07-27 | 2012-10-17 | 意法半导体有限公司 | 用于进行时间测量的电荷保持电路 |
US8036020B2 (en) * | 2006-07-27 | 2011-10-11 | Stmicroelectronics S.A. | Circuit for reading a charge retention element for a time measurement |
FR2904463A1 (fr) * | 2006-07-27 | 2008-02-01 | St Microelectronics Sa | Programmation d'un circuit de retention de charges pour mesure temporelle |
FR2926382B1 (fr) * | 2008-01-11 | 2010-02-26 | Proton World Internat Nv | Hierarchisation de cles cryptographiques dans un circuit electronique |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3373295A (en) * | 1965-04-27 | 1968-03-12 | Aerojet General Co | Memory element |
GB1256068A (en) * | 1967-12-07 | 1971-12-08 | Plessey Co Ltd | Improvements in or relating to logic circuit arrangements |
US3581292A (en) * | 1969-01-07 | 1971-05-25 | North American Rockwell | Read/write memory circuit |
US3618053A (en) * | 1969-12-31 | 1971-11-02 | Westinghouse Electric Corp | Trapped charge memory cell |
US3646525A (en) * | 1970-01-12 | 1972-02-29 | Ibm | Data regeneration scheme without using memory sense amplifiers |
JPS5244180B1 (de) * | 1970-11-05 | 1977-11-05 | ||
US3652914A (en) * | 1970-11-09 | 1972-03-28 | Emerson Electric Co | Variable direct voltage memory circuit |
-
1973
- 1973-06-30 JP JP1973077693U patent/JPS5522640Y2/ja not_active Expired
-
1974
- 1974-06-27 GB GB2861074A patent/GB1443588A/en not_active Expired
- 1974-06-27 NL NL7408737A patent/NL7408737A/xx not_active Application Discontinuation
- 1974-06-28 US US484313A patent/US3919699A/en not_active Expired - Lifetime
- 1974-06-28 IT IT7424638A patent/IT1015566B/it active
- 1974-06-28 FR FR7422785A patent/FR2235456B1/fr not_active Expired
- 1974-06-28 CA CA203,646A patent/CA1025121A/en not_active Expired
- 1974-07-01 DE DE2431580A patent/DE2431580C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5025444U (de) | 1975-03-24 |
US3919699A (en) | 1975-11-11 |
DE2431580A1 (de) | 1975-01-09 |
JPS5522640Y2 (de) | 1980-05-29 |
FR2235456B1 (de) | 1978-04-14 |
IT1015566B (it) | 1977-05-20 |
GB1443588A (en) | 1976-07-21 |
NL7408737A (nl) | 1975-01-02 |
CA1025121A (en) | 1978-01-24 |
FR2235456A1 (de) | 1975-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3931596C2 (de) | ||
DE2431580C2 (de) | Speicherschaltung | |
DE2633512A1 (de) | Spannungsvervielfacher fuer elektronische zeitmessgeraete | |
DE2921037A1 (de) | Hochspannungsschaltung fuer isolierschicht-feldeffekttransistoren | |
DE3623516C2 (de) | Ausgangspufferschaltung | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2545450A1 (de) | Bootstrapschaltung mit feldeffekttransistoren | |
DE2708702A1 (de) | Selektionstreiberschaltung | |
DE2323858A1 (de) | Monolithisch integrierbare quarzoszillatorschaltung | |
DE3038409A1 (de) | Spannungserhoehungsschaltung | |
DE3017669C2 (de) | Verstärkerschaltungsanordnung | |
DE2845100C3 (de) | Speicherschaltung | |
DE2362098C2 (de) | Integrierte logische Schaltung | |
DE2415098C3 (de) | Amplitudendetektorschaltung | |
DE3133684A1 (de) | "elektronische analoge schaltvorrichtung" | |
DE2754987A1 (de) | Leistungslose halbleiter-speichervorrichtung | |
DE2835499C2 (de) | Ladungsübertragungskettenschaltung | |
DE2234310A1 (de) | Logischer schaltkreis mit mindestens einer taktleitung | |
DE3017960C2 (de) | Schaltung zum Erzeugen einer Abfragespannung für Doppelgate-Transistoren | |
EP0058243B1 (de) | Integrierte digitale Halbleiterschaltung | |
EP0024549B1 (de) | TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren | |
DE3030790C2 (de) | ||
DE2144455A1 (de) | Pufferschaltung | |
DE3323284C2 (de) | Verzögerungsschaltung | |
DE19756039C2 (de) | Schaltungsanordnung als Teil eines Schieberegisters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |