DE2421112C2 - Speicheranordnung - Google Patents

Speicheranordnung

Info

Publication number
DE2421112C2
DE2421112C2 DE2421112A DE2421112A DE2421112C2 DE 2421112 C2 DE2421112 C2 DE 2421112C2 DE 2421112 A DE2421112 A DE 2421112A DE 2421112 A DE2421112 A DE 2421112A DE 2421112 C2 DE2421112 C2 DE 2421112C2
Authority
DE
Germany
Prior art keywords
data
read
bits
memory
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2421112A
Other languages
English (en)
Other versions
DE2421112A1 (de
Inventor
Douglas Craig Wappingers Falls N.Y. Bossen
Mu-Yue Poughkeepsie N.Y. Hsiao
Arvind Motibhai Wappingers Falls N.Y. Patel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2421112A1 publication Critical patent/DE2421112A1/de
Application granted granted Critical
Publication of DE2421112C2 publication Critical patent/DE2421112C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Description

Fig.3 eine Schaltungsanordnung, welche zum Anpassen der Prüfbits in der Paritäts-Prüfkassette beim Andern von Datenbits in einer der Daten-Speicherkassetten, sowie auch zur Wiederherstellung verlorener Daten einer Speicherkassette dient
In Fi g. 1 ist eine Kassetten-Datei 10 gezeigt, die eine Mehrzahl von Magnetband-Kassetten c\ bis c„ enthält, deren jede von einer Lese-/Schreibstation 12 addressiert werden kann. Die Lese-/Schreibstation entnimmt jeweils eine einzelne Kassette und gibt sie nach Benutzung wieder in die Datei zurück. Die Einzelheiten der beschriebenen Anlage sind jedoch für die Erfindung nicht von Belang. Wichtig ist, daß die Anlage mehrere separate Speichereinheiten 11 hat, deren jede Daten enthält, wobei jedoch keine Duplizierung vorgesehen ist. Wenn nun bei einer dieser Speichereinheiten ein
Betriebsfehler auftritt, könnten die in der Einheit enthaltenen Daten verloren gehen; die Daten müßten dann aus dem Quellenmaterial von neuem erstellt werden. Bei einer Anordnung gemäß der Erfindung wird ein solcher Rückgriff auf das Quellenmaterial nicht erforderlich, ohne daß man jedoch die Speicherkassetten Ct bis cn im Duplikat vorsehen muß; dies ist möglich durch die Einführung einer zusätzlichen getrennten Prüfbit-Kassette 13, welche Paritätsbits für die in den Speicherkassettia Il vorhandenen Daten enthält
In Fig.2 ist gezeigt, in welcher Beziehung die Paritätsbits in der Prüfkassette P zu den in den Speichirkassetten c, bis c„ enthaltenen Daten stehen. Die Daten in den Speicherkassetten C\ bis Cn und in der Prüfkassette P können als lineare Bitketten aufgefaßt werden, wobei das erste Bit jeder Kette oben und das letzte jeder Kette unten in der Figur steht In diesem Sinne ist das erste Bit in der Prüfkassette P die Antivalenzverknüpfung (ModuIo-2-Summe) der ersten Bits aller Speicherkassetten c\ bis Cn; das zweite Bit in der Prüfkassette P ist die Antrvalenzverknüpfung (Mcdu!O'2-Summc) aller zweiten Bits in den Speicherkassetten Ci... c» Ganz allgemein gilt daß das »i-te Bit in der Prüfkassette die Antivalenzverknüpfung (Modulo-2-Addition) aller Ar-Bits in den Kassetten C\ bis Cn ist
Um die Daten in der Datei sicherzustellen, müssen bei Benutzung einer Prüfkassette die folgenden Operationen (Funktionen) ausgeführt werden:
(A) Erzeugung der Paritätsbits für die Prüfkassette aus den Daten der Datenkassetten Ci, cj... Cnder Datei;
(B) Bei Änderung der Daten in einer Datenkassette, z. B. Cj, müssen auch die entsprechenden Paritätsbits in der Prüfkassette angepaßt werden;
(C) Wenn die Daten in einer der Kassetten, z.B. cj, zerstört werden oder verloren gehen, dann müssen sie wiederhergestellt werden, und zwar mit Hilfe der Daten in den anderen Speicherkassetten und in der Prüfkassette.
Die Anpassung der Paritätsbits bei Datenänderung, d.h. die Funktion (B), soll hier zuerst gesprochen werden, um das Verständnis der Erfindung zu erleichtern. Es sei angenommen, daß die anfängliche Erzeugung der Paritätsbits in der Prüfkassette, & h. die Operation (A), bereits ausgeführt wurde, und daß sich die Kassette ς,- in der Lesestation befindet zwecks Änderung von Daten. Bevor irgendeines der Bits bjt in der Kassette cj geändert wird, gilt folgende Beziehung für das betreffende Bit und das zugehörige Prüfbit Pt in der Prüf kassette Λ
mod 2
wobei i = 1, 2,... η und / Φ j.
Wenn nun das Bit bJk geändert wird in bjh ergibt sich folgender neue Wert für das zugeordnete Paritätsbit:
(2)
Das bedeutet: Bei einer Datenänr ^."ung in der Kassette Cj muß zur Anpassung der Paritäts? assette lediglich eine nach folgender Gleichung bestimmte Bitkette benutzt werden:
ejk
b'jk
(3)
Die in (3) festgelegte Bitkette wird als Differenzmuster bezeichnet Die Bits der Kette ejk werden dann (nacheinander oder gleichzeitig) zur Anpassung des Inhalts der Prüfkassette benutzt nach folgender Regel:
P'k=PkiFelk, (4)
wobei k sich verhält wie in (3).
Diese Operation wird nun an einem einfachen Beispiel erklärt Es wird eine Anlage angenommen mit drei Datenkassetten (c\, es, cj) und einer Paritätskassette (cp), deren jede η Speicherstellen für Binärzsichei. »0« bzw. »1« hat:
ei 7 ... k... m C1 ? ...A:... m Cl I ? ...k. .. m Cp TtX
Stelle: 1 1 ...0 ... 1 1 1 ...0... 1 1 0 ... 1 . .. 1 12.. 1
Binärwert: 1 0 1 00..
.. k
1
Wenn eines der Bits in c}, z. B. das fc-te Bit, von seinem momentanen Wert »1« (= c3jt) in »0« {-d)k) umgeändert wird, dann wird das zugehörige Prüfbit cpk umgeändert in dpk entsprechend der Gleichung (2):
Daraus ergibt sich als neuer Dateninhalt
Binärwert; 1 1 ... 0 ... 1 0 1 ... 0 ... 1 10...0...I 00...0...I
Es wird daraufhingewiesen, daß die Kassetten ct und Anpassungsoperation gezeigt. Sie enthält zwei Lese-/ C2 bei der Anpassungsoperation gar nicht gebraucht 65 Schreibstationen, von denen die eine den Speicherkas-
werden. Das heißt, daß die Anpassungsoperation setten 11 und die ande.c der Prüfbitkassette 13(Fig. I)
unabhängig von der Anzahl der Kassetten ist. zugeordnet ist. Die Lese-/Schreibstationen führen
In Fig.3 ist eine Einrichtung zur Durchführung der jeweils erst eine Leseooeration aus. bevor sie eine
Schreiboperation durchführen. Das Datenbit bjt aus der Stelle 19 auf dem Magnetband 14 der Speicherkassette Cj wird vom Magnetkopf 15 gelesen, durch die Leseschaltungen 16, die dem Magnetkopf 15 zugeordnet sind, weitergegeben, und dann in einen Puffer/Verstär- ker 17 eingegeben, der für die alten (gelesenen) Daten bestimmt ist Der Puffer/Verstärker 17 gibt Signale an eine Verzögerungseinheit 18, welche das vom Magnetband 14 gelesene Signal soweit verzögert, daß es das Antivalenzglied 22 gemeinsam mit dem das neue Datenbit b',t darstellenden Signal erreicht Die übertra gung der neuen Datenbitsignale erfolgt selbstverständlich zu dem Zeitpunkt wenn die Stelle 19 auf dem Magnetband 14 — vom Lesekopf 15 kommend — den Schreibkopf 21 erreicht hat. Die neuen Datensignale werden dann über den Puffer 23, die Schreibschaltung 24 an den Magnetkopf 21 sowie an das Antivalenzglied 22 gegeben.
Das Ausgangssignal des Antivalenzgliedes 22 wird an einen Eingang eines zweiten Antivalenzgliedes 25 2η gegeben, gleichzeitig mit dem Paritätsbit Pt, das der Magnetkopf 26 von der Stelle 36 auf dem Magnetband 35 gelesen hatte, und das über die Leseschaltung 27 und Puffer 28 an eine Verzögerungseinheit 29 und von dort an das Antivalenzglied 25 gelangt. Das Ausgangssignal Pk dieses Antivalenzgliedes 25 gelangt über den Puffer 31 und die Schreibschaltung 32 an den Magnetkopf 33, und wird von diesem auf der Stelle 36 des Magnetbandes 35, das sich während der durch Einheit 29 gegebenen Verzögerung gerade um ein entsprechendes Stück jo weiterbewegt hatte, aufgezeichnet. Die Anordnung zur Erzeugung bzw. Anpassung der Prüfbits der Prüfkassette 13 ist recht einfach. Außer den sowieso bei den Magnetköpfen vorhandenen Schaltungen benötigt man nur einige Puffer und Verzögerungseinheiten sowie zwei Antivalenzglieder. Diese Anordnung kann überdies dazu benutzt werden. Daten einer Kassette zu rekonstruieren, die durch einen schweren Fehler verloren gingen.
Die Erklärung dafür folgt hier: Wenn bei einer der Kassetten C\, ei ... Cn, die mit c, bezeichnet sei, unkorrigierbare Fehler festgestellt werden, kann deren Inhalt gemäß folgender Beziehung rekonstruiert werden:
blk = P1* Σ
mod 2
(5)
45
wobei / = 1,2,... π und /'#/
Das bedingt allerdings, daß bei der Rekonstruktion sämtliche Datenkassetten 11 und die Paritätskassette 13 gelesen werden müssen. Außerdem ist eine Einrichtung erforderlich, mit der festgestellt werden kann, daß die Daten der Kassette cj alle oder teilweise zerstört wurden bzw. nicht mehr gelesen werden können, um daraufhin den Wiederherstellungsvorgang einzuleiten. Dazu würden normalerweise die Fehlerfeststellungsund -korrektureinrichtungen benutzt werden können, welche in der Anlage enthalten sind und die es jeweils anzeigen, wenn ein unkorrigierbarer Fehler bei einer der Kassetten vorhanden ist. Es könnten aber auch mechanische Kriterien, wie z. B. die Feststellung von Verstopfungen oder Verbiegungen, zur Einleitung der Wiederherstellungsoperation verwendet werden.
Wie bereits weiter oben angedeutet, können die Daten mit der gleichen Einrichtung rekonstruiert werden, die auch für die Anpassung der Paritätsbits hei Datenänderungen benutzt wird. Mit anderen Worten: Die in Fig. 3 gezeigte Anordnung kann auch zur Ausführung der Operation (C) benutzt werden. Die Anordnung arbeitet dann in der gleichen Weise wie bei der weiter oben beschriebenen Anpassungsoperation. Jedoch ist bei der Wiederherstellungsoperation das Magnetband 35 dasjenige der neuen Kassette c'y, und das Magnetband 14 ist nacheinander dasjenige der guten Speicherkassetten c\, C2, ... c„ (wobei \φ}) bzw. der Prüfkassette P. Zunächst enthält die neue Speicherkassette dj eine binäre »0« in allen Bitpositionen; dann werden nacheinander η »Anpassungsw-Operationen ausgeführt, jedesmal mit einer anderen der guten Speicherkassetten bzw. mit der Prüfkassette. Nach η solchen »Anpassungs«-Operationen enthält schließlich die Kassette c'y die gleichen Daten, welche die Kassette c, vor dem Verlust enthielt.
Die erste Erzeugung der Paritätsbits für die Prüfkassette P, d. h. die Operation (A), kann in der gleichen Weise wie die Operation (C) ausgeführt werden. In diesem Falle ist jedoch das Magnetband 35 dasjenige der Prüfkassette P, während das Magnetband 14 jeweils das Band einer der Kassetten C\, C2... c„ ist. Zunächst enthält die Prüfkassette Plauter Nullen. Nach η »Anpassungsw-Operationen, wobei in jeder Operation eine andere der Speicherkassetten c\, ei ... Cn benutzt wird, enthält die Prüfkassette P die Paritätsbits für die gesamte Daiei aller Speicherkassetten.
Im Beispiel wurde nur eine Prüfkassette verwendet. Es ist jedoch klar, daß man mehr als eine Prüfkassette vorsehen kann. Wenn n, d. h. die Anzahl der Speicherkassetten, sehr groß wird, könnte die Zuverlässigkeit des Daten-Wiederherstellungsverfahrens abnehmen, denn schließlich kann (bei nur einem Paritätsbit) nur jeweils ein Fehler entdeckt werden, falls man nicht einen speziellen oder mehr redundanten Code verwendet Dann müßte man aber mehr als ein Prüfbi» und damit mehr als eine Prüfkassette verwenden.
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch;
    Speicheranordnung mit mehreren Daten-Speichsremheiten für voneinander unabhängige Daten, wobei zusätzlich mindestens eine Prüf-Speichereinheit vorgesehen ist zur Speicherung von Prüfbits, deren jedes aus dem Inhalt von entsprechenden Speicherstellen der Daten-Speichereinheiten abgeleitet ist, dadurch gekennzeichnet, daß eine Schreib/Lese-Einrichtung (12) vorgesehen ist zum Anpassen der betroffenen Prüfbits in der zusätzlichen Prüf-Speichereinheit (P, F i g. 1), wenn Datenbits in den Daten-Speichereinheiten (CX, C2 ...) verändert werden, wobei diese Schreib/Lese-Einrichtung zur Wiederherstellung des gesamten Inhalts jeweils einer Daten-Speichereinheit aus dem Inhalt der übrigen Speichereinheiten verwendbar ist, wobei die Schreib/Lese-Einrichtung (12) zwei getrennte Schreib/Lese-Stationen (15,16,21,24; 26,20 27, 32, 35} enthält, mit denen Datenbits von den Speicherplätzen (19; 36) je einer Speichereinheit gelesen und anschließend andere Datenbits auf den gleichen Plätzen derselben Speichereinheit aufgezeichnet werden können, wobei eine erste Antivalenz- bzw. EXKLUSIV-GDER-Verknüpfungsschaltung (25) vorgesehen ist, derart, daß bei einer der Schreib/Lese-Stationen (26, 27; 32, 33) jedes von einer bestimmten Speicherstelle gelesene Bit (Pt) mit einem von der anderen Schreib/Lese-Station (15, 16, 21, 24) abgegebenen Bit verknüpft und das Ergebnis donn an der gleichen Stelle (36) der betreffenden Speichereinheit aufgezeichnet wird, wobei bei der anderen SchreiD/Lese-Station (15 ...) eine zweite Antivalenz- Verknüpfungsschaltung (22) vorgesehen ist zur Verknüpfung der von dieser Station gelesenen Bits (bjijmh von außen zugeführten Bits (b'jij, und daß der Ausgang dieser zweiten Antivalenz-Verknüpfungsschaltung mit der ersten Antivalenz-Verknüpfungsschaltung (25) verbunden ist, so daß dort jedes der von der einen Schreib/Lese-Siation (26...) gelesenen Bit entweder mit dem von außen zugeführten Bit, dem von der anderen Schreib/Lese-Station (15...) gerade gelesenen Bit, oder mit deren Antivalenz-Verknüpfung kombiniert wird und wobei die beiden getrennten Schreib/Lesestationen bei der Rekonstruktion bzw. Prüfbiterzeugung gleichzeitig betrieben werden.
    50
    Die Erfindung betrifft eine Speicheranordnung gemäß dem Oberbegriff des Patentanspruches.
    Viele Speicheranordnungen enthalten mehrere Speichereinheiten, z. B. Magnetbandkassetten, deren jede andere, vom Inhalt der übrigen Einheiten unabhängige Daten enthält In solchen Speicheranordnungen sind die enthaltenen Daten durch bestimmte FehlerkoiTekturverfahren und -anordnungen gegen gewisse Verluste geschützt Bei völligem Verlust der Daten jedoch, z. B. bei unbeabsichtigem Löschen des Gesamtinhalts einer der Speichereinheiten, versagen diese Fehlerkorrekturmöglichkeiten. Um in solchen Situationen weiterarbeiten zu können, wurden schon verschiedene Maßnahmen ergriffen, so z. B. Duplizierung sämtlicher Daten in einem zweiten, vollständigen Satz von Speichereinheiten. Es kann dann bei einem Verlust von Daten jeweils die zweite Fassung (eine identische Kopie) der betroffenen Daten verwendet werden. Solche Maßnahmen mit Duplizierung der Einrichtungen sind aber naturgemäß sehr aufwendig, da ja der Speicherbedarf verdoppelt wird.
    Aus dem IBM Technical Disclosure Bulletin Mai 1972, Seite 3846, ist eine Speichereinrichtung mit mehreren Magnetbändern bekannt, in der zum Schutz gegen einen vollständigen Ausfall eines der Magnetbänder ein zusätzliches Korrektur-Magnetband vorgesehen ist Auf diesem zusätzlichen Band wird ein Paritätsbit gespeichert, das jeweils zu bestimmten, auf den Speicherbändern gespeicherten Nachrichten berechnet wird. Bei Ausfall eines Speicherbandes kann somit dessen Inhalt aus den auf den übrigen Speicherbändern und auf dem Korrekturband gespeicherten Informationen rekonstruiert werden. Zu dieser Rekonstruktion werden die ohnehin vorhandenen Schreib/Lese-Einrichtungen verwendet
    Die Anpassung von gespeicherten Prüfbits an geänderte Datenbits ist in dem IBM Technical Disclosure Bulletin, März 1968, Seite 1486-1487 beschrieben.
    Der Erfindung liegt daher die Aufgabe zugrunde, bei einer Speicheranordnung der eingangs beschriebenen Art die Schreib/ und Lese-Einrichtungen derart zu gestalten, daß das Einschreiben von neuen Daten und die Rekonstruktion von verloren gegangenen Daten mit einfachen und rasch arbeitenden Mitteln ermöglicht wird.
    Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruches gelöst
    Die Erfindung gestattet mit einem geringem Mehraufwand eine vollständige Rekonstruktion der aufgrund des Ausfalls eines Magnetbandes verloren gegangenen Daten. Zur Rekonstruktion dieser verloren gegangenen Daten können dabei die vorhandenen Schreib/ und Lese-Einrichtungen verwendet werden. Ein Geschwindigkeitsvorteil wird dadurch erhielt, daß bei der Rekonstruktion bzw. Prüfbiterzeugung die einzelnen Schreib/Lese-Stationen gleichzeitig betrieben werden können.
    Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnungen beschrieben.
    Es zeigt
    F i g. 1 schematisch einen der vorliegenden Erfindung entsprechenden Magnetband-Kassettenspeicher;
    F i g. 2 eine schematische Darstellung der Beziehungen des Inhalts der Pari ta ts-Prüf kassette zum Inhalt der Daten-Speicherkassetten in einem Speicher gemäß
DE2421112A 1973-06-04 1974-05-02 Speicheranordnung Expired DE2421112C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US366936A US3876978A (en) 1973-06-04 1973-06-04 Archival data protection

Publications (2)

Publication Number Publication Date
DE2421112A1 DE2421112A1 (de) 1975-01-02
DE2421112C2 true DE2421112C2 (de) 1983-07-07

Family

ID=23445230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2421112A Expired DE2421112C2 (de) 1973-06-04 1974-05-02 Speicheranordnung

Country Status (13)

Country Link
US (1) US3876978A (de)
JP (1) JPS5642080B2 (de)
AT (1) AT341253B (de)
BR (1) BR7404579A (de)
CA (1) CA1014664A (de)
CH (1) CH568621A5 (de)
DD (1) DD116967A5 (de)
DE (1) DE2421112C2 (de)
FR (1) FR2232040B1 (de)
GB (1) GB1440285A (de)
IT (1) IT1009963B (de)
NL (1) NL7407341A (de)
SE (1) SE402169B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19811035A1 (de) * 1998-03-13 1999-09-16 Grau Software Gmbh Verfahren zum Speichern von Daten

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031374A (en) * 1974-12-24 1977-06-21 The Singer Company Error correction system for random access memory
US4038537A (en) * 1975-12-22 1977-07-26 Honeywell Information Systems, Inc. Apparatus for verifying the integrity of information stored in a data processing system memory
US4016409A (en) * 1976-03-01 1977-04-05 Burroughs Corporation Longitudinal parity generator for use with a memory
FR2379880A1 (fr) * 1977-02-08 1978-09-01 Singer Co Systeme de correction d'erreurs pour une memoire a acces selectif
US4092732A (en) * 1977-05-31 1978-05-30 International Business Machines Corporation System for recovering data stored in failed memory unit
US4145683A (en) * 1977-11-02 1979-03-20 Minnesota Mining And Manufacturing Company Single track audio-digital recorder and circuit for use therein having error correction
US4292684A (en) * 1978-11-01 1981-09-29 Minnesota Mining And Manufacturing Company Format for digital tape recorder
US4254500A (en) * 1979-03-16 1981-03-03 Minnesota Mining And Manufacturing Company Single track digital recorder and circuit for use therein having error correction
DE2939461C2 (de) * 1979-09-28 1989-07-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Feststellen von Datenstörungen in Speichern
US4321704A (en) * 1980-02-01 1982-03-23 Ampex Corporation Parity checking circuitry for use in multi-bit cell PCM recording and reproducing apparatus
US4453251A (en) * 1981-10-13 1984-06-05 Burroughs Corporation Error-correcting memory with low storage overhead and fast correction mechanism
US4464747A (en) * 1982-02-18 1984-08-07 The Singer Company High reliability memory
US4495623A (en) * 1982-09-02 1985-01-22 Discovision Associates Digital data storage in video format
FR2561428B1 (fr) * 1984-03-16 1986-09-12 Bull Sa Procede d'enregistrement dans une memoire a disques et systeme de memoire a disques
CA1263194A (en) * 1985-05-08 1989-11-21 W. Daniel Hillis Storage system using multiple mechanically-driven storage units
US5202979A (en) * 1985-05-08 1993-04-13 Thinking Machines Corporation Storage system using multiple independently mechanically-driven storage units
USRE34100E (en) * 1987-01-12 1992-10-13 Seagate Technology, Inc. Data error correction system
US5257367A (en) * 1987-06-02 1993-10-26 Cab-Tek, Inc. Data storage system with asynchronous host operating system communication link
CA1296103C (en) * 1987-06-02 1992-02-18 Theodore Jay Goodlander High-speed, high capacity, fault-tolerant, error-correcting storage system
US4942579A (en) * 1987-06-02 1990-07-17 Cab-Tek, Inc. High-speed, high-capacity, fault-tolerant error-correcting storage system
US4849978A (en) * 1987-07-02 1989-07-18 International Business Machines Corporation Memory unit backup using checksum
US4989205A (en) * 1988-06-28 1991-01-29 Storage Technology Corporation Disk drive memory
US4989206A (en) * 1988-06-28 1991-01-29 Storage Technology Corporation Disk drive memory
US5283791A (en) * 1988-08-02 1994-02-01 Cray Research Systems, Inc. Error recovery method and apparatus for high performance disk drives
US5218689A (en) * 1988-08-16 1993-06-08 Cray Research, Inc. Single disk emulation interface for an array of asynchronously operating disk drives
JPH0820964B2 (ja) * 1991-09-13 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリ制御装置および方法
USRE36448E (en) * 1991-09-13 1999-12-14 International Business Machines Corporation Memory controller with parity generator for an I/O control unit
US5353170A (en) * 1993-05-19 1994-10-04 International Business Machines Corporation Error recovery data storage system and method with two position read verification
US5649162A (en) * 1993-05-24 1997-07-15 Micron Electronics, Inc. Local bus interface
US5502811A (en) * 1993-09-29 1996-03-26 International Business Machines Corporation System and method for striping data to magnetic tape units
US6098128A (en) 1995-09-18 2000-08-01 Cyberstorage Systems Corporation Universal storage management system
DE19811034A1 (de) 1998-03-13 1999-09-16 Grau Software Gmbh Datenspeichereinrichtung
DE19837056C2 (de) 1998-08-17 2002-07-18 Grau Software Gmbh Datenträgerarchivsystem
US7346831B1 (en) 2001-11-13 2008-03-18 Network Appliance, Inc. Parity assignment technique for parity declustering in a parity array of a storage system
US6851082B1 (en) 2001-11-13 2005-02-01 Network Appliance, Inc. Concentrated parity technique for handling double failures and enabling storage of more than one parity block per stripe on a storage device of a storage array
US7613984B2 (en) * 2001-12-28 2009-11-03 Netapp, Inc. System and method for symmetric triple parity for failing storage devices
US7640484B2 (en) 2001-12-28 2009-12-29 Netapp, Inc. Triple parity technique for enabling efficient recovery from triple failures in a storage array
US8402346B2 (en) * 2001-12-28 2013-03-19 Netapp, Inc. N-way parity technique for enabling recovery from up to N storage device failures
US7073115B2 (en) * 2001-12-28 2006-07-04 Network Appliance, Inc. Correcting multiple block data loss in a storage array using a combination of a single diagonal parity group and multiple row parity groups
US6993701B2 (en) * 2001-12-28 2006-01-31 Network Appliance, Inc. Row-diagonal parity technique for enabling efficient recovery from double failures in a storage array
US7080278B1 (en) 2002-03-08 2006-07-18 Network Appliance, Inc. Technique for correcting multiple storage device failures in a storage array
US7437727B2 (en) * 2002-03-21 2008-10-14 Network Appliance, Inc. Method and apparatus for runtime resource deadlock avoidance in a raid system
US7539991B2 (en) 2002-03-21 2009-05-26 Netapp, Inc. Method and apparatus for decomposing I/O tasks in a raid system
US7254813B2 (en) * 2002-03-21 2007-08-07 Network Appliance, Inc. Method and apparatus for resource allocation in a raid system
US7200715B2 (en) 2002-03-21 2007-04-03 Network Appliance, Inc. Method for writing contiguous arrays of stripes in a RAID storage system using mapped block writes
US6976146B1 (en) 2002-05-21 2005-12-13 Network Appliance, Inc. System and method for emulating block appended checksums on storage devices by sector stealing
US7185144B2 (en) * 2003-11-24 2007-02-27 Network Appliance, Inc. Semi-static distribution technique
US7664913B2 (en) * 2003-03-21 2010-02-16 Netapp, Inc. Query-based spares management technique
US7111147B1 (en) * 2003-03-21 2006-09-19 Network Appliance, Inc. Location-independent RAID group virtual block management
US7424637B1 (en) 2003-03-21 2008-09-09 Networks Appliance, Inc. Technique for managing addition of disks to a volume of a storage system
US7143235B1 (en) 2003-03-21 2006-11-28 Network Appliance, Inc. Proposed configuration management behaviors in a raid subsystem
US7328364B1 (en) 2003-03-21 2008-02-05 Network Appliance, Inc. Technique for coherent suspension of I/O operations in a RAID subsystem
US7275179B1 (en) 2003-04-24 2007-09-25 Network Appliance, Inc. System and method for reducing unrecoverable media errors in a disk subsystem
US7328305B2 (en) * 2003-11-03 2008-02-05 Network Appliance, Inc. Dynamic parity distribution technique
US7366837B2 (en) * 2003-11-24 2008-04-29 Network Appliance, Inc. Data placement technique for striping data containers across volumes of a storage system cluster
US7263629B2 (en) * 2003-11-24 2007-08-28 Network Appliance, Inc. Uniform and symmetric double failure correcting technique for protecting against two disk failures in a disk array
US7647451B1 (en) 2003-11-24 2010-01-12 Netapp, Inc. Data placement technique for striping data containers across volumes of a storage system cluster
US20060075281A1 (en) * 2004-09-27 2006-04-06 Kimmel Jeffrey S Use of application-level context information to detect corrupted data in a storage system
US7398460B1 (en) 2005-01-31 2008-07-08 Network Appliance, Inc. Technique for efficiently organizing and distributing parity blocks among storage devices of a storage array
US8560503B1 (en) 2006-01-26 2013-10-15 Netapp, Inc. Content addressable storage system
US7822921B2 (en) 2006-10-31 2010-10-26 Netapp, Inc. System and method for optimizing write operations in storage systems
US7613947B1 (en) 2006-11-30 2009-11-03 Netapp, Inc. System and method for storage takeover
US7647526B1 (en) 2006-12-06 2010-01-12 Netapp, Inc. Reducing reconstruct input/output operations in storage systems
US7702841B2 (en) * 2007-03-08 2010-04-20 Ricoh Company, Limited Semiconductor integrated circuit and image processing apparatus having the same
US8209587B1 (en) 2007-04-12 2012-06-26 Netapp, Inc. System and method for eliminating zeroing of disk drives in RAID arrays
US7840837B2 (en) 2007-04-27 2010-11-23 Netapp, Inc. System and method for protecting memory during system initialization
US8898536B2 (en) * 2007-04-27 2014-11-25 Netapp, Inc. Multi-core engine for detecting bit errors
US7836331B1 (en) 2007-05-15 2010-11-16 Netapp, Inc. System and method for protecting the contents of memory during error conditions
US7975102B1 (en) 2007-08-06 2011-07-05 Netapp, Inc. Technique to avoid cascaded hot spotting
US9158579B1 (en) 2008-11-10 2015-10-13 Netapp, Inc. System having operation queues corresponding to operation execution time
US8495417B2 (en) * 2009-01-09 2013-07-23 Netapp, Inc. System and method for redundancy-protected aggregates
DE102016118269A1 (de) 2016-09-27 2018-03-29 Endress + Hauser Gmbh + Co. Kg Verfahren und System zum verteilten Speichern von Informationen in einer eine Vielzahl von Feldgeräten aufweisenden Anlage der Prozessautomatisierung
US11016848B2 (en) 2017-11-02 2021-05-25 Seagate Technology Llc Distributed data storage system with initialization-less parity

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL240118A (de) * 1958-06-12
US3037697A (en) * 1959-06-17 1962-06-05 Honeywell Regulator Co Information handling apparatus
US3243774A (en) * 1962-07-12 1966-03-29 Honeywell Inc Digital data werror detection and correction apparatus
JPS5416174B2 (de) * 1972-06-23 1979-06-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19811035A1 (de) * 1998-03-13 1999-09-16 Grau Software Gmbh Verfahren zum Speichern von Daten
US6233579B1 (en) 1998-03-13 2001-05-15 Grau Software Gmbh Method for storing data

Also Published As

Publication number Publication date
NL7407341A (de) 1974-12-06
IT1009963B (it) 1976-12-20
ATA372274A (de) 1977-05-15
DD116967A5 (de) 1975-12-12
CA1014664A (en) 1977-07-26
FR2232040A1 (de) 1974-12-27
AT341253B (de) 1978-01-25
GB1440285A (en) 1976-06-23
SE7405625L (de) 1974-12-05
CH568621A5 (de) 1975-10-31
DE2421112A1 (de) 1975-01-02
JPS5642080B2 (de) 1981-10-02
SE402169B (sv) 1978-06-19
JPS5023536A (de) 1975-03-13
BR7404579D0 (pt) 1975-01-07
BR7404579A (pt) 1976-02-10
US3876978A (en) 1975-04-08
FR2232040B1 (de) 1976-12-17

Similar Documents

Publication Publication Date Title
DE2421112C2 (de) Speicheranordnung
DE2853892C2 (de)
DE69129444T2 (de) On-Line-Wiederherstellung von Redundanz-Information in einem redundanten Matrixsystem
DE69112445T2 (de) Netzwerkplattenanordnung.
DE2317576A1 (de) Einrichtung zur ausfallbedingten umordnung von speichermoduln in einer datenverarbeitungsanlage
DE1295246B (de) Schaltungsanordnung zur fehlergesicherten Wiedergabe von parallel dargestellten digitalen Signalen
DE2942998A1 (de) Fehler-korrektur- und -erkennungs- anordnung
DE2357168C2 (de) Schaltungsanordnung für einen Speichermodul
DE1249926B (de) Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zuganglichen Hauptspeichers in einer Datenverarbeitungsanlage
DE2157829C2 (de) Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern
DE1961554A1 (de) Fehlerkorrigierendes Sichersystem
DE3045609C2 (de)
DE1250163B (de) Einrichtung zur Paritätsprüfung von Speicherworten
DE1524788B2 (de) Schaltungsanordnung zum erkennen und zum automatischen ersetzen von schadhaften speicherstellen in datenspeichern
DE2450468A1 (de) Fehlerkorrekturanordnung fuer einen speicher
DE2752377A1 (de) Fehlerpruefeinrichtung
EP0615211A1 (de) Verfahren zum Speichern sicherheitsrelevanter Daten
DE2625365C3 (de) Vergleichseinrichtung fur eingegebene Daten
EP0127118B1 (de) Speichersteueranordnung, insbesondere für fehlertolerantes Fernsprech-Vermittlungssystem
EP0922253B1 (de) Fehlererkennung in einem speichersystem
DE2655653A1 (de) Verfahren und anordnung zur erkennung der richtigen zuordnung von adresse und speicherwort in einem datenspeicher
DE2908373A1 (de) Einrichtung zur codierung und decodierung von pruefbits
DE2403593A1 (de) Anordnung zur beseitigung von schraeglaufeffekten bei datensignalen in einem mehrspur-aufzeichnungssystem
DE3433679C2 (de)
EP0491073B1 (de) Verfahren und Schaltungsanordnung zur Datensicherung in Speichereinheiten

Legal Events

Date Code Title Description
OD Request for examination
8125 Change of the main classification

Ipc: G06F 11/10

8126 Change of the secondary classification

Ipc: ENTFAELLT

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee