DE2412906B1 - modulo-n- oder 2 hoch m-Zählern - Google Patents

Description

5	R	Qh	Qh
L	O	O	O
L	L	O	L
O	L	L	L
O	O	L	O
L	O	L	L
L	L	L	L
O	L	O	O
O	O	O	O

erfüllt, die der booleschen Gleichung

Qt₁ = S-R + Qt_Q-(S + R)

3°

genügt, dadurch gekennzeichnet, daß an den Rücksetzeingang (RG) des Speichergliedes (SPG) ein erstes Mehrheitsentscheidungsglied (MDl) mit drei Eingängen und Ausgangssignalinvertierung sowie an den Setzeingang (5G) ein zweites Mehrheitsentscheidungsglied (MD 2) ohne Ausgangssignalinvertierung angeschlossen sind, daß je ein Eingang der beiden Mehrheitsentscheidungsglieder (MDl, MD 2) untereinander verbunden als Zählinformationseingang (ZE) dienen, daß einem anderen Eingang des ersten Mehrheitsentscheidungsgliedes (MD 1) die Ausgangssignale des Speichergliedes (SPG) unmittelbar und negiert auf einen zweiten Eingang des zweiten Mehrheitsentscheidungsgliedes (MD 2) geführt sind, daß die jeweils dritten Eingänge des ersten und zweiten Mehrheitsentscheidungsgliedes (MDl, MD 2) als erste und zweite Steuereingänge (5TGl, STG 2) dienen und daß als Zählinformationsausgang (ZA) am Rücksetzeingang (RG) ein Negationsglied (ND 4) angeschlossen ist.

2. Synchroner modulo-2"^l-Zähler mit umschaltbarer Zählrichtung und Grundstellungseingang unter Verwendung von Zählelementen nach Anspruch 1, dadurch gekennzeichnet, daß eine Anzahl von m Zählelementen (ZEl bis ZE4) über deren Zählinformationsausgänge (ZA 1) und Zählinformationseingänge (ZE 2) in Reihe geschaltet sind, daß die ersten Steuereingänge (STG 11 bis STG14) der Zählelemente (ZEl bis ZE 4) zusammengeschaltet den Grundstellungseingang (GG) bilden und mit einem Eingang eines EXCLUSIV-ODER-Gliedes (EG) verbunden sind, über dessen zweiten Eingang (ZG) zu zählende L-Impulse zugeführt werden und dessen Ausgang mit dem Zählinformationseingang (ZE 1) des, bezogen auf die Vorwärtszählrichtung ersten Zählelementes (ZEl), verbunden ist, und daß die zweiten Steuereingänge (STG 21 bis 5TG 24) der Zählelemente (ZEl bis ZE 4) zusammengeschaltet den Umschalteingang (US) bilden, der über ein ODER-Glied (Öl) mit den ersten Steuereingängen (STG 11 bis 5TG14) verbunden ist (Fig. 7).

3. Synchroner modulo-n-Zähler unter Verwendung von Zählelementen nach Anspruch 1, dadurch gekennzeichnet, daß mehrere Zählelemente (ZEl bis ZE 4) über deren Zählinformationsausgänge und Zählinformationseingänge in Reihe geschaltet sind, daß der Zählinformationsausgang (ZA 4) des, bezogen auf die Zählrichtung, letzten Zählelementes (ZE 4) an den Setz- und Rücksetzeingang eines aus einem Master-Slave-Flipflop mit Mehrheitsentscheidungsschaltung bestehenden Speichergliedes (5PO) angeschlossen ist, dessen Ausgang (Q 2) einerseits mit den zweiten Steuereingängen (STG 22, STG 23) derjenigen Zählelemente (ZE 2, ZE3) verbunden ist, die bei einem Übertragungssignal vom letzten Zählelement (ZE 4) zur Voreinstellung des Zählers gesetzt werden sollen, und daß an den Ausgang (Q 2) des Speichergliedes (SPO) andererseits die ersten Steuereingänge (STGU, STG14) derjenigen Zählelemente (ZEl, ZE4) angeschlossen sind, die bei dem Übertragungssignal nicht gesetzt werden sollen, und daß alle restlichen ersten und zweiten Steuereingänge der Zählelemente ein Steuerkennzeichen mit dem logischen Wert O erhalten (F i g. 8).

Die Erfindung bezieht sich auf ein Zählelement zum Aufbau von synchronen modulo-n- oder 2^m-Zählern mit einem Speicherglied, das aufgebaut ist aus einem Master-Slave-Flipflop, bei dem eine Schaltung für eine Mehrheitsentscheidung von zwei Variablen an Eingängen 5 und R sowie dem Ausgangssignal des Ausganges Q vom Slave direkt mit dem einen Eingang des Masters und mit dessen anderen Eingang über ein Negationsglied verbunden ist, so daß das Speicherglied die Wahrheitstabelle

5	R	Qh	Qh
L	O	O	O
L	L	O	L
O	L	L	L
O	O	L	O
L	O	L	L
L	L	L	L
O	L	O	O
O	O	O	O

erfüllt, die der booleschen Gleichung

genügt.

Synchrone modulo-n-Zähler haben keine Dekadenstruktur. Diese Zähler zählen im Dualcode bis zur Zahl η und beginnen daraufhin mit der Zählung von neuem. Die Anzahl der für einen modulo-n-Zähler erforderlichen Zählelemente errechnet sich aus der

3 4

auf die Zahl η nächstfolgenden Zweierpotenz, so daß wie die boolesche Gleichung erfüllt sind. Das darge-

gilt: 2^m > n. stellte Speicherglied im linken Teil nach Fig. 1 be-

Hierbei ist m die Anzahl der erforderlichen Zähl- steht im wesentlichen aus einem RS-Master-SIave-

elemente. In der Zähltechnik sind nicht nur Zähler Flipflop, von dem der Master mit MR und der Slave

bekannt, die eine einzige bevorzugte Zählrichtung 5 mit SE bezeichnet ist. Die zur Steuerung des Slaves

aufweisen, sondern es gibt auch Zählerschaltungen, SE bzw. des Masters MR erforderlichen Takt-

bei denen über einen zusätzlichen Steuereingang vom signale T werden über den Takteingang TE dem

Vorwärtszählen (Aufwärtszählen) auf das Rückwärts- Master MR unmittelbar und dem nachgeschalteten

zählen (Abwärtszählen) und umgekehrt umgeschaltet Slave SE mittelbar über ein Negationsglied NDO zu-

werden kann. Diese Zähler erfordern in der Regel io geführt. Die Signaleingabe in das ÄS-Master-Slave-

einen erheblichen Aufwand an zusätzlichen Schalt- Flipflop erfolgt nicht wie sonst üblich direkt über

mitteln über die eigentlichen Zählelemente, auch den Master MR, sondern über eine dem Master MR

Zählflipflops genannt, hinaus. vorgeschaltete Baugruppe BMG mit drei Eingängen

Synchrone moduIo-2^m-ZähIer sind grundsätzlich E, S und R. Diese Baugruppe hat die Aufgabe, eine

aus einer Anzahl von m Zählelementen aufgebaut 15 Mehrheitsentscheidung von an den drei Eingängen E,

und stellen Dualcode-Zähler dar, die ganze Zweier- S und R liegenden Schaltvariablen in Form von vor-

potenzen abzählen können. Diese Zähler lassen sich gegebenen Signalspannungen in Verbindung mit einer

besonders einfach aufbauen. Die beiden genannten Invertierung des Ausgangssignals vorzunehmen. Die

Zählerarten gehören insofern zu den synchronen Ausgangssignale der Baugruppe BMG sind auf den

Zählern, da alle Zählelemente eines Zählers im glei- 3° Setzeingang des Masters MR direkt geleitet und auf

chen Takt schalten. Derartige Zählschaltungen sind den Rücksetzeingang über ein weiteres Negationsglied

im Siemens-Buch von Karl Reiß, »Integrierte Digi- NDl.

talbausteine« im Kapitel 10 auf den S. 277 bis 344 Bei Verwendung einer Baugruppe zur Mehrheitsnäher erläutert, entscheidung ohne eine Ausgangssignalinvertierung

Der Erfindung liegt die Aufgabe zugrunde, ein be- 25 brauchen die beiden Eingangsanschlüsse beim Master

sonderes Zählelement zum Aufbau von Zählern der MR gegenüber der vorliegenden Darstellung nur ver-

eingangs genannten Art anzugeben sowie Zähler un- tauscht verwendet zu werden.

ter Verwendung dieses Zählelementes zu entwerfen, Der Ausgang β des Speichergliedes nach Fig. 1 wobei jedes Zählelement im wesentlichen ein elektro- ist über einen Rückkopplungszweig mit dem einen nisches Speicherglied enthalten soll, das für digitale 30 Eingang 2? der Baugruppe BMG verbunden. Die Datenverarbeitungsanlagen mit hoher Fehlersicher- anderen beiden Eingänge S und R der Baugruppe heit erdacht und in der deutschen Auslegeschrift BMG sind für Schaltvabriable vorgesehen, deren je-2143 375 beschrieben ist. Sowohl das bekannte weiliger logischer Wert bei der Verwendung des Speicherglied als auch eine Schaltungsanordnung zur Speichergliedes in positiver oder negativer Logik ent-Mehrheitsentscheidung von drei Variablen soll nach- 35 weder durch die Phasenlage reckteckförmiger Signalstehend zum besseren Verständnis der Ausgangs- spannungen gegenüber einer vorgegebenen rechtecksituation näher erläutert werden. Es zeigt im ein- förmigen Bezugsspannung oder aber durch die jezelnen weilige Amplitude der verwendeten Signalspanmm-

Fig. 1 ein RS-Master-Slave-Flipflop mit Rück- gen gegeben ist. Im ersten Fall weisen die als Schaltkopplungszweig über ein Mehrheitsentscheidungs- 40 variable verwendeten reckteckförmigen Signalspanglied, nungen dann einen Phasenunterschied von 180° auf,

Fig. 2 in mehreren Diagrammlinien den zeitlichen wenn sich deren logische Werte unterscheiden. Bei

Verlauf von Signalspannungen in Abhängigkeit vom der Verwendung des Speichergliedes nach Fig. 1

logischen Wert der diesen zugeordneten Schaltvaria- links für statische Signale muß im Rückkopplungs-

blen, deren Wert durch die jeweilige Amplitude der 45 zweig zwischen dem Slave SE und dem Eingang £ der

Signalspannungen gegeben ist, Baugruppe BMG eine zusätzliche Invertierung vorge-

F i g. 3 in mehreren Diagrammlinien rechteckför- sehen werden. Dies kann beisipelsweise dadurch er-

mige Signalspannungen zur Darstellung von Schalt- folgen, daß der Eingang E der Baugruppe BMG mit

variablen, deren logische Werte aus der jeweiligen dem anderen, im vorliegenden Beispiel nicht beschal-

Phasenlage der Signalspannungen zu vorgegebenen 50 teten Ausgang des Slaves SE verbunden wird.

Vergleichssignalen erkennbar sind, Das vorstehend in groben Zügen beschriebene

Fig. 4 eine Schaltungsanordnung zur Mehrheits- Speicherglied, das bei dem erfindungsgemäßen Zählentscheidung von drei Variablen in diskreter Schal- element zum Aufbau von synchronen modulo-ntung sowie ein Symbol hierfür und oder 2^m-Zählern eingesetzt werden soll, wird zur

Fig. 5 eine Wahrheitstabelle für die Schaltungs- 55 Vereinfachung der Darstellungsweise bei den nach-

anordnungnachFig. 4. folgenden Ausführungsbeispielen der Erfindung als

Die Schaltungsanordnung nach Fig. 1 zeigt das einfaches taktgesteuertes Flipflop mit zwei Eingänbekannte elektronische Speicherglied für Schalt- gen S und R sowie mit einem Ausgang β und einem variable in Form von dynamischen Signalen, bei nicht weiter bezeichneten Takteingang dargestellt, wie denen der Informationsgehalt in der Phasenlage der 60 es nach F i g. 1 im rechten Teil geschehen ist.
jeweiligen Signale zu vorgegebenen Bezugssignalen Die Fig. 2 und 3 zeigen jeweils übereinstimmend liegt. Im linken Teil von Fig. 1 ist mit bekannten in der oberen DiagrammlinieLT den zeitlichen VerSymbolen eine Einzeldarstellung der für das Speicher- lauf von Taktsignalen T für den Takteingang des glied erforderlichen Elemente gegeben. Im rechten Speichergliedes nach Fig. 1. Jeweils beim Vorhan-Teil von Fig. 1 ist ein für die Ausführungsbeispiele 65 densein einer Vorderflanke VE der Taktsignale T der Erfindung verwendetes Symbol des gesamten wird der Master MR entsprechend der an seinem Speichergliedes dargestellt, mit Eigenschaften, durch Setz- bzw. Rücksetzeingang befindlichen Signalkonfiwelche die eingangs aufgeführte Wahrheitstabelle so- guration eingestellt oder zurückgestellt in die darge-

5 6

stellte Grundstellung. Diese wird sowohl beim Master variablen wie die Signalverläufe LSS, LRS und LQS MR als auch beim Slave SE durch eine nicht näher nach Fig. 2. Zwischen den Signalverläufen der dargestellte und beschriebene Verdrahtung grand- F i g. 2 und 3 besteht jedoch der wesentliche Untersätzlich beim Einschalten herbeigeführt. Beim Setzen schied, daß der jeweilige Wert der Schaltvariablen bzw. Rücksetzen des Masters MR bleibt der Slave SE 5 einerseits durch Signale gegeben ist, die statisch und gesperrt. Die vom Master MR ausgegebenen Signale andererseits dynamisch sind. Der jeweilige Wert erwerden jeweils bei der nächstfolgenden Rückflanke gibt sich entweder durch die Amplitude oder auf der RE des betreffenden Taktsignals vom Slave SE über- anderen Seite durch die Phasenlage. Die in den Dianommen. Während dieser Ubernahmezeit ist der grammlinien LO und LL von F i g. 3 dargestellten Master MR gesperrt. io rechteckförmigen Signalspannungen sind grundsätz-

Auf die Verwendung wahlweise verschiedener Si- Hch gegeneinander um 180° in der Phasenlage vergnalspannungen für die Schaltvariablen wurde bereits schoben und stellen die beiden möglichen logischen im oberen Teil der Beschreibung grundsätzlich hin- Werte 0 und L von Schaltvariablen dar und dienen gewiesen. In der digitalen Datenverarbeitung wird als Vergleichsgröße. Die zweite Diagrammlinie LO zur Darstellung der logischen Werte 0 oder L der 15 von F i g. 3 zeigt demnach den Verlauf und insbeson-Schaltvariablen im allgemeinen zwischen hohem und deren die Phasenlage von Signalspannungen, die auf tiefem Signalpegel von Signalspannungen unterschie- einem oder mehreren der Eingänge S und R bzw. auf den. Bei der weit verbreiteten TTL-Technik in posi- dem Ausgang Q des Speichergliedes nach Fig. 1 vortiver Logik ist eine Festlegung dahingehend erfolgt, handen sind beim WertO der Schaltvariablen. Die daß eine Schaltvariable mit dem WertO durch eine ao DiagrammlinieLL zeigt den Verlauf von Signalspan-Signalspannung von etwa 0 Volt repräsentiert wird. nungen, die durch ihre Phasenlage den logischen Der logische Wert L liegt demgegenüber bei etwa Wert L der Schaltvariablen an den Eingängen S und 3,5 Volt. R bzw. am Ausgang Q des Speichergliedes nach

Die zeitlichen Verläufe von Signalspannungen in Fig. 1 darstellen.

den DiagrammlinienLSS, SRS und LQS in Fig. 2 25 Um das Verständnis und den Umgang mit den begelten ebenfalls für positive Logik, so daß dem Ein- vorzugten dynamischen Signalen nach F i g. 3 in Vergang 5 des Speichergliedes nach Fig. 1 zeitlich ge- bindung mit dem Beispiel eines Speichergliedes nach sehen bis zur Rückflanke R des Taktsignals 5 mit F i g. 1 zu fördern, wird zunächst angenommen, daß hohem Signalpegel die Schaltvariable vom Wert L der Setzeingang 5 des Speichergliedes eine Schaltzugeführt wird. 30 variable erhält, deren zeitlicher Verlauf in der Dia-

Es sei an dieser Stelle noch einmal darauf hinge- grammlinie LSD dargestellt ist. Entsprechendes gilt wiesen, daß die Anordnung nach Fig. 1 links in der sinngemäß für den Rücksetzeingang.R mit der diesem gewählten Darstellung nur für dynamische Signale Eingang zugeordneten Schaltvariablen in der Dianach Fig. 3 ausgelegt ist. Bei der Verwendung von grammlinie LRD. Der Verlauf des zu diesen beiden statischen Signalen nach Fig. 2 muß — und dies ist 35 Signalen bzw. zu den Schaltvariablen gehörenden Sinicht dargestellt — in der Rückkopplungsleitung gnals am AusgangQ des Speichergliedes nach Fig. 1 zwischen dem Slave SE und dem Eingang E der Bau- ist aus der Diagrammlinie LQD zu ersehen,
gruppe BMG eine Negierung vorgesehen werden. Um einen Vergleich der in den Diagrammlinien

Nach der Diagrammlinie LRS erhält der Rücksetz- nach Fi g. 3 vorgesehenen Signalkonfigurationen mit

eingangR des Speichergliedes nach Fig. 1 zeitlich 40 der für das Speicherglied geltenden Wahrheitstabelle

gesehen im Anschluß an die Rückflanke des Takt- zu ermöglichen, wird diese nachstehend noch einmal

signals 3 bis zur Rückflanke des Taktsignals 7 eben- aufgeführt:
falls mit hohem Signalpegel die Schaltvariable vom
Wert L. Bei tiefem Signalpegel kehren sich die Verhältnisse für den Setzeingang S und den Rücksetz- 45
eingangR des Speichergliedes nach Fig. 1 links um.
Der Verlauf des Signals am Ausgang Q ist in der
Diagrammlinie, T.QS dargestellt. Dieses Signal führt
von der Rückflanke RE des Taktsignals 4 bis zur
Rückflanke RE des Taktsignals 8 (vgl. Diagrammlinie 50
LT) hohem Signalpegel, was der Schaltvariablen vom
Wert L entspricht. Dieses Speicherergebnis läßt sich
leicht unter Anwendung der booleschen Gleichung

S	R	ß'o	βίΐ
L	O	O	O
L	L	O	L
O	L	L	L
O	O	L	O
L	O	L	L
L	L	L	L
O	L	O	O

55 ΟΟΟΟ

unter der jeweiligen Berücksichtigung der logischen

Werte der Variablen an den Eingängen S und R so- Ein Vergleich der Diagrammlinien LSD, LRD und

wie dem jeweiligen »alten« logischen Zustand Qt₀ LQD mit den Diagrammümen LO und LL in Veram Ausgang β ermitteln. Die boolesche Gleichung bindung mit den Taktsignalen Γ in der Diagrammgilt für das Speicherglied sowohl bei statischen als 60 linie LT zeigt, daß die Eingangsvariablen bis zum auch bei dynamischen Signalen zur Darstellung der Zeitpunkt ta am Setzeingang S des Speichergliedes erforderlichen Schaltvariablen. den WertL und am RücksetzeingangR den WertO

In den Diagrammlinien LO, LL, LSD, LRD und haben, während der Wert des Signals am Ausgang Q LQD von Fig. 3 sind rechteckförmige Signalspan- des Speichergliedes nach Fig. 1 ebenfalls 0 ist. In nungen mit vorgegebener Folgefrequenz dargestellt. 65 der Wahrheitstabelle ist mit Qt₀ jeweils derjenige Die Signale in den unteren drei Diagrammlinien LSD, »alte« Signalzustand am Ausgang Q des Speicher- LRD und LßD repräsentieren bei vergleichbaren gliedes gekennzeichnet, bevor der Slave SE die an Zeitpunkten denselben logischen Wert von Schalt- den Eingängen S und R der Baugruppe BMG vor-

7 8

handene Signalkonfiguration übernommen hat. Je- Transistor TR ohne ein Signal an den Eingängen weils bei der Rückflanke RE des nächstfolgenden MGl bis MG 3 mit Sicherheit gesperrt. Der Tran-Taktsignals T gilt für den Ausgang Q des Speicher- sistor TR schaltet erst durch, wenn zwei der Eingliedes ein Wert des Ausgangssignals, der in der gänge MG 1 bis MG 3 mit der Schaltvariablen L elek-Wahrheitstabelle allgemein mit Qi₁ bezeichnet ist. 5 irische Signale erhalten, derart, daß der Spannungs-Aus der Diagrammlinie LRD ist zu erkennen, daß abfall am Widerstand R S größer ist als die Spannung nach dem Zeitpunkt ta die am Rücksetzeingang R des der Spannungsquelle U V vermehrt um die Schwell-Speichergliedes vorhandene Schaltvariable ihren Wert spannung zwischen Basis- und Emitterelektrode BE, von logisch 0 nach L ändert, da das in der Dia- EE des Transistors TR. Das Ergebnis einer Mehrgrammlinie LRD dargestellte Signal nunmehr mit io heitsentscheidung von drei über die Eingänge MGl demjenigen in Phase ist, das in der Diagrammlinie bis MG 3 zugeführten Werten von Schaltvariablen LL als Vergleichssignal dargestellt ist. Die Werte der wird über den Ausgange! invertiert ausgegeben,
im vorliegenden Arbeitsspiel angenommenen Signal- In der Wahrheitstabelle nach F i g. 5 für das Mehrkonfiguration an den Eingängen 5 und R sowie am heitsentscheidungsglied sind ebenfalls die Bezeich-AusgangQ des Speichergliedes sind aus der zweiten 15 nungen der Eingänge MGl, MG 2 und MG 3 sowie Zeile der Wahrheitstabelle mit L, L sowie 0 für Qt₀ das Bezugszeichen A des Ausganges der Schaltung zu entnehmen. Nach dem Zeitpunkt tb gibt das MG aufgeführt. In diesem Zusammenhang sei darauf Speicherglied nach erfolgter Mehrheitsentscheidung hingewiesen, daß die drei Eingänge MGl bis MG 3 und Übernahme durch den Slave SE am Ausgang Q des Mehrheitsentscheidungsgliedes vollkommen ein Rechtecksignal mit dem Wert L aus. Um dieses 20 gleichwertig sind, was auf Grund der Widerstandszu erkennen, sind die Diagrammlinien LQD und LL matrix ohne weiteres einzusehen sein dürfte,
nach dem Zeitpunkt tb zu vergleichen. Es ist feststell- Im Block I von F i g. 5 ist angenommen worden, bar, daß die genannten Signalverläufe vom Zeit- daß bei allen vier Variationsmöglichkeiten von punkt tb ab in der Phasenlage übereinstimmen. Schaltvariablen an den Eingängen MG 2 und MG 3 Nach dem zwischen den Zeitpunkten tb und te 25 der Eingang MGl durch die Schaltvariable vom liegenden Taktsignal hat sich der Wert der einen WertO beaufschlagt wird. Ein Vergleich der für die Schaltvariablen und damit das entsprechende Signal Eingänge MGl bis MG 3 vorgesehenen Werte von am Eingang 5 des Speichergliedes von logisch L nach Schaltvariablen mit dem Verknüpfungsergebnis in der logisch 0 geändert, vgl. Diagrammlinie LSD sowie Spaltet läßt leicht erkennen, daß das Mehrheitsentdie Zeile 3 der Wahrheitstabelle. Zum Zeitpunkt ic 30 scheidungsglied MG im angenommenen Fall wie ein liegt als Ergebnis der Eingangsvariablenänderung NAND-Glied arbeitet. Wird dagegen an den Eingang nach wie vor noch der WertL am Ausgang β wie MGl, vgl. BlockII in Fig. 5, die Schaltvariable mit aus der Diagrammlinie LQD in Verbindung mit dem dem Wert L gelegt, so werden die den restlichen Ein-Vergleichssignal in der Diagrammlinie LL zu entneh- gangen MG 2 und MG 3 zugeführten Schaltvariablen men ist. 35 entsprechend der NOR-Funktion verknüpft.

Die in der Zeile 4 der Wahrheitstabelle angege- Der Erfindung liegt nun die besondere Aufgabe benen Werte 0, 0 der Eingangsvariablen für die Ein- zugrunde, unter Verwendung von SchaltungsanordgängeS und R des Speichergliedes nach Fig. 1 und nungen nach Fig. 1 und 4 ein Zählelement anzuder am Ausgang Q vorhandene Wert L sind nach der geben, mit Hilfe dessen sich synchrone modulo-n-Rückflanke des zwischen den Zeitpunkten te und ta 4° oder 2^m-Zähler aufbauen lassen, die gegenüber den liegenden Taktsignals T vorhanden, nachdem zusatz- bekannten Zählern einen besonders geringen Auflich sich der Wert des Eingangssignals am Rücksetz- wand erfordern.

eingang R des Speichergliedes geändert hat, vgl. die Erfindungsgemäß wird das erforderliche Zählele-Diagrammlinie LRD. In Abhängigkeit von dieser ment dadurch realisiert, daß an den Rücksetzeingang vorgegebenen Signalkonfiguration gibt der Slave SE 45 des Speichergliedes ein erstes Mehrheitsentscheinach der Übernahme zum Zeitpunkt^ über den dungsglied mit drei Eingängen und Ausgangssignal-Ausgang Q ein Signal ab entsprechend der Schalt- Invertierung sowie an den Setzeingang ein zweites variablen mit dem Wert 0. Mehrheitsentscheidungsglied ohne Ausgangssignal-Fig. 4 zeigt im linken Teil eine bevorzugte Aus- Invertierung angeschlossen sind, daß je ein Eingang führungsform einer Schaltung für eine Mehrheits- 50 der beiden Mehrheitsentscheidungsglieder untereinentscheidung von drei Variablen mit Ausgangssignal- ander verbunden als Zählinformationseingang dienen, Invertierung, kurz Mehrheitsentscheidungsglied ge- daß einem anderen Eingang des ersten Mehrheitsnannt, und zwar im linken Teil von F i g. 4 die dis- entscheidungsgliedes die Ausgangssignale des Speikrete Schaltung und im rechten Teil das zugehörige, chergliedes unmittelbar und negiert auf einen zweiten in den Ausführungsbeispielen der Erfindung verwen- 55 Eingang des zweiten Mehrheitsentscheidungsgliedes dete Symbol. Die Schaltung MG besteht im wesent- geführt sind, daß die jeweils dritten Eingänge des liehen aus einem Transistor TR, dessen Kollektor- ersten und zweiten Mehrheitsentscheidungsgliedes als elektrode KE über einen Arbeitswiderstand R1 auf erste und zweite Steuereingänge dienen und daß als positivem Potential liegt. An die Basiselektrode BE Zählinformationsausgang am Rücksetzeingang ein des Transistors TR ist ein Widerstandsnetzwerk aus 60 Negationsglied angeschlossen ist.
drei weiteren Widerständen R 2, R 3 und R 4 ange- Da sich, wie in der Beschreibungseinleitung an schlossen mit den drei Eingängen MG 1, MG 2 und Hand der Fig. 4 und 5 ausführlich erläutert wurde, MG 3. Ferner ist die Basiselektrode BE über einen die Mehrheitsentscheidungsglieder zwischen der weiteren Widerstand R S auf Massepotential gelegt. NAND- und NOR-Funktion ohne weiteres umschal-Durch eine Spannungsquelle UV im Emitterkreis des 65 ten lassen, bringt das erfindungsgemäße Zählelement Transistors TR ist angedeutet, daß die Emitterelek- die besondere Voraussetzung mit zur Konzeption von trode.E£ auf einem positiven, gegenüber dem Masse- in der Zählrichtung umschaltbaren Zählern,
potential erhöhten Potential liegt. Hierdurch ist der Eine bevorzugte Ausführungsform von synchronen

modulo-2^m-Zählern mit umschaltbarer Zählrichtung und Grundstellungseingang unter der Verwendung der erfindungsgemäßen Zählelemente ist dadurch gekennzeichnet, daß eine Anzahl von m Zählelementen über deren Zählinformationsausgänge und Zählinformationseingänge in Reihe geschaltet sind, daß die ersten Steuereingänge der Zählelemente zusammengeschaltet den Grundstellungseingang bilden und mit einem Eingang eines EXCLUSIV-ODER-Gliedes verbunden sind, über dessen zweiten Eingang zu zählende L-Impulse zugeführt werden und dessen Ausgang mit dem Zählinformationseingang des, bezogen auf die Vorwärtszählrichtung, ersten Zählelementes verbunden ist, und daß die zweiten Steuereingänge der Zählelemente zusammengeschaltet den Umschalteingang bilden, der über ein ODER-Glied mit den ersten Steuereingängen verbunden ist.

Ebenfalls unter vorteilhafter Anwendung des erfindungsgemäßen Zählelementes lassen sich synchrone modulo-n-Zähler aufbauen, die in vorteilhafter Weise als Frequenzteiler verwendet werden können. Ein derartiger Zähler ist dadurch gekennzeichnet, daß mehrere Zählelemente über deren Zählinformationsausgänge und Zählinformationseingänge in Reihe geschaltet sind, daß der Zählinformationsausgang des, bezogen auf die Zählrichtung, letzten Zählelementes mit dem Setz- und Rücksetzeingang eines aus einem Master-Slave-Flipflop mit Mehrheitsentscheidungsschaltung bestehenden Speichergliedes angeschlossen ist, dessen Ausgang einerseits mit den zweiten Steuereingängen derjenigen Zählelemente verbunden ist, die bei einem Übertragungssignal vom letzten Zählelement zur Voreinstellung des Zählers gesetzt werden sollen, und daß an den Ausgang des Speichergliedes andererseits die ersten Steuereingänge derjenigen Zählelemente angeschlossen sind, die bei dem Ubertragungssignal nicht gesetzt werden sollen, und daß alle restlichen ersten und zweiten Steuereingänge der Zählelemente ein Steuerkennzeichen mit dem logischen Wert 0 erhalten.

Mehrere Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden nachstehend näher erläutert. Es zeigt im einzelnen

Fig. 6 ein Zählelement mit Mehrheitsentscheidungsgliedern,

F i g. 7 einen in seiner Zählrichtung umkehrbaren synchronen modulo-16-Zähler mit Grundstelleingang und

Fig. 8 einen synchronen modulo- 10-Zähler.

F i g. 6 zeigt die Schaltungsanordnung eines Zählelementes mit einem Speicherglied SPG, welches die eingangs beschriebenen boolesche Gleichung erfüllt. Sowohl an den Rücksetzeingang RG als auch an den Setzeingang SG des Speichergliedes SPG ist ein Mehrheitsentscheidungsglied MD1 bzw. MD 2 mit Ausgangssignalinvertierung angeschlossen, entsprechend dem Beispiel nach F i g. 4. Zwischen das Mehrheitsentscheidungsglied MD 2 und den Setzeingang SG ist zur Invertierung ein Negationsglied ND 2 geschaltet. Es wäre auch denkbar, an Stelle des im Beispiel vorgesehenen Mehrheitsentscheidungsgliedes MD 2 ein anderes zu verwenden, das durch einen entsprechenden inneren Aufbau nichtinvertierte Ausgangssignale abgibt.

In dem Fall könnte auf das Negationsglied ND 2 verzichtet werden. Der dem Setzeingang SG des Speichergliedes SPG zugeordnete Ausgang β 1 ist über einen Eingang des Mehrheitsentscheidungsgliedes MD1 mit dem Rücksetzeingang RG des Speichergliedes SPG verbunden. Weiterhin ist an den Ausgang öl ein NegationsgliedND3 angeschlossen, das ausgangsseitig auf einen Eingang des zweiten Mehrheitsentscheidungsgliedes MD 2 geführt ist. Je ein bis dahin noch nicht beschalteter Eingang der beiden Mehrheitsentscheidungsglieder MDl und MD 2 bilden miteinander verbunden den Zählinformationseingang ZE des Zählelementes. Als Zählinformationsausgang ZA dient ein weiteres Negationsglied ND 4, das an den Rücksetzeingang RC angeschlossen bzw. mit dem Ausgang des ersten Mehrheitsentscheidungsgliedes MD1 verbunden ist. Der dritte Eingang beider Mehrheitsentscheidungsglieder MDl und MD 2 wird bei der späteren Verwendung des Zählelementes in Zählern als Steuereingang 5TG1 bzw. STG 2 verwendet.

Am grundsätzlichen Charakter des in seinem Aufbau kurz erläuterten Zählelementes ändert sich nichts, wenn auf das Negationsglied ND 3 verzichtet wird und die an dieses angeschlossene Leitung mit dem Ausgang Ql verbunden wird. Auf das Negationsglied ND 3 kann ebenfalls verzichtet werden bei der Verwendung von Zählelementen nach Fig. 6 in zwei-

s5 kanaligen Schaltwerken mit antivalenten Signalen. Dabei wird festgelegt, daß sich die Schaltungsanordnung nach F i g. 6 beispielsweise im Originalkanal befindet und daß die an das zu entfernende Negationsglied ND 3 angeschlossene Leitung an den Ausgang des zugeordneten Speichergliedes im Komplementärkanal angeschlossen wird.

Nachfolgend sollen einige Wesensmerkmale des Zählelementes näher erläutert werden. Wenn beispielsweise auf den Steuereingang STG1 die Schaltvariable mit dem Wert L und auf den anderen Steuereingang 5TG 2 die Schaltvariable mit dem Wort logisch 0 gegeben wird, arbeitet das Mehrheitsentscheidungsglied MD1 als NOR-Glied und das Mehrheitsentscheidungsglied MD 2 in Verbindung mit dem Negationsglied ND 2 als UND-Glied. Dies hat zur Folge, daß bei einem gesetzten Speicherglied SPG, also bei einem Ausgangssignal mit dem Wert L über den Ausgang Q, unabhängig davon, ob über den Zählinformationseingang ZE eine Zählinformation mit dem Wert L oder auch keine Zählinformation ansteht, auf den Rücksetzeingang RG des Speichergliedes 5PG ein Signal mit dem Wert 0 gelangt. Das Mehrheitsentscheidungsglied MD 2 erhält zur selben Zeit auf Grund obengenannter Voraussetzung über den Steuereingang STG 2 ein Signal mit dem Wert logisch 0. Dann arbeitet das Mehrheitsentscheidungsglied MD 2 in Verbindung mit dem Negationsglied ND 2 als UND-Glied. Bsi der vorhandenen Eingangssignalkonfiguration für das Mehrheitsentscheidungsglied MD 2, und zwar dreimal der Wert logisch 0 bei nicht vorhandener Zählinformation am Zählinformationseingang ZE, erhält der Setzeingang SG des Speichergliedes SPG ein Signal mit dem Wert 0. Somit hat sowohl der Setz- als auch der Rücksetzeingang des Speichergliedes 5PG eine Eingangsvariable mit dem Wert 0, was nach der aufgeführten Wahrheitstabelle für das Speicherglied zum Rücksetzen führt.

Bei der Verwendung des Zählelementes in Zählern zum Vorwärtszählen erhalten die beiden Steuereingänge STGl und STG 2 jeweils ein Signal mit dem WertO. Dabei arbeitet das Mehrheitsentscheidungs-' glied MD1 als NAND-Glied. Das zweite Mehrheitsentscheidungsglied MD 2 wirkt in Verbindung mit

11 12

dem nachgeschalteten Negationsglied ND1 dabei als Richtung des Zählelementes ZEl, muß der Übertrag UND-Glied. Wird bei diesem Arbeitsbeispiel davon vom abgebenden Zählelement bei dessen Übergang in ausgegangen, daß das Speicherglied SPG sich in der die gesetzte Lage erzeugt werden. Dies wird dadurch dargestellten Grundstellung befindet, bei der über den erreicht, daß an Stelle des für die Vorwärtszählrich-Ausgang£7l ein Signal mit dem Wert L ausgegeben 5 tung erforderlichen UND-Gliedes ein ODER-Glied wird, so wirkt eine über den Zählinformationseingang und an Stelle des NAND-Gliedes ein NOR-Glied vor ZE gegebene Zählinformation mit dem Wert L auf den einzelnen Speichergliedern in den Zählelementen das Speicherglied SPG setzend. Hierdurch wechseln vorgesehen wird. Dies ist nach den Erläuterungen in die Ausgangssignalzustände. Mit der nächsten, über der Beschreibungseinleitung und denjenigen zu den Zählinformationseingang ZE gegebenen Zähl- io F i g. 6 leicht möglich, indem auf den Umschalteininformation wird das Speicherglied SPG wieder in gang US ein Signal mit dem Wert L gegeben wird, die Grundstellung zurückgestellt. Diese Arbeitsweise Dabei erhalten unter Berücksichtigung des ODER-setzt sich bei weiteren Zählinformationen in entspre- Gliedes Ol alle Steuereingänge STG11, STGIl, chender Weise fort. 5TG12, STGIl bis STG14, STG 24 ein Signal vom

Die Schaltungsanordnung nach F i g. 7 zeigt einen 15 Wert L. Dies trifft weiterhin auch für den einen Einsynchronen modulo-2^m-Zähler mit umschaltbarer gang des EXCLUSIV-ODER-Gliedes EG zu. Hier-Zählrichtung und einem Grundstellungseingang unter durch werden die über den Eingang ZG zugeführten Verwendung von m = 4 Zählelementen ZEl bis Zählinformationen invertiert.

ZE4, deren Ausgänge zum Melden des jeweiligen Die Schaltungsanordnung nach Fig. 8 zeigt einen

Zählerstandes mit A1 bis A 4 bezeichnet sind. Das so synchronen modulo-10-Zähler, der ebenfalls mit bei Vorwärtszählrichtung erste ZählelementZEl ist Zählelementen nach Fig. 6 aufgebaut ist. Demzumit seinem Zählinformationsausgang ZA1 mit dem folge sind gleichartige Baugruppen und Bauteile mit Zählinformationseingang ZE 2 des nächsten in der denselben Bezugszeichen versehen, wie sie bereits in Rangfolge vorgesehenen Zählelementes ZE 1 verbun- der Schaltungsanordnung nach Fig. 7 verwendet den. Entsprechendes gilt für die restlichen Zähl- 25 wurden. Ein wesentlicher Unterschied gegenüber der elemente sinngemäß. Alle ersten Steuereingänge letztgenannten Schaltungsanordnung besteht darin, STG11, STG12 bis STG14 der Zählelemente ZEl daß der Zählinformationsausgang ZA 4 des letzten bis ZE 4 sind zusammengeschaltet und mit dem Aus- Zählelementes ZE 4 sowohl mit dem Setz- als auch gang eines ODER-Gliedes 01 verbunden. Der Ein- mit dem Rücksetzeingang eines aus einem Mastergang GG des ODER-Gliedes Ol stellt den Grund- 30 Slave-Flipflop mit Mehrheitsentscheidungsschalrung Stellungseingang des modulo-2⁴-ZähIers dar. Alle bestehenden Speichergliedes entsprechend demjenizweiten Steuerleitungen5rG21, STGIl bis STG24 gen nach Fig. 1 links verbunden ist. Da der Zähler der vier Zählelemente ZEl bis ZE4 sind ebenfalls nach Fig. 8 auf Grund einer Voreinstellung eine zusammengeschaltet und bilden den Umschalteingang Frequenzteilung im Verhältnis 1:10 vornimmt, müs- US. Dieser ist ferner mit dem zweiten Eingang des 35 sen die einzelnen Zählelemente ZEl bis ZE 4 nach ODER-Gliedes 01 verbunden. Die zum Fortschalten einer Zählinformation, die als Übertragungssignal des Zählers erforderlichen Zählinformationen in dient, über den Ausgang ZA 4 voreingestellt werden. Form von L-Impulsen werden über den Eingang ZG Dies geschieht mit Hilfe des Speichergliedes SPO eines EXCLUSIV-ODER-Gliedes EG zugeführt, das nach einer zeitlichen Normierung über je einen der ausgangsseitig mit dem Zählinformationseingang ZEl 40 beiden Steuereingänge der einzelnen Zählelemente, des Zählelementes ZEl verbunden ist. Das EX- Die Voreinstellung muß so getroffen werden, daß der CLUSIV-ODER-Glied EG ist im Zusammenhang mit Zähler am Anfang des Zählens in die Stellung »6« dem Rückwärtszählbetrieb von Bedeutung, bei dem voreingestellt ist. Das bedeutet, daß sich die Zählüber den Umschalteingang US ein Signal mit dem elemente ZEl und ZE 4 dabei in der dargestellten Wert logisch L gegeben wird. Der andere Eingang des 45 Grundstellung befinden, dagegen die mittleren beiden EXCLUSIV-ODER-Gliedes EG ist mit den ersten Zählelemente ZE 2 und ZE 3 nicht in Grundstellung, Steuereingängen STG11, STGIl bis STG14 der sondern gesetzt sind. Hierzu wird der Ausgang Ql Zählelemente ZEl bis ZE 4 verbunden. des Speichergliedes SPO beim ersten und letzten

Da die Bedeutung der ersten und zweiten Steuer- Zählelement ZEl bzw. ZE4 mit der jeweils ersten eingänge, beispielsweise STG11 und STGIl des 50 Steuerleitung STG11 bzw. STG14 verbunden. Von Zählelementes ZEl, bereits an Hand des Zählelemen- den beiden mittleren Zählelementen ZE2 und ZE3 tes nach Fig. 6 beschrieben wurde, ist ohne weiteres sind jeweils die zweiten SteuerleirungenSTG22 und zu verstehen, daß der Zähler nach Fig. 7 bei einem STG23 mit dem Ausgang Q2 des Speichergliedes Signal mit dem Wert L auf dem Eingang GG in die SPO verbunden.

dargestellte Grundstellung gestellt wird. 55 Das Voreinstellen des Zählers nach Fig. 8 in verWenn sowohl am Grundstellungseingang GG als schiedene Ausgangspositionen entspricht etwa dem auch auf dem Umschalteingang US ein Signal vom Einstellen über den Grundstellungseingang GG des Wert0 ansteht, arbeitet der Zähler in Vorwärtszähl- Zählers nach Fig. 7, jedoch mit dem Unterschied, richtung, bei der eine über das EXCLUSIV-ODER- daß nicht alle Zählelemente in die durch das Symbol Glied EG gegebene Zählinformation vom Zählelement 60 dargestellte Grundstellung eingestellt werden.
ZEl in Richtung des Zählelementes ZE 4 unter syn- Durch die Wahl einer anderen Voreinstellung

chroner Steuerung aller vier Zählelemente jeweils innerhalb des durch die Anzahl von für den Zähler beim Übergang eines Zählelementes in dessen Grund- verwendeten Zählelementen vorgegebenen Zählstellung an das nächst höherwertige Zählelement bis volumens kann ein beliebig anderes Teilerverhältnis zum Zählelement ZE 4 weitergegeben wird. 65 eingestellt werden. Dies ist nur eine Frage der VerWenn der Zähler nach Fig. 7 in umgekehrter drahtung der einzelnen Steuereingänge der Zähl-Zählrichtung als Rückwärtszähler arbeiten soll, also elemente ZEl bis ZE 4 mit dem Speicherglied SPO. mit einer Bitbewegung vom Zählelement ZE 4 in Alle nicht mit dem Speicherglied SPO verbünde-

nen ersten oder zweiten Steuereingänge der Zählelemente ZEl bis ZE 4 werden zusammengefaßt und erhalten über die Klemme KO ein Signal mit dem logischen Wert 0. Der Eingang für Zählimpulse ist bei dem vorliegenden Zähler ebenfalls mit ZG bezeichnet. Jeweils nach dem Abzählen einer Anzahl von dem Teilerverhältnis 1:10 entsprechenden Ein-

gangssignalen wird über den Ausgang AFT ein Ausgangssignal abgegeben. Auf eine weitergehende Beschreibung des Schiebevorganges nach der Voreinstellung des Zählers unter dem Einwirken von Zählimpulsen wird verzichtet, da die Arbeitsweise von Frequenzteilern aus der Literatur hinreichend bekannt sein dürfte.

Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Zählelement zum Aufbau von synchronen modulo-n- oder 2"'-Zählern mit einem Speicherglied, das aufgebaut ist aus einem Master-Slave-Flipflop, bei dem eine Schaltung für eine Mehrheitsentscheidung von zwei Variablen an Eingängen 5 und R sowie dem Ausgangssignal des Ausganges Q vom Slave direkt mit dem einen Eingang des Masters und mit dessen anderen Eingang über ein Negationsglied verbunden ist, so daß das Speicherglied die Wahrheitstabelle