DE2409664C2 - Verfahren zur Herstellung von Halbleiterbauelementen zur Ladungsübertragung - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen zur Ladungsübertragung

Info

Publication number
DE2409664C2
DE2409664C2 DE2409664A DE2409664A DE2409664C2 DE 2409664 C2 DE2409664 C2 DE 2409664C2 DE 2409664 A DE2409664 A DE 2409664A DE 2409664 A DE2409664 A DE 2409664A DE 2409664 C2 DE2409664 C2 DE 2409664C2
Authority
DE
Germany
Prior art keywords
electrodes
layer
conductor layer
insulating layer
charge transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2409664A
Other languages
English (en)
Other versions
DE2409664A1 (de
Inventor
Iwao Kodaira Tokyo Takemoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2316173A external-priority patent/JPS49114374A/ja
Priority claimed from JP7171373A external-priority patent/JPS57662B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2409664A1 publication Critical patent/DE2409664A1/de
Application granted granted Critical
Publication of DE2409664C2 publication Critical patent/DE2409664C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Bei dem erfindungsgemäßen Verfahren wird also nicht nur der beim Stand der Technik erforderliche zweite selektive Ätzvorgang eingespart, sondern insbesondere auch das Problem des Ausrichtens der zweiten Maske gegenüber der bereits gebildeten Struktur vermieden. Da nur eine Maske benötigt wird, können die Abstände zwischen den einzelnen Elektroden als auch die Abmessungen der Elektroden selbst praktisch beliebig klein gemacht werden.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Ausführungsbeispiele des erfindungsgemäßen Verfahrens werden nachstehend anhand der Zeichnungen näher erläutert In den Zeichnungen zeigen
Fig. 1 und 2 Querschnitte durch zwei Ausführangsbeispiele von Halbleiterbauelementen zur Ladungsübertragung;
Fig.3a bis 3e Querschnitte zur Erläuterung der Herstellungsstadien des in F i g. 1 gezeigten Bauelements;
Fig.4a bis 4f Querschnitte zur Erläuterung der Herstellungsstadien des in Fig.2 gezeigte« Bauelements;
Fig.5a, 5b und 6 Querschnitte durch zwei weitere Ausführungsbeispiele von Halbleiterbauelementen zur Ladungsübertragung;
F i g. 7a bis 7e Querschnitte zur Erläuterung der Herstellungsstadien des in Fig.6 gezeigten Bauelements; und
Fig.8a bis 8f Querschnitte zur Erläuterung der Herstellungsstadien eines weiteren Halbleiterbauelements zur Ladungsübertragung.
In der in F i g. I gezeigten Struktur ist auf einer Isolierschicht 21, die auf einem Halbleiterkörper 20 aufgebracht ist, eine erste Reihe Elektroden 32 und zwischen diesen eine zweite Reihe Elektroden 35 aufgebracht. Jede der Elektroden der zweiten Reihe liegt zwischen je einem Elektrodenpaar der ersten Reihe. Die Elektroden sind jeweils durch einen der oxidierten Bei eiche 34 des Materials der Elektroden 32 W der ersten Reihe voneinander getrennt
In der in F i g. 2 gezeigten Ausführungsfoi m sind die aus dem Material der Elektroden 37 gebildeten oxidierten Bereiche 39 von den Elektroden 40 der zweiten Reihe zusätzlich durch Luftspalte 42 getrennt «5
Ein Verfahren zur Herstellung des Ladungsübertragungs-Halbleiterbauelements der in Fig. 1 gezeigten Art ist im folgenden anhand der Fig.3a bis 3e beschrieben.
Ein n-Si-Material 20 mit einem spezifischen elektrisehen Widerstand von lOOhm-cm wird in einer Sauerstoff enthaltenden oxidierenden Atmosphäre auf 11000C erhitzt. Dabei bildet sich eine SiO2-Isolatorschicht 21 mit einer Dicke von 100 nm. Auf diese Isolatorschicht wird eine etwa 500 nm dicke Aluminiumschicht 32 aufgebracht. Auf die Metallschicht 32 wird eine Photoätzmaskenschicht 33 in einer Stärke von etwa 500 nm (F i g. 3a) aufgebracht.
Anschließend wird photolithographisch geätzt. Das PhQtgmaskenmaterial 33 wird nach Maßgabe der zuvor eo bestimmten Elektrodengeometrie geätzt. Anschließend wird nach dem entsprechenden Muster die Metallschicht 32 ausgeätzt (F i g. 3b).
Die dadurch freigelegten Oberflächen der Metallschicht 32, also die Seitenflächen der Metallschicht 32, es werden anodisch oxidiert. Dabei werden etwa 200 nm dicke Oxidschichten 34 eriralten (F i g. 3c).
Die so erhaltene Struktur wird dann mit einer etwa 500 nm dicken Aluminiumschicht bedampft Es werden also Leiterschichten 36 auf dem Photoätzmaskenmaterial 33 und Leiterschichten 35 auf den freigelegten Oberflächenbereichen der Isolatorschicht 31 gebildet Die Leiterschichten 35 sind von den Leiterschichten 32 durch die Oxidschichten 34 getrennt (F i g. 3d).
Das stehengebliebene Maskenmaterial 33 wird dann zusammen mit den Leiterschichten 36 in an sich bekannter Weise entfernt Die danach erhaltene Struktur ist in der F i g. 3e gezeigt Die oberste Schicht der Struktur besteht aus den Leiterbereichen oder Elektroden 32 und 35, die durch die oxidischen Isolatorbereiche 34 voneinander getrennt sind
In Ladungsübertragungs-Halbleiterbauelementen dieser Art werden keine Potentialschwellen erzeugt, da der Abstand zwischen jeder der Metallschichten 32 und jeder der Leiterschichten 35 nur etwa 200 nm beträgt, nämlich der Dicke der Oxidschicht entspricht Hinsichtlich des Fe'deffektes ist dieser Abstand praktisch NuIL
Da weiterhin die Breite jeder der f/ietallschichten 32 und jeder der Leiterschichten 35 e'iva 3μπι dick gemacht werden kann, was den Grenzen der derzeitigen Fertigungstechnik entspricht, kann gegenüber den bekannten Strukturen eine spürbare Erhöhung der Integra iionsdichte erzielt werden.
Mit anderen Worten, wenn die derzeitige Dichte eine untere Grenze für eine maßgenaue Verarbeitung von 3 μηι zuläßt, so können die Ladungsübertragungs-Halbleiterbauelemente nach dem hier beschriebenen Verfahren mit einer Elektrodenbreite von 3μΐη und einem Elektrodenabstand von nur 0,2 μίτι maßgenau und exakt hergestellt werden.
Die leitenden Schichten 36 können mit dem Photomaskenmaterial 33 auch auf der Struktur verbleiben und zu vollständig anderen Aufgaben, die nicht mit den Elektroden zur Ladungsübertragung zusammenhängen, verwendet werden, beispielsweise zur Herstellung von Drahtanschlüssen.
Bei einer solchen Verwendung der Leiterschichten 36 zu anderen Zwecken kann vorzugsweise statt des PhcKoätzmaskenmaterials 33 eine Siliciumdioxidschicht verwendet werden.
Dadurch wird für die Gesamtstruktur auch eine höhere Stabilität erreicht
In den F i g. 4a bis 4e sind Stadien der Hersteilung einer Überführungsstruktur der in F i g. 2 gezeigten Art dargestellt Ein n-Si-Material 20 mit einem spezifischen elektrischen Widerstand von 10 Ohm · cm wird in einer Sauerstoff enthaltenden oxidierenden Atmosphäre auf 10000C erhitzt Dabei bildet sich eine aus SiO2 bestehende Isolatorschicht 21 mit einer Dicke von 100 nm. Auf dieser Isolatorsohicht wird eine mit Bor do'ier.-· Siliciumschicht 37 mit einer Dicke von etwa 500 nm aufgebracht. Dazu wird SiH4 bei etv/a 9000C thermisch zersetzt, wobei sich auf der Isolator schicht 21 eine Siliciumschicht abscheidet In die so gebildete Siliciumschicht wild dann Bor thermisch eindiffundiert. Auf der fertigen bordotierten Siliciumschicht 37 wird dann eine Schicht 33 eines Photoätzmaskenmaterials aufgetragen (F i g. 4a).
Alternativ kann die dotierte Siliciumschicht j7 auch durch gemeinsame thermische Zersetzung von SiH* und Β2Ηβ erfolgen.
Anschließend wird die Ätzmaskenschicht 33 in an sich bekannter Weise photolithographiseh nach Maßgabe der gewünschten Geometrie des Elektrodenmusters geätzt (F i g. 4b). Die dadurch freigelegte Siliciumschicht 37 wird dann nach Maßgabe der erhaltenen Ätzmaske
33 geätzt. Diese Ätzung wird dabei, wie in Fig.4c gezeigt, in verstärkter Weise durchgeführt, und zwar so, daß die Seitenflächen der Siliciumschicht 37 ebenfalls weggeätzt werden, und zwar so weit, daß die aufliegende Ätzmaskenschicht in der Größenordnung von etwa 300 nm nach außen übersteht.
Die auf diese Weise freigelegten, unterstehenden Seitenflächen der dotierten Siliciumschicht 37 werden anschließend anodisch oxidiert. Dabei werden oxidierte Bereiche 39 in einer Schichtdicke von etwa 200 nm (Fi g.4d) erhalten.
Die so erhaltene Struktur wird dann in einer Schichtdicke von 500 nm mit Gold bedampft. Dabei werden Leiterschichten 41 auf dem stehen gebliebenen Material der Photoätzmaskenschicht 33 und werden Leiterschichten 40 auf der durch die Ätzung der dotierten Siliciumschicht 37 freigelegten Oberfläche der Isolatorschicht 21 gebildet. Diese Leiterschichten (Elektroden) 4ö sind von den dotierten Siiiciumschichten (Elektroden) 37 jeweils durch eine Oxidschicht 39 und zusätzlich durch einen Luftspalt 42 (F i g. 4e) getrennt.
Nach Entfernen der Leiterschichten 41 und der stehen gebliebenen Reste der Photoätzmaskenschicht 33 wird die in F i g. 2 gezeigte Struktur erhalten.
Die Leiterschichten 41 können jedoch zusammen mit >5 den stehen gebliebenen Bereichen der Photoätzmaskenschicht 33 auf der Struktur verbleiben und zu unterschiedlichen Zwecken, die mit den Elektroden der Überführungsstruktur nicht im Zusammenhang stehen, verwendet werden.
In dem in Fig.2 gezeigten Ladungsübertragungs-Halbleiterbauelement ist der Elektrodenabstand durch eine Oxidschicht und einen Luftspalt definiert. Gleicherweise kann jedoch auf die Herstellung der Oxidschicht verzichtet werden, so daß der Elektrodenabstand allein durch einen Luftabstand definiert ist. Eine solche
·-»*■ «r»m» nttiiti in uvi τ,νι» livigt-saiu ni,i\it.ii,uau man die in den F i g. 4d und 4e gezeigten Verfahrensstufen wegläßt und anschließend an die in Fig.4c gezeigte Verfahrensstufe die in Fig.4f wiedergegebene Verfahrensstufe durchführt
Eine weitere Ausbildungsform eines Ladungsübertragungs-Halbleiterbauelements ist in Fig.5a im Querschnitt gezeigt.
Diese Ausführungsform unterscheidet sich von der in «5 F i g. 3e gezeigten Ausführungsform dadurch, daß eine aus S1O2 bestehende Isolatorschicht 80 auf die Metallschicht 32 und den Oxidbereich 34 aufgebracht wurde. Eine solche Struktur ist ganz außerordentlich stabil, da Wanderungseffekte aus den Leitungsschichten 35, die verstärkt auftreten, wenn diese Schichten aus Aluminium oder Gold bestehen, vollständig unterdrückt werden.
Die in Fig.5a gezeigte Struktur wird in ähnlicher Weise und über ähnliche Verfahrensstufen wie die in Fig.3e gezeigte Struktur hergestellt, wobei sich lediglich als weitere Verfahrensstufe die Bildung einer SiO^Schicht 80 auf der Metallschicht 32 vor der Bildung der Photoätzmaskenschicht 33 einschiebt. In einer der Fig.3d entsprechenden Weise wird dann ein Bauele- so ment der in F i g. 5b gezeigten Art erhalten.
Wenn die Metallschichten 32 als erste Reihe von Elektroden verwendet wird, können zur Herstellung von Kontakten zur Verbindung mit einer äußeren Sparsnungsqueiie in den SiOz-Schichten 80 in der Weise es Löcher hergestellt sein, daß größere Oberflächenbereiche der Metallschichten 32 zum Aufbringen leitender Materialien auf diese Oberflächen freigelegt sind.
Die zuvor beschriebenen Halbleiterbauelemente können zur Übertragung von Ladungsträgern durch drei- oder zweiphasige Schiebeimpukie verwendet werden. Eine bevorzugte Ausführungsform einer Überführungsstruktur, die mit zweiphasigen Schiebeimpulsen betrieben werden kann, ist in F i g. 6 dargestellt.
Auf einem Halbleiterkörper 45 (Fig.6) liegt eine Isolatorschicht 46. Auf dieser Isolatorschicht ist eine Reihe erster Elektroden 64 angeordnet. Zwischen je zwei dieser Elektroden ist je eine Elektrode einer zweiten Reihe von Elektroden 68 auf der Isolatorschicht 46 vorgesehen. Die Elektroden der ersten und der zweiten Reihe sind durch oxidierte Bereiche 66 des Materials der Elektroden 64 der ersten Reihe von Elektroden voneinander getrennt. Direkt unter den Elektroden 68 der zweiten Reihe sind im Halbleiterkörper 45 Bereiche 67 ausgebildet, die zwar vom gleichen Leitungstyp wie der Halbleiterkörper 45, jedoch höher ais dieser dotiert sind. SchiieSiich sind jeweils eine Elektrode der ersten Reihe und jeweils eine Elektrode der zweiten Reihe durch Leiter 70 zu Paaren verbunden.
Die Herstellung der in Fig.6 gezeigten Struktur ist anhand der in den F i g. 7a bis 7f gezeigten Verfahrensstadien im folgenden näher beschrieben.
Ein p-Si-Körper 45 mit einem spezifischen elektrischen Widerstand von 10 Ohm · cm wird in trocknem Sauerstoff auf etwa 10000C erhitzt. Dabei entsteht eine aus SiOi bestehende Isolatorschicht 46 mit einer Dicke von 100 nm. Auf diese Isolatorschicht wird eine mit Phosphor dotierte polykristalline Siliciumschicht 64 t aufgebracht. Aus dieser so hergestellten polykristallinen Siliciumschicht 64 wird eine Phosphatsilicatglasschicht 65 gebildet (F ig. 7a).
Die Phosphatsilicatglasschicht 65 und die polykristalline Siliciumschicht 64 werden dann nach Maßgabe der Geometrie des Elektrodenmusters geätzt (F i g. 7b).
Die dadurch freigelegten Seitenflächen der polykristallinen Siliciumschicht 64 werden dann anodisch oxidiert. Die so gebildeten oxidierten Bereiche 66 sind etwa 300 nm dick. Anschließend werden die Halbleiterbereiche 67 im Halbleiter 45 durch Borionenimplantation hergestellt (Fig.7c). Die Implantationsenergie beträgt etwa 100 keV.
Anschließend werden die Aluminiumschichten 68 und 69 auf der Isolatorschicht 46 bzw. auf der Phosphatsilicatglasschicht 65 niedergeschlagen (F i g. 7d).
Danach werden die stehengebliebenen Reste der Phosphatsilicatglasschicht 65 zusammen mit den Aluminiumschichten 69 entfernt. In an sich bekannter Weise werden dann die Leiterschichten 70 in der in Pig.7e gezeigten Weise aufgebracht, so daß die in F i g. 6 gezeigte Struktur erhalten wird.
In den F i g. 8a bis 8f ist ein weiteres Verfahren zur Herstellung eines Ladungsübertragungs-Halbleiterbauelements gezeigt. Dieses Bauelement weist durch einen Luftspalt und eine aus dem Material einer Elektrode hergestellte Oxidschicht gebildete Elektrodenabstände auf.
Ein p-Si-Körper 45 mit einem spezifischen elektrischen Widerstand von 10 Ohm · cm wird in trocknem Sauerstoff auf 11000C erhitzt Dabei wird eine SiO2-IsoIatorschicht 46 mit einer Schichtdicke von 130 nm gebildet Auf dieser Isolatorschicht 46 werden nacheinander zunächst eine Aluminiumschicht 32 und dann auf dieser eine Photcätzrnaskensehicht 33 aufgebracht (F i g. 8a).
Die Photoätzmaskenschicht 33 wird dann nach Maßgabe der Geometrie des gewünschten Elektroden-
musters in an sich bekannter Weise photolithographisch geätzt (F ig. 8b).
Unter Verwendung der durch die Schicht 33 so gebildeten Ätzmaske wird dann die Aluminiumschicht 32 in an sich bekannter Weise geätzt. Diese Ätzung wird, wie in der F i g. 8c dargestellt, so weitgehend durchgeführt, daß die Seitenflächen der Aluminiumschichi 32 auch noch unter der Maske weggeätzt werden, und zwar so weit, daß das Maskenmaterial 33 in der Größenordnung von 500 nm seitlich übersteht.
Die so freigelegten unterstehenden Seitenflächen der Aluminiumschicht 32 werden dann anodisch oxidiert. Dabei werden Oxidschichten 34 in einer Stärke von etwa 200 mn erhalten. Dann werden die Halbleiterbereiche 67 im Halbleiter 45 durch Ionenimplantation is erzeugt. Zur Implantation werden 100 keV-Borionen verwendet (F ig. 8d).
Auf die so erhaltene Struktur wird anschließend Aluminium in einer Schichtdicke von größenordnungsmäßig 500 nm aufgedampft. Dabei werden auf der Isolatorschicht 46 Leiterschichten 35 und auf dem stehengebliebenen Maskenmaterial 33 Leiterschichten 36 erhalten (F ig.8e).
Das stehengebliebene Maskenmaterial 33 wird dann zusammen mit den Leiterschichten 36 entfernt, so daß jeweils einer der Leiterbereiche 35 und eine der Aluminiumschichten 32 in der in Fig.8f gezeigten Weise durch Leiterschichten 70 in an sich bekannter Weise verbunden werden können. Das so erhaltene Ladungsübertragungs-Halbleiterbauelement weist also jo Elektrouenabstände auf, die durch einen Luftspalt 42 und eine aus dem Material der Elektrode 32 hergestellte Oxidschicht 34 definiert sind.
In den zuvor beschriebenen Ausführungsformen beträgt der durch den Oxidbereich und bzw. oder Luftspalt definierte Elektrodenabstand 200 bis 500 nm. Dieser Abstand ist jedoch nicht auf die genannten Längen beschränkt. Er kann generell im Bereich von 100 nm bis 1 μίτι, vorzugsweise im Bereich von 20 bis 500 nm. liegen. Wenn der Elektrodenabstand weniger als 20 ηm. insbesondere weniger als 10 nm. beträgt.
treten zwischen den Elektroden leicht Kurzschlüsse auf, die den Betrieb der Struktur stören. Wenn auf der anderen Seite der Elektrodenabstand größer als 500 nm, insbesondere größer als 1 μπι, ist, wird es schwierig, die zwischen den Elektroden auftretende Potentialschwelle vollständig zu unterdrücken.
Die in den vorstehenden Ausführungsbeispielen beschriebenen Elektroden bestehen aus Aluminium, polykristallinem dotiertem Silicium oder Gold. Diese Elektroden sowohl der ersten als auch der zweiten Reihe können jedoch auch aus anderem Leitermaterial bestehen, wobei die Elektroden der ersten und der zweiten Reihe aus gleichem oder voneinander verschiedenem Material bestehen können. Geeignete Elektrodenmaterialien sind beispielsweise Metalle, wie Tantal, Wolfram oder Molybdän. Insbesondere für die Elektroden der zweiten Reihe können elektrisch leitende Oxide, wie beispielsweise Zinn(IV)-oxid (SnO2) und Indiumnvjd (In2O3) verwendet werden.
Auch als Maskenmaterial zur Herstellung der Elektroden der ersten Reihe können andere Stoffe als das beschriebene Phospatsilicatglas oder Siliciumdioxid verwendet werden. Beispielsweise können auch andere Stoffe verwendet werden, die eine vom Elektrodenmatrial ausreichend unterschiedliche chemische Löslichkeit aufweisen, wie beispielsweise AI2O3 oder Si3N4. In Verbindung mit Elektroden aus Tantal oder Zinn(IV)-oxid können selbst Leiter, wie beispielsweise Aluminium, als Maskenmaterial verwendet werden.
Weiterhin brauchen die Seitenflächen der Elektroden der ersten Reihe nicht unbedingt nur anodisch oxidiert zu werden. Statt der anodischen Oxidation kann auch eine thermische Oxidation oder eine chemische Oxidation durchgeführt werden.
Schließlich kann als direkt auf der Halbleiteroberfläche aufgebrachte Isolatorschicht statt des in den vorstehenden Beispielen beschriebenen Siliciumdioxids auch beliebiges anderes Isolatormaterial verwendet werden, beispielsweise AI2O3, Si3N4 oder Kombinationen dieser Stoffe.
Hierzu 6 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiterbauelementen zur Ladungsübertragung durch Herstellen eines Halbleiterkörpers (20; 45), Aufbringen einer Isolierschicht (21; 46) auf dessen Oberfläche, Aufbringen einer ersten Leiterschicht (32; 37; 64) auf die Isolierschicht, Aufbringen einer Maskenschicht (33; 65) auf die erste Leiterschicht, selektives Ätzen der Maskenschicht und der ersten Leiterschicht zur Bildung von in gegenseitigen Abständen befindlichen ersten Elektroden (32; 37; 64), sowie Aufbringen emer zweiten Leiterschicht (35, 36; 40, 4i; 68, 69) zur Bildung von zweiten Elektroden (35; 50; 68) auf der Isolierschicht in den Abständen zwischen den ersten Elektroden und elektrisch getrennt von diesen nach einem gegebenenfalls vorher an der ersten Elektroden ausgeführten Oxidiervorgang, dadurch gekennzeichnet, daß die ersten Elektroden (32; 37j 64) unter den verbliebenen Bereichen der Maskenschicht (33; 65) an ihren freiliegenden Seitenflächen oxidiert und/oder ausgeätzt werden, und daß auf die so gebildete, die verbliebenen Bereiche der Maskenschicht enthaltende Struktur die zweite Leiterschicht (35,36; 40,41; 68,69) unter Bildung von ersten Teilen (36; 41; 69) auf den Bereichen der Maskenschicht sowie von die zweiten Elektroden bildenden, von den ersten Teilen durch die Höhe der Maskenschicht elektrisch getrennten zweiten Teilen (35; 40; 68) auf den dazwischen freiliegenden Bereichen der Isolierschicht (21; 46) aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Aufbringen der zweiten Leiterschicht (35, 36; 40, 41; 68, 69) die Maskenschicht (33; 65) mit den auf ihr liegenden ersten Teilen (36; 41; 69) der zweiten Leiterschicht entfernt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Seitenflächen der ersten Elektroden (32; 37; 64) thermisch, anodisch od«;r chemisch oxidiert werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Oxidation der Seitenflächen der ersten Elektroden (32; 37; 64) auf eine Dicke von 0,01 bis 1 μπι, vorzugsweise 0,02 bis O^ μπι, durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach dem selektiven Ätzen der ersten Leitschicht (32; 64) und vor dem Aufbringen der zweiten Leiterschicht (35,36; 68,69) Dotierstoffe durch die freiliegenden Bereiche der Isolierschicht (46) hindurch in den Halbleiterkörper (45) implantiert werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die ersten und zweiten Elektroden (32, 35; 64, 68) jeweils paarweise durch die dazwischen liegenden Oxidbereiche (34; 66) überbrückende Leiterschichten (70) verbunden werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß vor dem Aufbringen der Maskenschicht (33) eine weitere Isolierschicht (80) auf die erste Leiterschicht (32) aufgebracht wird, die zusammen mit der Maskenschicht (33) selektiv geätzt wird.
Die Erfindung betrifft ein Verfahren der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung zur Herstellung von Halbleiterbauelementen zur Ladungsübertragung.
Derartige Halbleiterbauelemente sowie ihre Betriebsweise sind in »The Bell System Technical Journal« 1970, 587 ff. beschrieben. Danach ist auf einer einen Halbleiterkörper bedeckenden Isolierschicht eine Folge einzelner Elektroden angeordnet, die nacheinander mit Gleichspannungsimpulsen beaufschlagt werden, wodurch sich längs der Elektrodenfolge Ladungsträger an der an die Isolierschicht angrenzenden Oberfläche des Halbleiterkörpers übertragen lassen. Um die Verluste bei der Ladungsübertragung möglichst gering zu halten, kommt es darauf an, daß der Abstand zwischen den einzelnen Elektroden möglichst klein ist
Verfahren der eingangs bezeichneten Gattung zur Herstellung derartiger Halbleiterbauelemente zur Ladungsübertragung sind aus den deutschen Offenlegungsschriften 22 15470 und 21 53 675 bekannt Dort wird die Folge von einzelnen Elektroden dadurch erzeugt, daß auf die auf dem Halbleiterkörper angeordnete Isolierschicht zunächst eine erste Leiterschicht aufgebracht wird, die erste Leiterschicht unter Freilegung von Teilen der Isolierschicht selektiv geätzt und sodann an ihrer Oberfläche oxidiert wird, auf die oxidierte erste Lederschicht und die freiliegenden Teile der Isolierschicht eine zweite Leiterschicht aufgetragen und diese zur Zerlegung in einzelne Elektroden wiederum selektiv geätzt wird. Bei den bekannten Verfahren wird also der Vorgang der selektiven Ätzung unter Zuhilfenahme entsprechender Masken zweimal durchgeführt, nämlich einmal für die erste Leiterschicht und einmal für die zweite Leiterschicht Bei der zweiten selektiven Ätzung tritt dabei die Schwierigkeit hinzu, daß die zweite Maske bezüglich des bereits vorhandenen Musters der ersten Elektroden genau ausgerichtet werden muß, damit die zweiten Elektroden auf den freigelegten Bereichen der Isc£;rschicht zu liegen kommen. Da eine absolut genaue gegenseitige Ausrichtung der beiden nacheinander verwendeten Ätzmasken in der Praxis nicht erreichbar ist, werden, um die Abstände zwischen den aufeinanderfolgenden Elektroden möglichst klein zu halten, die zweiten Elektroden so dimensioniert, daß sie die ersten Elektroden teilweise überlappen. Dies bedeutet, daß auch die ersten Elektroden in Richtung der Ladungsübertragung eine bestimmte Mindestausdehnung nicht unterschreiten dürfen, wodurch die Integrationsdichte der gesamten Anordnung begrenzt ist
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren der eingangs bezeichneten Gattung zur Herstellung von Halbleiterbauelementen zur Ladungsübertragung zu vereinfachen und derart zu gestalten, daß zwischen den einzelnen Elektroden minimale Abstände erreicht werden und gleichzeitig die Elektroden nicht größer gemacht zu werden brauchen als es den Anforderungen des herzustellenden Halbleiterbauelements entspricht.
Die erfindungsgemäße Lösung dieser Aufgabe ist im Kennzeichenteil des Patentanspruchs 1 angegeben. Danach ist zur Unterteilung der zweiten Leiterschicht in die einzelnen (zweiten) Elektroden im Gegensatz zum Stand der Technik kein zweiter Ätzschritt erforderlich. Vielmehr werden beim erfindungsgemäßen Verfahren die aus der zweiten Leiterschicht gebildeten einzelnen Elektrodenteile durch die Höhe der Maskenschicht elektrisch voneinander getrennt.
DE2409664A 1973-02-28 1974-02-28 Verfahren zur Herstellung von Halbleiterbauelementen zur Ladungsübertragung Expired DE2409664C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2316173A JPS49114374A (de) 1973-02-28 1973-02-28
JP7171373A JPS57662B2 (de) 1973-06-27 1973-06-27

Publications (2)

Publication Number Publication Date
DE2409664A1 DE2409664A1 (de) 1974-10-17
DE2409664C2 true DE2409664C2 (de) 1983-09-15

Family

ID=26360477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2409664A Expired DE2409664C2 (de) 1973-02-28 1974-02-28 Verfahren zur Herstellung von Halbleiterbauelementen zur Ladungsübertragung

Country Status (3)

Country Link
DE (1) DE2409664C2 (de)
GB (1) GB1444047A (de)
NL (1) NL163901C (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7510586A (nl) * 1975-09-09 1977-03-11 Philips Nv Werkwijze voor het vervaardigen van een la- dingsoverdrachtinrichting en ladingsoverdracht- inrichting vervaardigd met behulp van de werk- wijze.
GB1527894A (en) * 1975-10-15 1978-10-11 Mullard Ltd Methods of manufacturing electronic devices
US4123300A (en) * 1977-05-02 1978-10-31 International Business Machines Corporation Integrated circuit process utilizing lift-off techniques
DE2939456A1 (de) * 1979-09-28 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von integrierten halbleiterschaltungen, insbesondere ccd-schaltungen, mit selbstjustierten, nichtueberlappenden poly-silizium-elektroden
DE2939488A1 (de) * 1979-09-28 1981-04-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von integrierten halbleiterschaltungen, insbesondere ccd-schaltungen, mit selbstjustierten, nicht ueberlappenden poly-silizium-elektroden
NL8202777A (nl) * 1982-07-09 1984-02-01 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1075811A (en) * 1970-10-29 1980-04-15 George E. Smith Charge coupled device
US3756924A (en) * 1971-04-01 1973-09-04 Texas Instruments Inc Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
GB1444047A (en) 1976-07-28
DE2409664A1 (de) 1974-10-17
NL163901C (nl) 1980-10-15
NL163901B (nl) 1980-05-16
NL7402772A (de) 1974-08-30

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1464390B2 (de) Feldeffekttransistor
DE1954967A1 (de) Durch Filmauftrag hergestellte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE69128135T2 (de) Verfahren zur Herstellung einer mikroelektronischen Einrichtung mit einem ersten und einem zweiten Element
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE2454705A1 (de) Ladungskopplungsanordnung
DE2922016A1 (de) Vlsi-schaltungen
DE2926334C2 (de)
DE68914984T2 (de) Ladungsgekoppelte anordnung.
EP2107615A2 (de) Solarzelle und Verfahren zur Herstellung einer Solarzelle
DE69202634T2 (de) Feldemissionsvorrichtung und Verfahren zur Herstellung.
DE2238278A1 (de) Feldeffekt-halbleiteranordnung
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE2409664C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen zur Ladungsübertragung
DE1958542A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8125 Change of the main classification

Ipc: H01L 29/66

8126 Change of the secondary classification

Ipc: H01L 21/90

D2 Grant after examination
8364 No opposition during term of opposition