DE2364212A1

DE2364212A1 - Schaltungsanordnung zur codierung von binaerziffern

Info

Publication number: DE2364212A1
Application number: DE2364212A
Authority: DE
Inventors: Arvind Motibhai Patel
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1972-12-26
Filing date: 1973-12-22
Publication date: 1974-06-27
Also published as: GB1440106A; US3810111A; IT1001104B; FR2211816A1; DE2364212C3; DE2364212B2; CA1007376A; JPS4991733A; JPS571044B2; FR2211816B1

Description

Böblingen, den 19. Dezember 19 ne-sn

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: PO 972 021

Schaltungsanordnung zur Codierung von Binärζiffern

In booleschen Schaltungen ist es üblich, eine binäre 1 durch einen vorgegebenen positiven Spannungspegel und eine 0 durch einen Null-Spannungspegel wiederzugeben. Für diejenigen Datenübertragungs- oder Aufzeichnungsoperationen, auf die sich die vorliegende Erfindung bezieht, sind Codierschaltungen vorgesehen, die diese einfache Darstellung verändern. So wird eine 1 z.B. in einer NRZI-Codieranordnung durch einen übergang zwischen zwei Signalpegeln und eine Q durch das Fehlen eines solchen Überganges dargestellt.

Der Erfindung liegt die Aufgabe zugrunde, eine verbesserte Schaltungsanordnung für das Codieren von binären Datenziffern in einen NRZI-Kurvenverlauf anzugeben, die das Erzielen einer erhöhten Aufzeichnungs- oder übertragungsdichte gestattet durch Festlegen einer oberen Frequenzgrenze des die Daten darstellenden Kurvenverlaufs, die außerdem geeignete Taktsignale liefert, und die auch die beim übertragen des Kurvenverlaufs über kapazitive Kapplungsschaltungen auftretende Ladungsakkumulation auf einen niedrigen Wert von höchstens + 3 Ladungseinheiten begrenzt. Eine Ladungseinheit ist dabei die Hälfte der Ladung, die während eines Ziffernintervalles durch einen unveränderten Kurvenverlauf akkumuliert wird. Alle Datenverarbeitungsgerä,te haben eine obere

0 9 8 2 6/1042

Frequenzgrenze und die Anzahl von übergängen, die zur Darstellung eines Datenbit notwendig ist/ ist eine Grenze für die Datendichte.

Boolesche Schaltungen haben im allgemeinen Taktsignale, die eine Folge von Ziffernzeiten identifizieren und dadurch Ziffern unterscheiden, die durch einen, unveränderten Spannungspegel dargestellt werden. Eine über drei Ziffernzeitintervalle sich erstreckende, positive Spannung würde z.B. als drei Ziffern 111, und nicht als eine Ziffer erkannt. Für bestimmte Anwendungen bei der Datenaufzeichnung und -übertragung liefert der Spannungsverlauf selbst Taktsignale. Bei dem NRZI-Kurvenverlauf einer Folge von 1 Ziffern finden sich z.B. in regelmäßigem Abstand übergänge im Kurvenverlauf, die die Ziffemzeiten definieren und diese übergänge können zur SvnchxonisatiQn eines Taktgebers des Datendecpdierers benutzt werden. Wenn die Daten-eine Mischung aus Einsen und Nullen enthalten., kann der Taktgeber synchronisiert werden, wenn im Datenmuster eine 1 auftritt und kann während der Null-Ziffernzeiten in näherungsweiser Synchronisation mit dem Spannungsverlauf freilaufen. Bei einer längeren Folge von Nullen kann der "Taktgeber jedoch die Synchronisation mit den Daten verlieren, so daß der Spannungsverlauf nicht decodiert werden kann.

Der beschrieben®, einer booleschen Schaltung zugeführte Spannungsverlauf enthält eine Gleichspannungskomponente, die zwischen Nullspannung und der Spannung, die eine logische Eins darstellt, variiert. Bei der Übertragung solcher Kurvenverläufe über kapazitive oder induktive Kopplungsschaltungen oder durch das Magnetfeld eines magnetischen Äufzeichnungsgerätes bestehen untere Frequenzgrenzen. Wenn'z.B. eine Reihe von positiven Impulsen durch eine kapazitive Kopplungsschaltung übertragen wird, akkumuliert sich die Ladung auf dem Kondensator mit der Gleichspannungskomponente des Spannungsverlaufs und die Ausgangsimpulse fallen schrittweise ab. In dieser Beschreibung bezeichnet der Ausdruck "Ladung" sowohl das Aufladen eines Kondensators auf diese Weise oder die analoge Zunahme der Spannung oder des Stromes

PO 972 021

409828/1042

in einer induktiven Schaltung.

Die genannte Aufgabe der Erfindung wird gelöst durch eine Schaltungsanordnung zur Codierung von binären Datenziffern in einem Kurvenverlauf, der für jedes Datenziffernintervall ein erstes und· zweites Teilintervall aufweist, und zur Decodierung der codierten Ziffernpaarfolge, die dadurch gekennzeichnet ist, daß der Codierteil der Anordnung enthält

a) ein Schieberegister zur Aufnahme einer zu codierenden Ziffernfolge ,

b) an vorgegebene Schieberegisterstufen angeschlossene boolesche Schaltung zur Bildung einer ersten Paritätsfunktion P (A) und

ihres Komplementes P (A) aus einer zu codierenden Datenziffer und nachfolgenden Datenziffern,
c) ein Speicherglied zur Bildung, einer zweiten Paritätsfunktion

P (B) und ihres Komplements P (B) aus der zu codierenden Datenziffer und vorher codierten Datenziffern, und d) eine entsprechend den booleschen Gleichungen

P (A) P (B)

^bo ^{= d}o &

aufgebaute Codiervorrichtung, die die zu codierende Datenziffer in ein Ziffernpaar codiert derart, daß entweder im ersten oder zweiten Teilintervall ein Übergangsvorgang auftritt oder in beiden Teilintervallen fehlt und daß sowohl das Codieren zweier Übergänge in beiden Teilintervallen eines Datenziffernintervalles als auch das Codieren eines Überganges im ersten Teilintervall verhindert wird, wenn im vorhergehenden zweiten Teilintervall ein Übergangsvorgang codiert wurde

Nach dem Erfindungsgedanken wird jede Datenstelle als ein Paar binärer Ziffern codiert und dieses binäre Zahlenpaar in einen NRZI-Kurvenverlauf umgewandelt. Die Datenzahlen 1 und 0 werden als Zahlenpaare 01, 10 und 00 codiert. Um die für den Kurvenverlauf erforderliche Frequenz zu begrenzen, wird das Zahlenpaar 11 nicht benutzt und dem Zahlenpaar 01 folgt niemals das

PO 972 021

409826/10 4 2

Zahlenpaar 10. Um die niedrigste Frequenz des Kurvenverlaufs
für eine ausreichende Taktierung zu begrenzen, folgt den Ziffern 00 niemals ein zweites Paar 00 und den beiden aufeinanderfolgenden Paaren 10, 00 folgt niemals ein Paar 01. Somit treten niemals vier Nullen hintereinander in dem codierten Kurvenverlauf auf und ein übergang, der eine Taktierung erlaubt, ist in mindestens
einer von je zwei benachbarten Ziffernperioden enthalten. Die
Codierschaltungen erzielen somit die oberen und unteren Frequenzbeschränkungen, die oben als Aufgabe der Erfindung beschrieben
wurden.

Zur Einhaltung der vorher erwähnten Frequenzbegrenzungen, werden einige Ziffernpaare des Kurvenverlaufs zur Darstellung sowohl
von 1-Datenziffern als auch von O-Datenziffern benutzt. Die Auswahl eines bestimmten Ziffernpaares zur Darstellung einer Datenziffer hängt von der Datenziffer, der vorhergehenden Datenziffer und dem vorhergehenden Ziffernpaar des Kurvenverlaufs ab. Um die oben beschriebene Ladungsbeschränkung zu erreichen, wird die
Auswahl des Ziffernpaares weiter vom vorhandenen Ladungszustand
und der Reihenfolge der anschließend zu codierenden Datenziffern abhängig gemacht. Diese Auswahl wird so getroffen, daß eine
Folge von Datenziffern nicht mehr als drei Ladungseinheiten
erzeugt.

PO 972 021

409826/10A?

Ausfuhrungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben. Es zeigen:

Fig. 1 eine Folge von Datenziffern und verschiedene

Kurvenverläufe, die den Codierer und Decodierer illustrieren,

Fig. 2 in einem Blockschaltbild den Codierer mit

unbegrenzter Speicherkapazität,

Fig. 3 in einem Blockschaltbild einen Decodierer zur

Decodierung des durch die in Fig. 2 gezeigte Schaltung codierten Kurvenverlaufs,

Fig. 4 ,in einem Blockschaltbild Modifikationen der

in Fig. 2 gezeigten Schaltung für einen Codierer mit begrenzter Speicherkapazität,

Fig. 5 in einer Tabelle den Ladungszustand für verschiedene Folgen codierter Ziffernpaare eines Kurvenverlaufs,

Fig. 6 in einer Tabelle Übergänge von einem der in der

Tabelle der Fig. 5 dargestellten Zustande in einen anderen,

Fig. 7 die Tabelle der Fig. 6 mit Ladungszuständen und

Zuständen der Ziffern des Kurvenverlaufs dargestellt in Kreisen, und die Ziffernpaare des Daten-Kurvenverlaufs dargestellt als von einem Zustand zum anderen führende Wege,

Fig. 8 Datenziffernfolgen in einer Form, die stark dem

in Fig. 7 gezeigten Ladungszustandsdiagramm ähnelt,

Fig. 9 eine Modifikation des Ladungszutandsdiagrammes

PO 972 021

409826/104?

der Pig. 7, die dem Datenzustandsdiagramm der Fig. 8 isomorph ist,

Fig. IO ein Zwischendiagramm zur Erklärung der Beziehung

der Fig. 9 zur Fig. 7, und

Fig. 11 als Blockschaltbild eine Fehlerkorrekturschaltung,

die zusammen mit dem in Fig. 3 dargestellten Decodierer von Nutzen ist.

Der Codierer nach Fig. 2 empfängt binäre Daten an einem Eingang 30 in Form elektrischer Impulse, die durch den mit "Daten" beschrifteten Impulszug in Fig. 1 dargestellt sind. Eine Datenziffer ist mit "d" und Indexzahl bezeichnet. Die Ziffer d_Q ist die codierte oder decodierte Ziffer d die nächste zu codierende oder zu decodierende Ziffer und die Ziffer d die letzte Ziffer, die codiert oder decodiert wurde. Die Fig. 1 stellt somit von rechts nach links eine Folge von Ziffern d. , d_n, d und d„ dar. Die Datenziffer d_Q ist codiert zur Bildung eines Paares von Kurvenverlaufsziffern, die mit a , b_ bezeichnet sind. Die Schaltung der Fig. 2 arbeitet nach der in der Zeichnung dargestellten booleschen Funktion und erzeugt die Ziffern a_, b_ am Ausgang 31. Konventionelle NRZI-Schaltungen 32 erzeugen für jede 1 am Ausgang 31 einen Übergang in dem Signal zur Bildung des in Fig. 1 mit "Kurvenverlauf¹¹ bezeichneten Signales. Von den NRZI-Schaltungen 32 wird der Kurvenverlauf einem Empfangsmedium 33 zugeführt wie einer Übertragsleitung oder einem Magnetband. Die Schaltung der Fig. enthält einen Taktgeber 35, der entsprechende Verschiebesignale auf einer Leitung 36 erzeugt, um Datenziffernintervalle in der Codierschaltung zu definieren. Diese Intervalle sind in Fig. 1 durch Spaltenlinien und durch sequentielle Spaltenzahlen in der mit "Zeit" bezeichneten Zeile dargestellt. Der Taktgeber 35 erzeugt auch ein Signal, welches die erste und zweite Hälfte eines Datenziffernintervalles definiert, die entsprechend mit ta und tb bezeichnet sind. Die erste Hälfte des Ziffernintervalles entspricht der Kurvenverlaufsζiffer a_Q und die zweite Hälfte der Kurvenverlaufsziffer b_Q.
PO 972 021

409826/10 4?

Durch die Bezeichnung einer entsprechenden Datenzahl identifizierte Verriegelungsschaltungen sind so verbunden, daß sie-ein Schieberegister bilden. Die in Fig. 2 dargestellten fünf Stufen bilden ein Register von unendlicher Länge, was durch Unterbrechung der Leitungen zwischen der ersten oder werthöchsten Verriegelungsschaltung d und der nächsten Verriegelungsschaltung d„ dargesbellt ist. Ein Schieberegister mit einer beschränkten Anzahl von Stufen kann als unendlich lang betrachtet werden, wenn die Daten aller Wahrscheinlichkeit nach nicht eine Folge von Eins-Ziffern enthalten, die lang genug ist, um das Register zu füllen. Ein Codierer mit einigen hundert Registerstufen kann z.B. in dem Sinne als unbegrenzt betrachtet werden, daß Fehler nicht zu oft durch die begrenzte Speicherkapazität eingeführt werden. Die Daten am Eingang 30 können auch vorher in Blöcke (z.B. eine Paritätsprüfung) codiert werden, um die Länge einer Folge von Eins-Ziffern zu begrenzen. Die äußerste rechte oder wertniederste Registerposition in der Zeichnung ist mit d bezeichnet und jede werthöhrere Registerposition enthält die nächste Zahl des Datenmusters.

Eine Triggerschaltung 37 ist so angeschlossen, daß sie auf das komplementäre Ausgangssignal der Verriegelungsschaltung d_o anspricht und die Parität der Null-3iffern im Datenmuster vom Anfang einer Codieroperation an bildet. Diese Verriegelungsschaltung erzeugt das mit P (B) bezeichnete Signal (für "Rückwärtsparität") und sein Komplement. Fig. 1 zeigt diese Funktion für das Datenmuster des Beispieles. Gemäß späterer Erklärung macht die Funktion P- (B) die Ausgangs signale a_, b_Q auf der Leitung 31 teilweise von dem vorhergehenden Datenmuster abhängig.

Eine Paritätsfunktion P (A) (für "Vorwärtsparität") ist die Parität der Einer-Ziffern im Datenmuster, beginnend mit der Stufe d_Q und endend mit der ersten werthöheren Stufe, die eine 0 enthält. Somit zeigen die Muster 10, 1110 und 111110 an den Ausgängen der UND-Glieder 38, 39 und 40 drei solche Muster und diese UND-Glieder sowie die Verknüpfungsglieder 41 und 42 bilden zusammen

PO 972 021

409826/10A? .

die Funktion P (A) und ihr Komplement. Die Kurvenverläufe der Fig. 1 zeigen andere derartige Muster. Die Schaltung nach Fig. 2 ist vereinfacht durch Elimination der Muster d_Q, d- = 1, 0, für die die Funktion P (A) = 1 nicht benutzt wird in der Schaltung und durch Vereinfachung der Eingangssignale durch konventionelle Reduzierung. Die durch die Verknüpfungsglieder 38, 39 und 40 dargestellte Schaltungsfolge wird so erweitert, daß sie die Registerstufe für die Ziffer d in der Funktion P (A) umfaßt.

Die Verknüpfungsglieder 45, 46 und 47 empfangen verschiedene Eingangssignale und erzeugen das Signal b_ auf einer Leitung 48. Dieses Signal wird auch an eine Verriegelungsschaltung 49 angelegt, die es während eines Ziffernintervalles speichert und dadurch das Ausgangssignal b , erzeugt, das ein Eingangssignal für das Verknüpfungsglied 46 ist. Die anderen Eingangssignale für die Verknüpfungsglieder ergeben sich aus der direkten Beziehung der Schaltung zu der Gleichung für b , die im rechten unteren Teil der Fig. 2 gezeigt ist. Das Verknüpfungsglied 47 entspricht dem booleschen Produkt des Ausdruckes d_Q und der eingeklammerten Ausdrücke. Das Verknüpfungsglied 45 entspricht dem Produkt P (A) mit dem negierten Wert für d , und das Verknüpfungsglied 46 entspricht der booleschen Summe in der Klammer.

Die Verknüpfungsglieder 50, 51, 52, 53 und die Verriegelungsschaltung 54 bilden die Ziffer a_ auf der Leitung 56. Die Verriegelungsschaltung 54 arbeitet analog der Verriegelungsschaltung 49. Die UND-Glieder 50, 5.1 und 52 entsprechen den drei booleschen Produkten in der Gleichung für a und das ODER-Glied 53 entspricht den drei booleschen Summen dieser Produkte in der Gleichung.

Drei Verknüpfungsglieder 57, 58 und 59 kombinieren die parallelen Signale a_Q, b auf den Leitungen 56, 48 mit den sequentiell erscheinenden Taktsignalen ta, tb zur Bildung der Ziffernfolge a_Q, b_Q auf der Leitung 31.

Aus der Beschreibung der Codierschaltung der Fig. 2 und der ent-

PO 972 021

409826/ 1 04?

sprechenden Gleichungen für die Ziffern a_Q und b geht hervor, daß diese Ziffern eine Funktion der codierten Ziffer d , der
vorher codierten Kurvenverlaufsζiffern a,, b,, der vorher
codierten Datenziffern und einer Folge von Datenziffern sind, die noch zu codieren sind. Gemäß späterer Erklärung löst die Schaltung tatsächlich die Aufgabe der Ladungs- und Frequenzbeschränkung.

Der Decodierer nach Fig. 3 empfängt den codierten Kurvenverlauf über eine Leitung 60 vom Empfangsmedium 33 in Fig. 2. Die Takt geberschaltungen 62 sprechen auf den Kurvenverlauf auf der Leitung 60 an und erzeugen Taktimpulse auf einer Leitung 64 und Verschiebeimpulse auf einer Leitung 63, die mit den eintreffenden Daten synchronisiert sind. Ein Detektor 61 für den NRZI-Kurvenverlauf empfängt die Taktimpulse und wandelt den Kurvenverlauf in ein die Ziffern des Spahnungsverlaufs darstellendes elektrisches Signal um. Diese Spannungsverläufe sind in Fig. 1 gezeigt. Diese Merkmale des Decodierers sind konventionelle und eine Vielzahl geeigneter Bauteile allgemein bekannt.

Sechs Verriegelungsschaltungen sind zur Bildung eines Schieberegisters zusammengeschaltet und speichern die sechs Ziffern des Spannungsverlaufs für drei aufeinanderfolge Datenziffern. Die
Verriegelungsschaltungen und ihre Ausgänge sind mit der zugehörigen Ziffer des Spannungsverlaufs bezeichnet. Die Schaltung erzeugt die Datenziffer d~ auf einer Leitung 64 und die Verriegelungsschaltungen umfassen die entsprechenden Ziffern a_Q, b_Q. des

Spannungsverlaufs. Außerdem enthalten sie die Ziffern a _Ί , b .

—ι —j.

für die vorhergehende Datenziffer d und die Ziffern a , Jd des Spannungsverlaufs für die nächste zu decodierende Datenziffer d Drei Verknüpfungsglieder 66, 67 und 68 empfangen Eingangssignale von dem Register nach der in der Zeichnung wiedergegebenen
Gleichung. Die drei Eingangssignale für das ODER-Glied 68 entsprechen den drei Komponenten der booleschen Summe in der
Gleichung und die UND-Glieder 66 und 67 bilden die beiden
Produkte in der Gleichung.

PO 972 021

409826/104?

Die Schaltung der Fig. 3 kann auch eine Triggerschaltung 69 umfassen, die· das Signal P (B) der Parität der Nullziffern in den codierten Daten liefert. Eine Triggerschaltung 71 liefert das Signal P (Bl), die Parität der letzten Folge von Eins-Ziffern in den Daten. Diese Signale werden in der Fehlererkennungsschaltung der Fig. 11 benutzt.

Für die Codierung mit einem Schieberegister begrenzter Länge sind die Daten als Blöcke mit einer Länge "f" organisiert und ein zusätzliches Bit wird auf der Position f+1 erzeugt, um die Codierung eines Blocks von den Daten des folgenden Blocks unabhängig zu machen. (Die Codierung ist natürlich auch von den vorhergehenden Datenblocks unabhängig).

Die Schaltung der Fig, 4 erzeugt eine 1 oder eine 0 in der Stelle f+1, um in dieser Stelle P (B) = 0 .zu machen. In der in Fig. 4 gezeigten "Schaltung ist eine Triggerschaltung 70 zum Empfang der negierten Eingangsdaten (die in Fig. 2 dem Rücksetzeingang für die Verriegelungsschaltung d zugeführt werden, so geschaltet, daß die Verriegelungsschaltung 70 die Datenparität P (B) für die Registerstufe d_f genauso registriert wie die Triggerschaltung 37 in Fig, 2 die Parität P (B) für die Stufe d-. und die vorhergehenden Stufen registriert. Ein Decodierzähler 71 reagiert auf die durch den Taktgeber 35 (dargestellt in Fig. 2) erzeugten Verschiebesignale und zählt in einer sich wiederholenden Folge während die Datenbits d bis d_f und das Paritätsbits der Stelle f+1 in das Register eingegeben werden. Für eineZählergebnis = f wird eine Leitung 72 erregt und die Verknüpfungsglieder 73 und 74 werden geöffnet zum Zuführen der Datensignale oder der" invertierten Datensignale über die ODER-Glieder 75, 76 zu den Setz- und Rücksetzeingängen der Registerstufe d_f. Wenn die Zählung den Wert f+1 für die Datenstelle f+1 erreicht, wird eine Leitung 78 zum Durchschalten der UND-Glieder 79,, 80 erregt, um die Registerstufe d- auf den entsprechenden Paritätswert zu setzen, der durch die Paritätstriggerschaltung 70 festgelegt ist. Die Schaltung wird anschließend an einem Beispiel erklärt.

PO 972 021

4098 26/1042

Betrachtet man die Zeiten 1 bis 8 in Fig. 1, die einen Block von acht Datenbits darstellen, und die Zeit 9 als ein Paritätsbit darstellend, so ist das Paritätsbit P (B) eine 0 am Anfang der Codieroperation und da eine Datenziffer 0 in die Registerstufe d_f zur Zeit 1 geladen wird, wird der Trigger 70 in seinen Eins-Zustand gesetzt. Somit folgt der Trigger 70 dem Spannungsverlauf P (B) der Fig. 1 während Daten in die Stufe d_f gelangen genauso, wie der Trigger 37 der Fig. 2 dem Spannungsverlauf P (B) folgt, während diese Daten in die Registerstufe d gelangen. Zur Zeit 9 in Fig. 1 ist der Spannungsverlauf P (B) zum Wert 0 zurückgekehrt entsprechend der Tatsache, daß das Datenmuster in drei Stellen und in der Paritätsstelle eine 0 aufweist. (Eine gerade Zahl von Nullen führt P (B) auf die Anfangsposition P (B) = 0 zurück).

Die booleschen Schaltungen und Gleichungen der Fig, 2 zeigen, wie sich die Auswahl der Ziffer f+1 auf das Setzen von P (B) auf 0 am Ende eines jeden Blockes auswirkt. Im UND-Glied 51 wird durch das Eingangssignal P (B) = 0 der Wert des Eingangssignals P (A) maskiert. Ungeachtet des Wertes des Eingangssignals P (A) ist das Ausgangssignal des UND-Gliedes 51 = 0. Das Eingangssignal P (B) = 1 für das ODER-Glied 46 maskiert den Wert P (A) am Eingang zum UND-Glied 45. Die Gleichungen der Fig. 2 können in vereinfachter Form für die Bedingung P (B) = 0 wie folgt geschrieben werden:

^ao = ^do ^d-i ^{+ d}-i ^a-i ^d-i
^bo = ^do .

Aus diesen Gleichungen geht hervor, daß das Paritätsbit ungeachtet des Wertes von P- (A) codiert werden kann.

Für jede andere Bitstelle des Datenblocks ist der Ausdruck P (A) entweder nicht erforderlich, oder kann aus dem Inhalt der Registerstufen d bis d,. gebildet werden. Wenn z.B. ein Datenblock aus lauter Einsen in das Schieberegister geladen werden soll, so ist das durch die Triggerschaltung 70 erzeugte Paritätsbit ebenfalls

PO 972 021

409826/1042

— χ/5 —

eine 1, da P (B) = O am Anfang dieser Operation ist und eine Änderung nur bei einem 0-Datenbit auftritt. Bei dem in Fig. 2 gezeigten Beispiel eines Speicherregisters mit unbegrenzter Länge kann im Gegensatz dazu der Wert des Ausdruckes P (A) in einer solchen Situation nicht errechnet werden. Da die Codierung eines Datenblocks jedoch mit der Bedingung P (B) = 0 beginnt, wird der Ausdruck (P) A bei der Codierung dieser Folge aus 1-Datenziffern nicht benutzt. Das kann man in den Gleichungen der Fig. 2 aus der Tatsache ersehen, daß die Ausdrücke P (A) und P (A) als boolesche UND-Produkte mit dem Ausdruck d , erscheinen. Der Ausdruck P (A) ist also nur bei der Codierung einer 1 nach einer vorhergehend codierten 0 von Bedeutung.

Steht eine ungerade Zahl von Nullen im Datenteil eines Blockes, so ist das durch die Triggerschaltung 70 gebildete Paritätsbit eine O. In diesem Fall läuft die Codierung weiter, als ob der Speicher tatsächlich unbegrenzt wäre, wie im Zusammenhang mit Fig.2 beschrieben wurde. Wenn eine gerade Anzahl von Nullen im Datenteil eines Blockes steht, enthält der Block eine 0, der eine Reihe von Einsen folgt. Obwohl eine solche Folge in der Registerschaltung mit unbegrenzter Länge der Fig. 2 nicht codiert werden kann, gehört in der in Fig. 4 gezeigten Schaltung zur letzten Null die Bedingung P (B) = 0 und der Wert des Ausdruckes P (A) wird für die Codierung nicht benutzt.

Da die Datenziffern eines Blockes ohne Rücksicht auf den Dateninhalt des vorhergehenden oder des folgenden Blockes codiert werden können, können Datenbits aus dem folgenden Block in das Register ohne Rücksicht auf ihre Beeinflußung des Wertes des Ausdruckes P (A) geschoben werden. Um das bereits begonnene Beispiel weiter fortzuführen, wird angenommen, daß die Daten für die Zeiten 1, 2 und 3 codiert wurden und die Datenbits für die Zeiten 4 bis 8 und das Paritätsbit für die Zeit 9 in die Registerstellen d_Q bis d_g geschoben wurden. Die Datenziffern der Zeiten 10, 11 und 12 wurden in die Registerstufen d,, d_ und d_o ge-

D-/ O

schoben. Die Paritätstriggerschaltung 70 speichert den Wert P (B) =1, gemäß Darstellung in Spalte 12 der Fig. 1 und der

PO 972 021

409826/ 1 042

Trigger 37 (nur in Fig. 2 gezeigt) speichert den Wert P (B) = 1, dargestellt in Spalte 4 der Fig. 1. In den in Fig. 1 dargestellten Bauteilen der Schaltung hindert die O in der Registerstufe d_Q die Schaltglieder 38, 39 und 40 an der Erzeugung eines Ausgangssignales. Weitere Beispiele lassen sich aus der Analyse des vorigen Absatzes ableiten.

Die Erfindung wurde bisher durch die Gleichungen zur Codierung und Decodierung und die booleschen und Speicherschaltungen beschrieben, die durch die Gleichungen vorgeschrieben werden. Aus dem Beispiel der Fig. 1 geht hervor, daß die akkumulierte Ladung einen Höchstwert von + oder - 3 Ladungseinheiten hat. Zum besseren Verständnis des Verfahrens zur Beschränkung der Aufladung wird von der bisherigen Analyse abgegangen und eine andere Analyse im Zusammenhang mit den Fign. 5 bis 10 vorgenommen.

Wie aus Fig. 1 zu ersehen ist, trägt jede Ziffer des Spannungsverlaufes eine Ladungseinheit zur akkumulierten Ladung bei. Eine Null-Ziffer des Spannungsverlaufes setzt die Polarität des Spannungsverlaufes und die Richtung der Ladung fort und eine Eins-Ziffer kehrt beide um. Die Ziffern 00 des Spannungsverlaufs addieren zwei Ladungseinheiten in der Polarität, die durch die erste vorhergehende Eins-Ziffer des Splannungsverlaufs festgelegt wurde. Entsprechend kehren die Ziffern 01 des SpannungsVerlaufs die Polarität um, ohne den absoluten Wert der Ladung zu verändern und die Ziffern 10 des Spannungsverlaufs kehren die Polarität wieder um und liefern zwei Ladungseinheiten. Da die Polarität des Spannungsverlaufs vollkommen willkürlich ist, ist es üblich, davon auszugehen, daß die letzte vorhergehende Eins-Ziffer des Spannungsverlaufs einen übergang zum positiven Pegel hin erzeugte. Mit dieser Annahme fügen die Ziffern 00 des Spannungsverlaufs zwei Ladungseinheiten hinzu, die Ziffern 10 ändern das Vorzeichen der akkumulierten Ladung und fügen zwei -Ladungseinheiten hinzu und die Ziffern 01 des Spannungsverlaufs ändern das Vorzeichen, aber nicht den absoluten Wert der Ladung. Die derart definierte Ladungsäkkumulation ist in Fig. 1 mit S bezeichnet,

PD 972 021

4098 26/1042

_ ₁₄- 236Λ21 2

In dem in Fig. 1 gezeigten Beispiel beginnt die Codieroperation zum Zeitpunkt .1, in dem die Schaltungen sich im Zustand der Null-Ladung "befinden. Die erste Ziffer wird codiert als a_n, b_n/ = 00 und der resultierende Spannungsverlauf der willkürlich als auf einem positiven Niveau beginnend dargestellt ist, verläuft während der Zeit 1 weiter positiv. Durch die oben gegebene Definition steigt die Ladung S um zwei Einheiten von 0 auf +2. Polarität des Spannungsverlaufs und des Ladungswertes S sind nur deswegen dieselben, weil der erstere willkürlich am Anfang der Zeit 1 als positiv angenommen wurde. Zur Zeit 2 wird die Ziffer codiert als a , b_Q = 01 und der Spannungsverlauf wechselt die Polarität in der Mitte der Zeit 2. Der Ausdruck a = 0 führt die Polarität des Spannungsverlaufes fort und fügt eine Ladungseinheit hinzu und der Ausdruck b_Q = 1 kehrt die Polarität des Spannungsverlaufs um und sorgt für eine Entlcidung um 1 Einheit. Durch die getroffene Vereinbarung wechselt die Polarität des Ladungswertes S von Plus nach Minus, der absolute Wert bleibt jedoch unverändert. Der Kurvenverlauf der Ladung und der Ladungswert S in Fig. 1 haben denselben absoluten Wert, aber entgegengesetzte Polaritäten. Für die meisten Bauelemente spielt die eigentliche Polarität der Ladungsakkumulation keine Rolle, sondern nur der absolute Wert. Somit ist die getroffene Vereinbarung eine gültige Vereinfachung des Problemes, die Auswirkung der Ziffern des SpannungsVerlaufs auf die akkumulierte Ladung zu berechnen.

In der Tabelle der Fig. 5 zeigen die Spaltenüberschriften die Endziffern des Spannungsverlaufs. Die früher erwähnte Vereinbarung basierte auf einer Endziffernfolge mit der letzten Eins-Ziffer und irgendwelchen nachfolgenden Nullen. Die Spaltenüberschriften in Fig. 5 zeigen alle diese Kombinationen. (Eine 0 wurde vor eine 1 gesetzt, wo das notwendig war, um die Ziffern in Paaren zusammenzufassen, die einem Datenziffernintervall entsprechen). Die Zeilenanfänge zeigen die Ladung S. Die Eintragungen in der Tabelle sind Bezeichnungen, die für den Zustand der Codieroperation für ein bestimmtes Ende des Spannungsverlaufs und einen bestimmten

PO 972 021

40 9826/1042

Ladungswert benutzt werden. Wenn z.B. der Ladungswert eine O ist und das Ende des Spannungsverlaufs ist Ol, so befindet sich die Operation im Zustand Y. Wenn das nächste Ziffernpaar des Spannungsverlaufs OO ist, ändert sich der Ladungszustand von Y nach A¹, weil die Spaltenüberschrift Ol OO das neue Ende des Spannungsverlaufs beschreibt und die Spaltenüberschrift +2 den Ladungszustand angibt. (Dasselbe Beispiel ist in Fig. 1 für die Zeiten O und 1 gezeigt).

In Fig. 6 wird in der Tabelle das obige Beispiel auf alle möglichen übergänge zwischen Ladungszuständen ausgedehnt. Die Zeilenanfänge definieren den Ladungszustand am Anfang einer Codieroperation. Die Spaltenüberschriften definieren die drei möglichen Ziffernpaare des Spannungsverlaufs, die aufgrund einer Codieroperation erzeugt werden können und die Eintragungen geben den Ladungszustand an, der sich aus der Codieroperation ergibt. Somit ist das obige Beispiel des Überganges vom Zustand Y in den Zustand A¹ in der Zeile für den Zustand Y und der Spalte für das codierte Ziffernpaar 00 des Spannungsverlaufs darstellt. In Fig. 6 erscheinen Stricae an den Stellen, wo die Codieroperation die Frequenzbeschränkungen verletzen würde und somit wird kein übergang durch die Codierschaltungen der Fig. 2 oder 4 erzeugt.

Der Zustand S (4) verletzt die Freguenzbeschränkungen zwar nicht, jedoch die Ladungsbeschränkung. Wenn z.B. angenommen wird, daß sich die Codieroperation im Zustand A befindet mit einem Ende 10 des Spannungsverlaufs und einer Ladung S = +2, so kann bei ausschließlicher Betrachtung der Frequenzbeschränkungen auf das Ende 10 des Spannungsverlaufs durch jedes der drei möglichen Ziffernpaare folgen. Wenn jedoch die nächste Datenziffer codiert wird als a_Q, b_Q = 00, dann steigt die Ladung von +2 auf +4 und die Ladungsbeschränkung wird nicht mehr eingehalten.

Fig. 7 zeigt die Tabellen der Fign. 5 und 6 in einer anderen Anordnung. Der zu einem Kreis gehörende Buchstabe bezeichnet den Ladungszustand. Die obere Hälfte eines Kreises zeigt den Ladungs-

PO 972 021

4098 26/1042.

wert S der Zeilenanfänge der Fig. 5 und die untere Hälfte das Ende.des Spannungsverlaufs (Spaltenüberschriften der Fig. 5). Der oberste linke Kreis stellt z.B. den Ladungszustand X dar, für den das Ende des Spannungsverlaufs 01 und der Ladungswert +2 ist. Dieselbe Information erscheint in der obersten linken Eintragungen in der Tabelle der Fig. 5. Die Kreise sind durch Pfeile miteinander verbunden, die durch die Ziffernpaare des Spannungsverlaufs bezeichnet sind, welche in den Spaltenüberschriften in Fig. 6 angegeben sind. Der Übergang vom X-Zustand in den Z-Zustand in der obersten Zeile der Fig. 6 wird z.B. durch einen von dem Kreis für den X-Zustand zu dem Kreis für den Z-Zustand führenden Pfeil dargestellt. Der S (4)-Zustand, der die Ladungsbeschränkung nicht einhält, ist in Fig. 7 nicht dargestellt. Außerdem sind in Fig. 7 die Zustände N (X), N (2) , N (3), und N (4) nicht dargestellt, weil kein gültiger übergang in diese Zustände vorhanden ist, wenn eine Codieroperation mit einer Null-Ladung beginnt. Die Fig. 7 ist außerdem durch Mischen des Zustandes A¹ mit dem Zustand A vereinfacht. Diese Mischung ist dadurch gerechtfertigt, daß die Ladungszustände für A und A¹ dieselben sind (S = +2) und daß die Ausgänge für beide Zustände dieselben sind: a , b^ = 01 führt zum Zustand Z und 10 zum Zustand B. Fig. 7 nimmt nur auf die Ladung und auf das Ende des Spannungsverlaufs Bezug und in der Beschreibung wurden bisher die Wege zwischen den Ladungszuständen nicht als Datenziffer darstellend betrachtet.

Fig. 7 zeigt die Schwierigkeit der Codierung innerhalb der Frequenz- und Ladungsbeschränkungen. Vom Ladungszustand Y in Fig. 7 gibt es zwei Ausgänge 00 und 01 und einer dieser Wege kann zur Codierung einer 1 und der andere zur Codierung einer 0 benutzt werden. Im Gegensatz dazu haben die beiden Zustände D und X in Fig.. 7 nur einen Ausgang und es kann nur eine binäre Zahl dargestellt werden, wenn die Codieroperation sich in einem der Ladungszustände X oder D befindet. Nachfolgend wird gezeigt, daß Datenzustände in einem Diagramm angeordnet werden können, welches dem der Fig. 7 stark isomorph ist und weiter wird erklärt, wie das Ladungszustandsdiagramm der Fig. 7 verändert werden kann, um mit dem Datenzu-

PO 972 021

.409826/1042

Standsdiagramm so vollständig isomorph zu sein, daß die Datenbedeutung den zulässigen Ladungszustandsübergängen zugeordnet werden kann.

Fig. 8 zeigt die Datenzustände in einer Anordnung, die dem Ladungszustandsdiagrainm der Fig. 7 stark isomorph ist. Dieses Diagramm basiert auf den Paritätsfunktionen P (A) und P (B), die bereits beschrieben wurden. (Die Funktion P (Bl) wird später beschrieben). Die Pfeillinien zwischen den Kreisen sind durch Datenziffern bezeichnet. Die Zustände sind in Fig. 8 und Fig. 1 durch die Zeichen α, β, γ, pi, μ2, ψΐ und ψ2 bezeichnet. Der äußerste rechte Kreis in Fig. 8 stellt z.B. den Datenzustand dar, in dem eine Datenzahl 1 codiert wurde und die Paritätsfunktion P (B) = 0 vorliegt. Wenn die nächste zu codierende Datenzahl eine 0 ist, wechselt die Operation zum Datenzustand Alpha, wo P (B) = 1 ist.

Die Datenzustände Alpha, Psi 1 und ul in Fig. 8 sind isomorph den Ladungszuständen A, X und Z in Fig. 7. Zusätzlich hat der Datenzustand ul einen Ausgang zum Datenzustand Beta, der wie das früher schon dargelegt wurde, dem Ausgang vom Ladungszustand Z zum Ladungszustand C entspricht. Im Datenzustandsdiagramm der Fig. 8 ist der Zustand Alpha ein O-Datenziffernzustand, die Zustände JiI und ψΐ sind 1-Datenziffernzustände und der Zustand β ein O-Datenzif fernzustand. Die Datenziffernfolge 010 kann z.B. durch die Datenzustandsfolge α, μΐ, β, dargestellt werden. Die Datenziffernfolge 01, 110 kann dargestellt werden durch die Folge von Datenzuständen α, μΐ, ψΐ, pi und β. Verallgemeinert man diese Beispiele, so gestattet der Ausgang vom Datenzustand α zum Datenzustand μΐ irgendeine ungerade Zahlenfolge von 1-Datenziffern. In Fig. 1 zeigen die Zeiten 1, 2 und 3 ein Beispiel dieser Datenzustands- und Ladungszustandübergänge.

Die Bedeutung der Paritätsfunktion P (A) ist aus dem Beispiel des vorhergehenden Absatzes besser zu verstehen. Die Paritätsfunktion P (A) = 1 bedeutet, daß eine ungerade Anzahl von 1-Datenziffern

PO 972 021

409826/1042

bis zur nächsten 0-Datenziffer vorliegt. Dieses Beispiel erscheint zur Zeit 1 in Fig. 1. Eine solche Reihenfolge gestattet die Benutzung des Ladungszustandes X, der nur einen Ausgang hat, und dem somit eine festgelegte Datenziffer folgen muß.

Die.Datenzustände u2 und Psi 2 ermöglichen einen Weg vom Datenzustand Alpha zur Darstellung einer Folge einer geraden Zahl von 1-Dateziffern. Gemäß der früheren Erklärung entsprechen diese Datenzustände teilweise dem Ladungszustand D und gestatten die Verwendung des Ladungszustandes D zur Darstellung von Daten, auch wenn der Zustand D nur einen Ausgang hat. In Fig. 1 zeigen die Zeiten 4 bis 9 die Verwendung dieser Datenzustände zur Darstellung einer Folge von vier Eins-Ziffern und die Zeiten 12 bis 17 die Verwendung dieser Datenzustände zur Darstellung einer Folge von sechs Eins-Ziffern.

Der in Fig. 8 gezeigte Datenzustand Gamma liefert eine zusätzliche Darstellung für eine 1-Datenziffer. Die Zeiten 19 bis 21 zeigen eine Folge von drei Einer-Datenziffern, dargestellt durch den Zustand Gamma. Die Zustände Alpha und Gamma lassen sich dadurch unterscheiden, daß alle Übergänge zwischen diesen Zuständen eine ungerade Anzahl von O-Datenziffern erfordern, so daß der Wert der Funktion P (B) sich für die beiden Datenzustände unterscheidet. Für den Zustand -y ist P (B) = 0 und für den Zustand α ist P (B) =1. (Die Werte von P (B) und P (Bl), die für andere Datenzustände der Fig. 8 dargestellt sind, sind wichtig für die Fehlererkennung und werden später beschrieben).

Die Fig. 10 unterscheidet sich von der Fig. 7 nur dadurch, daß der Ladungszustand B als zwei separate Ladungszustände E und F dargestellt ist. Die Zustände E und F sind dem Zustand B insofern identisch, als sie die Endziffern 10 des Spannungsverlaufs und den Ladungszustand S=O darstellen. Alle Eingänge und Ausgänge für den Ladungszustand B erscheinen als Eingänge und Ausgänge für einen der beiden Ladungszustände E und F oder für beide. Der Ladungszustand B hat z.B. zwei Eingänge, einen vom Zustand A und

PO 972 021

409826/1042

einen vom Zustand B. In dem modifizierten Zustandediagramm der Fig. 10 führen diese Eingänge zu beiden Ladungszuständen E und F. Der Ladungszustand B hat drei Ausgänge zu den Zuständen Y, A und D und in Fig. 10 hat der Zustand E den Ausgang zu D und der Zustand F die Ausgänge zu den Zuständen Y und A. Die Zustände E und F unterscheiden sich also dadurch» daß sie unterschiedlich codierte Ausgänge haben: nach Darstellung in Fig. 10 sind die Ausgänge vom Zustand E codiert mit a^, b. = OO und die beiden Ausgänge vom Zustand F mit a.., b.. ψ 00. Die Codier- und Decodierschaltungen der vorliegenden Erfindung sind so angeordnet, daß sie die Zustände E und F auf der Basis der Datenmuster unterscheiden.

Fig. 9 unterscheidt sich von Fig. 10 dadurch, daß die Ladungszustände C und F zur Bildung des Ladungszustandes G vermischt wurden. Beide Ladungszustände C und F haben denselben Ladurigs~ wert, nämlich S=O. Obwohl die Enden der Spannungsverläufe für die Zustände C und F sich unterscheiden, können sie aus denselben früher beschriebenen Gründen für das Mischen der Zustände A und A¹ vermischt werden. Die beiden Zustände G und F haben ähnliche Übergänge zu den Zuständen A und Y und Fig. 9 zeigt die äquivalenten Übergänge vom Zustand G zu den Zuständen A und Y. Da die Ausgänge von den Zuständen C und F identisch mit den Ausgängen des vermischten Zustandes G sind, sind die Eingänge zum Zustand G von den Zuständen A und D direkt äquivalent den Eingängen zum Zustand F vom Zustand A und D. Der Eingang zum neuen Zustand G vom Zustand Z ist ebenfalls durch die Tatsache gerechtfertigt, daß die Ausgänge vom Zustand G mit den Ausgängen vom Zustand C identisch sind. Das Ladungszustandsdiagramm der Fig. 7 stellt also die gemachten Ladungs- und Frequenzbeschränkungen dar und das Ladungszustandsdiagramm der Fig. 9 ist dem der Fig. 7 äquivalent. Nachfolgend wird erklärt, wie die Schaltungen der Fign. 2 und 4 entsprechend dem Isomorphismus der Fign. 8 und 9 arbeiten.

Die Beziehung des Datenzustandsdiagrammes der Fig. 8 zur Codierschaltung der Fig. 2 ist offensichtlich. In Fig. 8 sind die einzigen O-Datenzustände die Zustände α und β und die Übergänge

PO 972 021

409826/1042

von A nach G und von G nach A sind beide codiert mit ^aO' ^b0 ~ ¹⁰· ^ ^Ein9^an9 ^zum Verknüpfungsglied 50 in Fig. 2 bezeichnet somit der Ausdruck d , den Datenzustand A oder G und der Ausdruck cL einen übergang zu dem jeweils anderen dieser beiden Zustände. Das Verknüpfungsglied 50 erzeugt also das Ausgangssignal a = 1 für übergänge zwischen den Zuständen A und G. Am Eingang zum Verknüpfungsglied 51 definieren der Ausdruck d und P (B) den Datenzustand A und der Ausdruck d = 1 definiert einen Übergang zu einem der Zustände Z oder E. Der Ausdruck P (A) = 1 definiert den Übergang zum Zustand E, wofür das Verknüpfungsglied 51 das Ausgangssignal a_Q = 1 erzeugt. Die Eingangssignale für das Verknüpfungsglied 52 definieren den Datenzustand D, der einzige, zu dem der Eingang erfolgt durch die Codierung d = 1 als a_ , b , = 00. Die Schaltung der Fig. 2 erzeugt somit das Signal a_ = 1 auf der Leitung 56 für jeden Datenzustandaübergang in Fig. 8, für den a_o als eine 1 im Ladungszustandsdiagramm der Fig. 9 codiert ist und erzeugt das Signal a~ = 0 für alle anderen Übergänge.

Die Beziehung der Zustandsdiagramme zu den Schaltungskomponenten, die das Signal b_ auf der Leitung 48 erzeugen, läßt sich leicht durch Entfernung der Klammer aus der in Fig. 2 gezeigten Gleichung zur Bildung des folgenden äquivalenten Ausdruckes ersehen.

b₀ = d₀P (A) d^₊d₀P (B) + d_ob_₁

Der Ausdruck d _Ί bezeichnet den Zustand A und die Ausdrücke d^. und P (A) definieren den übergang zum Zustand Z, für den b_ als eine 1 codiert wird. (Diese Ausdrücke können auch eine redundante Eins für den übergang vom Zustand G zum Zustand Y erzeugen, abhängig von der jeweiligen Verwirklichung der in Fig. 2 gezeigten Schaltung) Die Verknüpfungsglieder 45, 46 und 47 erzeugen dieses Ausgangssignal gemeinsam. Der Ausdruck P (B) bezeichnet die Zustände G und Υ und der Ausdruck d_Q die übergänge vom Zustand G zum Zustand Y und vom Zustand Y zum Zustand Y, wofür b_Q als eine 1 zu codieren ist. Die Ausdrücke h_₁ und d_Q definieren die Übergänge zwischen den Zuständen X und Z, und die Verknüpfungsglieder 46 und 47 er-

PO 972 021

409826/104 2

zeugen das Ausgangssignal b = 1 auf der Leitung 48 für diese Übergänge.

Der Decodierer der Fig. 3 erkennt die Datenziffer an den zugehörigen Übergängen in den Zustandsdiagrammen. Nimmt man z.B. an, daß d_Q = 1 und der Datenzustand D ist, dann wurde der übergang zum Zustand D aus dem Zustand E codiert als a_., b_n = 00 und der vorhergehende übergang vom Zustand A in den Zustand E wurde codiert als a .. , b ₁ =10 und der Ausgang vom Zustand D entweder zum Zustand E oder zum Zustand G wurde codiert als a,, b. = 10. Alle diese Ziffern des Spannungsverlaufs sind im Decodierregister festgehalten, aber die Ausdrücke a , a , -b = 1 reichen für die

ο —χ —χ

Feststellung aus, daß der zu den Ziffern a_Q, b_Q des Spannungsverlaufs gehörende Zustand der Zustand D (oder der Zustand Z) und daß d_Q = 1 ist.

Aus diesen terminologischen Beispielen läßt sich die Bedeutung der booleschen Gleichungen und der Schaltung der Fig. 3 leicht erkennen. Der Ausdruck b_Q definiert die mit 01 codierten übergänge, nämlich: Y nach Y, G nach Y, A nach Z, X nach Z und Z nach X. Somit sind alle Übergänge zu den Zuständen Y, Z und X bezeichnet, für die d_ = 1 ist. Der Ausdruck a^a^E. definiert den Zustand E, wo der Eingang vom Zustand A oder Zustand D codiert ist im Teil als a_Q = und wo der Ausgang zum Zustand D codiert ist als a. b = 00. Der Ausdruck a_ a , b , definiert die Zustände D und Z entsprechend der Beschreibung im Beispiel des vorhergehenden Absatzes.

In der Schaltung der Fig. 11 erkennen die Verknüpfungsglieder bis 112 und der Ziffernzähler 113 zusammen Fehler in der an die Schaltung der Fig. 3 auf der Leitung 60 gelieferten Information oder in der Arbeitsweise der in Fig. 3 gezeigten Schaltungen. An den Eingängen zu den Verknüpfungsgliedern 103 und 104 bedeuten die Eingangssignale a und b = 1 oder b und a = 1, daß zwei Eins-Ziffern des Spannungsverlaufs nebeneinander stehen, entweder in demselben Ziffernintervall (Verknüpfungsglied 103) oder in zwei nebeneinanderliegenden Datenziffernintervallen (Verknüpfungsglied

PO 972 021

4098 2 6/1042

104). In ähnlicher Weise erkennt das Verknüpfungsglied 105 vier benachbarte Null-Ziffern des Spannungsverlaufs in zwei benachbarten Datenziffernintervallen und das Verknüpfungsglied 106 vier benachbarte Null-Ziffern in drei benachbarten Datenziffernintervallen. Somit erkennen die Verknüpfungsglieder 103 bis 106 und 112 jede Überschreitung der Frequenzbeschränkungen.

Die Arbeitsweise des Verknüpfungsgliedes 107 ist aus der Fig. 6 und den Zustandsdiagrammen zu ersehen. Nach Darstellung in Fig. sind nur zwei Codieroperationen vorhanden, die die Ladungsbeschränkung verletzen: die Codierung eines Überganges vom Zustand X als Ziffern 00 des Spannungsverlaufs oder die Codierung eines Überganges vom Zustand A als Ziffern OO des Spannungsverlaufs. (Andere Verletzungen der Ladungsbeschränkung werden in den Verknüpfungsgliedern 103 bis 106 als Verletztingen der Frequenzbeschränkungen erkannt)„ Am Eingang des Verknüpfungsgliedes 107 definieren die Ausdrücke a_Q, b_ und P (B) den Zustand A und die Ausdrücke a und b7 die Codieroperation, die in einen Übergang vom Zustand A zum Zustand S (4) bei Verletzung der Ladungsbeschränkung erzeugt. (Diese Eingänge definieren auch den Übergang vom Zustand D, der die Frequenzbeschränkung verletzt. Der Ausdruck P (B) in Fig. 11 wird durch den Decodierer der Fig. 3 gebildet, wogegen die anderen Ausdrücke durch den Codierer der Fign. 2 oder 4 gebildet werden. Die Übergänge Y nach A nach Z können richtig codiert und übertragen werden als 01, 00 _r Öl, aber ein Taktfehler kann bewirken, daß die Ziffern empfangen werden als -0, 10, 00 und in diesem Fall wird das Ziffernintervall für den Zustand A decodiert als eine 1 und die Paritätsfunktion P (B) bleibt auf

Am Eingang zum Verknüpfungsglied 108 definieren die Ausdrücke P

(B) und P (Bl) den Zustand X und die Ausdrücke 3_χ und b_x den ungültigen Übergang zum Ladungszustand S (4). Diese Eingangssignale definieren auch einen Übergang vom Zustand D, der die Frequenzbeschränkungen verletzt.

Das Verknüpfungsglied 109 wird nur in dem Äusführungsbeispiel der Erfindung benutzt, in dem Daten als Blöcke mit einem Paritätsbit

PO 972 021

4 09826/1042

in der Position f+1 (Fig. 4) übertragen werden. Ein Ziffernzähler 113 erzeugt das Ausgabefeld = f+1 (auch in Zeile 78 der Fig. 4 gezeigt). Der Zähler 113 wird in einer sich wiederholenden Reihenfolge bis zum Zahlenwert f+1 vorgeschaltet durch Signale d oder d_n (oder äquivalente Signale), die Datenintervalle definieren. Zur Zeit f+1 sollte die in Fig. 3 gezeigte Paritätsfunktion P (B) = 0 sein, und wenn P (B) am Zahlenwert f+1 = 1 ist, erzeugen die Verknüpfungsglieder 109 und 112 ein 1-Ausgangssignal, das einen Fehler bezeichnet.

Ein Fehlersignal am Ausgang des Verknüpfungsgliedes 112 besagt, daß ein Fehler in einer der benachbarten Datenziffernpositionen aufgetreten ist. Verfahren zur Benutzung solcher Fehlersignale sind für spezielle Empfangssignale bekannt. Auf Magnetbändern werden die Datenzahlen im allgemeinen z.B. als in einem Fehlerkorrekturcode codierte Nachricht dargestellt und die Information der Fehlerkorrekturschaltungen wird mit Hinweissignalen genannten Signalen, die die Fehlerstelle ermitteln helfen, kombiniert. In ähnlicher Weise kann der durch das Verknüpfungsglied 107 bezeichnete Taktfehler durch erneutes Lesen des Bandes korrigiert werden. Das Ausgangs.iignal des Verknüpfungsgliedes 112 liefert zusätzliche Hinweissignale für diese Operation.

Zu Beginn einer Operation befinden sich Codierer und Decodierer im Ladungszustand O, weil die Ladung akkumulierenden Komponenten entladen werden, oder weil konventionelle Einrichtungen zu ihrer Entladung vorgesehen sind. Die Register, die den Operationszustand weiter definieren, können in einem Undefinierten Zustand stehen oder auf Null zurückgesetzt sein oder auf irgend ein anderes spezielles Muster. Bevor nach der bisherigen Beschreibung der Erfindung eine Datennachricht codiert wird, wird eine Reihe von Eins-Ziffern codiert als a_Q, b_Q = 01, um Codierer und Decodierer zur Zeit 0 in den Y-Zustand zu setzen und die Taktschaltungen 62 zu synchronisieren. In ähnlicher Weise setzt eine gerade Anzahl von Nullen, codiert als a_, b_ = 10 das System zur Zeit 10 In den Zustand G. Allgemein sind Schaltungen vorgesehen, und es

PO 972 021

409826/1042 .

wird eine Datencodieroperation ausgeführt, die Codierer und . Decodierer in einen vorgewählten von sieben Zuständen setzt und die Taktgeberschaltungen zur Zeit to synchronisiert. Der Codierprozeß für die Taktsynchronisierziffern läßt sich leicht so modifizieren, daß die Frequenz- oder Ladungsbeschränkungen durch vier oder mehr benachbarte Null-Ziffern des Spannungsverlaufs so verletzt werden, daß die Folge von einer gültigen Datennachricht unterschieden werden kann.

Für ein mehrspuriges Magnetband oder ähnliche Geräte werden Blöcke von Datenbits vorzugsweise parallel codiert oder decodiert. Die in der Zeichnung wiedergegebene Schaltung für eine einzelne Bitstelle kann zur parallelen Codierung oder Decodierung für jede Bitposition vorgesehen werden. Eine solche Schaltung läßt sich durch konventionelle Verfahren vereinfachen.

Die Bezeichnung bestimmter binärer Ziffern als 1 und 0 ist willkürlich. Allgemeiner gesprochen erzeugt eine Eins-Ziffer des Spannungsverlaufs einen übergang in. einen NRZI-Spannungsverlauf und führt zu einer Betrachtung der oberen Frequenzbeschränkung und eine Null-Ziffer erzeugt keinen übergang in einem NRZI-Spannungsverlauf und führt zu einer Betrachtung der unteren Frequenz- oder Taktbeschränkung ein. Eine Eins-Datenziffer wird allgemein gesprochen teilweise in Zuständen codiert, die einzelne Ausgänge haben und erfordert somit die Vorausschau- und Rückschaufunktionen für die Auswahl zwischen mehreren Codierwegen.

PO 972 021

4 09826/1042

Claims

- 25 PATENTANSPRÜCHE

Schaltungsanordnung zur Codierung von binären Datenziffern in einen Kurvenverlauf der für jedes Datenziffernintervall ein erstes und zweites Teilintervall aufweist, und zur Decodierung der codierten Ziffernpaarfolgen, dadurch gegekennzeichnet, daß der Codierteil der Anordnung

enthält

a) ein Schieberegister (d_Q/ d , d₂,...d ; Fig. 2) zur Aufnahme einer zu codierenden Ziffernfolge,

b) an vorgegebene Schieberegisterstufen angeschlossene boolesche Schaltung (38, 39, 40, 41, 42) zur Bildung einer ersten Paritätsfunktion P (A) und ihres Komplementes P (A) aus einer zu codierenden Datenziffer Cd^) und nachfolgenden. Datenzif fern,

c) ein Speicherglied (37) zur Bildung einer zweiten

Paritätsfunktion P (B) und ihres Komplementes P (B) aus der zu codierenden Datenziffer und vorher codierten Datenziffern, und
d) eine entsprechend den booleschen Schaltungen

^ao ^{= d}o *-i ^{+ d}o ^d-

b₀ = Cl₀ P (A) ^d_-1 +P (B) + b^

aufgebaute Codiervorrichtung, die die zu codierende Datenziffer (d_Q) in ein Ziffernpaar (a_Q, b_) codiert derart, daß entweder im ersten oder zweiten Teilintervall ein ÜbergangsVorgang auftritt oder in beiden Teilintervallen fehlt und daß sowohl das Codieren zweier Übergänge in beiden Teilintervallen eines Datenziffernintervalles als auch das Codieren eines Überganges im j ersten Teilintervall verhindert wird, wenn im vorhergehenden zweiten Teilintervall ein Übergangsvorgang codiert wurde.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Speicherglied zur Bildung der zweiten

PO 972 021

409 826/1042

— Ao —

Paritätsfunktion P (B) die Parität der Null-Datenziffern in der Folge aus den bereits codierten Datenziffern und der zu codierenden Datenziffer bildet,, daß die booleschen Schaltungen zur Bildung der ersten Paritätsfunktion die Parität der Eins-Datenziffern in der Folge aus der zu codierenden Datenziffer und den nachfolgenden, einer ersten Null-Ziffer voraufgehenden Datenziffer bilden,

daß die Codiervorrichtung die Datenziffern.als Ziffernpaare 00, 01 und 10 codiert, je nach dem Binärwert der zu codierenden Ziffer, der letzten codierten Ziffer, und des Ziffernpaares, das zur Codierung der letzten Datenziffer diente, um zu einer Folge solcher Ziffernpaare das Auftreten von mehr als einer benachbarten Eins-Ziffer oder von mehr als drei benachbarten Null-Ziffern zu verhindern, und daß die Codiervorrichtung eine Eins-Datenziffer, die auf eine Null-Datenziffer folgt, beim Auftreten eines vor-

bestimmten Wertes der ersten Paritätsfunktion als Ziffernpaar 01 codiert, wenn die zweite Paritätsfunktion einen ersten Wert aufweist, und als Ziffernpaar 10, -wenn sie einen zweiten Wert besitzt.
3. Schaltungsanordnung nach den Ansprüchen 1 und 2 zur Codierung von binären Datenziffern als Ziffernpaare 00, 01 und 10, wobei eine maximale akkumulierte Ladung von 2 Ladungseinheiten auf ein Ziffernpaar des codierten Spannungs-Verlaufs folgt und eine Ladungseinheit diejenige Ladung ist, die von einer der Ziffern eines Ziffernpaares beigesteuert wird, gekennzeichnet durch

a) boolesche und Speicherschaltungen (45, 46, 47, 49, 50, 51, 52, 53, 54), die 7 Ladungs- und Datehzustände identifizieren, von denen zwei Null-Datenziffern und fünf Eins-Datenziffern darstellen und die enthalten α.) ein Speicherglied (37) zur Bildung der Parität der Null—Datenziffern einschließlich der zu codierenden Ziffer und den ihr vorhergehenden zur Unterscheidung

PO 972 021

409826/104 2

eines Zustandes einer codierten Null-Datenziffer und einer Null-Ladung von einem Zustand einer codierten Null-Datenziffer und zwei Ladungseinheiten,

ß) boolesche Schaltungen (38, 39, 40, 41, 42) zur Bildung der Parität der Eins-Datenziffern in einer Folge dieser Ziffern, die der nächsten Null-Ziffer voraufgeht zur Unterscheidung zwischen Folgen, die eine ungerade und eine gerade Anzahl aufeinanderfolgender Eins-Datenziffern aufweisen und

γ) eine Codiervorrichtung zur Codierung des Übergangs von einem Datenzustand in den nächsten, die eine Vorrichtung enthält, die mit den Schaltungen zur Bildung der Paritätsfunktionen verbunden ist zur Codierung einer Eins-Datenziffer, die dem Zustand von Null-Daten und 2 Ladungseinheiten folgt, als einen Übergang zu einem vorher bestimmten der Eins-Ziffernzustände, wenn die Parität der Eins-Ziffern ungerade ist, und zu einem anderen der Eins-Ziffernzustände, wenn sie gerade ist.
4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das Speicherglied zur Bildung der zweiten Paritätsfunktion an die der Ausgangsstufe vorhergehende Stufe des Schieberegisters angeschlossen ist.
5. Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß sie eine Schaltung (32) enthält, die ein Ziffernpäar empfängt, und einen Kurvenverlauf erzeugt, der einen Übergang zwischen zwei Signalpegeln aufweist zur Darstellung einer Eins-Ziffer in einem Ziffernpaar und keinen Übergang zur Darstellung einer Null-Ziffer.
6. Schaltungsanordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Vorrichtung zur Codierung der Datenziffern in Ziffernpaare das Auftreten von zwei benachbarten Einsen und vier benachbarten Nullen ver-

PO 972 021

409826/1042 .

hindert, so daß für Taktzwecke ein übergang zumindest in einem von zwei benachbarten Datenziffernintervallen auftritt und keine übergänge öfter als einmal in zwei benachbarte Ziffernintervallen des Spannungsverlaufs auftreten.
7. Schaltungsanordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die Stufenzahl des Schieberegisters größer ist als die Anzahl der Eins-Datenziffern in der längsten erwarteten Folge solcher Ziffern.
8. Schaltungsanordnung nach den Ansprüchen 1 bis 7 mit einem Schieberegister zur Aufnahme eines aus f Datenziffern bestehenden Blocks, gekennzeichnet durch einen Decodierzähler 71, der die Schiebeimpulse zählt und beim Zählerstand f+1 ein Bit der zu codierenden Nachricht hinzufügt, das eine Funktion der Parität der Null-Datenziffern des zu codierenden Blocks ist, wobei die letzte zu codierende Null des Blocks den zweiten Zustand aufweist und alle Folgen von Eins-Datenziffern, die auf eine Null-Datenziffer im ersten Zustand folgen, innerhalb des Datenblocks enden.
9. Schaltungsanordnung nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß der erste Zustand der ersten Paritätsfunktion einen Ladungszustand von 2 Einheiten identifiziert, wobei eine Ladungseinheit der Ladungsbeitrag einer Ziffer eines Ziffernpaares ist,

daß die Codiervorrichtung eine Datenziffer des ersten Zustandes folgende Eins-Datenziffer als Ziffernpaar 01 codiert, wenn die zweite Paritätsfunktion ungerade ist und als Ziffernpaar 10, wenn sie gerade ist.
10. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen ein Schieberegister O^, a₁, b_Q, a_Q, h_₁ , a_₁₇· Fig. 3) enthaltenden Decodierer zur Erzeugung der decodierten

PO 972 021

409826/1042

- 29 Datenziffer d_Q/ der entsprechend der booleschen Gleichung

^do ^{= b}o ^{+ 8}O ^T⁵T.+ ^ao ^a-i ^T

aufgebaut ist.
11. Schaltungsanordnung nach Anspruch 10 zur Decodierung der Ziffernpaare 10, 01 und 00, in die die Datenziffern zur Vermeidung von Ziffernpaarfolgen, die die Ladung über drei Einheiten erhöhen, codiert wurden, entsprechend einer Beziehung zwischen dem Ziffernpaar und der Datenziffer, die eine erste und zweite Paritätsfunktion einschließt,

dadurch gekennzeichnet, daß das Schieberegister die Ziffernpaare für die zu decodierende Datenziffer (d_) die vorhergehende Datenziffer (el,) und die nachfolgende Datenziffer (d ) aufnimmt.
12. Schaltungsanordnung nach den Ansprüchen 10 und 11, dadurch gekennzeichnet, daß an die Schieberegisterstufen UND-Glieder (105, 106, Fig. 11) angeschlossen sind, die beim Feststellen von vier aufeinanderfolgenden Null-Ziffern oder zwei aufeinanderfolgenden Eins-Ziffern ein Fehlersignal erzeugen.
13. Schaltungsanordnung nach den Ansprüchen 10 bis 12, dadurch gekennzeichnet, daß an den Ausgang der Decodierschaltung ein Flipflop (69) angeschlossen ist, zur Bildung einer Paritätsfunktion der Parität der decodierten Null-Ziffern, dessen Ausgang mit einem UND-Glied (107) verbunden ist, das ein Fehlersignal liefert bei der Koinzidenz eines vorgegebenen Wertes der Paritätsfunktion^ des zu decodierenden Ziffernpaares 10 und des als nächstes zu decodierenden Ziffernpaares 00.
14. Schaltungsanordnung nach den Ansprüchen 10 bis 13, dadurch gekennzeichnet, daß an den Ausgang der Decodier-

PO 972 021

40 9 8-2 6/ 1 042

schaltung ein weiteres Flipflop (71) angeschlossen ist
zur Bildung der Paritätsfunktion der Parität·der auf eine Null-Datenziffer folgenden Eins-Datenziffer, dessen Ausgang mit einem UND-Glied (108) verbunden ist, das ein
Fehlersignal liefert bei der Koinzidenz des Ziffernpaares 00 für die nächste zu decodierende Datenziffer und vorgegebenen Werten der ersten und zweiten Paritätsfunktion.

PO 972 021

4098 26/104 2

Leerseite