DE2356109B2 - Verfahren zur Herstellung eines HF-Planartransistors - Google Patents
Verfahren zur Herstellung eines HF-PlanartransistorsInfo
- Publication number
- DE2356109B2 DE2356109B2 DE2356109A DE2356109A DE2356109B2 DE 2356109 B2 DE2356109 B2 DE 2356109B2 DE 2356109 A DE2356109 A DE 2356109A DE 2356109 A DE2356109 A DE 2356109A DE 2356109 B2 DE2356109 B2 DE 2356109B2
- Authority
- DE
- Germany
- Prior art keywords
- implantation
- base
- emitter
- oxide layer
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000002513 implantation Methods 0.000 claims description 38
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000010884 ion-beam technique Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/003—Anneal
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines HF-Planartransistors, dessen Emitterzone
innerhalb der Basiszone liegt, auf einem Halbleitersubstrat, das mit einer hochohmigen epitaktischen
Schicht bedeckt ist, bei welchem zuerst die Basiszone und dann die Emitterzone mittels Ionenimplantation
durch Fenster in einer auf der epitaktischen Schicht gebildeten Oxidschicht hindurch erzeugt werden.
Aus der GB-PS 12 80199 ist bereits ein derartiges
Verfahren zur Herstellung eines HF-Planartransistors bekannt. Bei diesem bekannten Verfahren wird die
Basiszone durch Ionenimplantation in die innerhalb eines Fensters freiliegende Fläche der epitaktischen
Schicht erzeugt Dabei wird die sogenannte heiße Implantation angewendet, was bedeutet, daß der
Halbleiterkörper während der Implantation der Basiszone eine erhöhte Temperatur aufweist. Anschließend
an die Basisimplantation wird das Fenster mit einer Oxidschicht überzogen, in der dann zur Implantation
der Emitterzone ein weiteres Fenster geöffnet wird. Durch dieses Fenster erfolgt dann die Implantation des
Emitters, wobei der Halbleiter während der Implantation der Emitterzone ebenfalls eine erhöhte Temperatur
aufweist.
Im Anschluß an diese Emitterimplantation werden dann die Maskierungsschichten auf der epitaktischen
Schicht vollständig entfernt, und die Oberfläche des Halbleiterkörpers wird mit einer Passivierungsschicht
überzogen, in der dann die Fenster zur Bildung der Anschlußkontakte an die Basiszone und an die
Emitterzone gebildet werden.
Bei dem bekannten Verfahren ist nach der Emitterimplantation keine Wärmebehandlung vorgesehen. Die
ίο bei der Emitterimplantation entstehenden Fehler der
Kristallgitterstruktur werden daher nicht hinreichend beseitigt Außerdem ist die Anbringung einer eigenen
Passivierungsschicht erforderlich, da die zur Implantation verwendeten Oxidmasken nach den Implantationsschritten
vollständig entfernt werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs angegebenen Art so auszugestalten,
das unter Anwendung einer möglichst geringen Anzahl von Verfahrensschritten die Herstellung eines
hochwertigen HF-Transistors mit gutem Wirkungsgrad erlaubt
Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß vor der Basisimplantation in dem zur
Basisimpiantation dienenden Fenster eine Oxidschicht gebildet wird, die dünn im Vergleich zu der Oxidschicht
ist, in der sich das Basisimplantationsfenster befindet dann die Basisimplantation durch die dünne Oxidschicht
hindurch vorgenommen wird, darauf in der dünnen Oxidschicht ein Fenster gebildet wird, durch dieses
Fenster in der dünnen Oxidschicht die Emitterimplantation vorgenommen wird und schließlich eine Wärmebehandlung
in inerter Atmosphäre bei einer Temperatur unterhalb von 10000C vorgenommen wird.
Aus der DE-OS 19 50 069 ist ein Verfahren zur Herstellung eines Planartransistors bekannt, bei dem nach der Basis- und der Emitterimplantation eine Wärmebehandlung bei einer Temperatur unierhalb von 1000° C vorgenommen wird.
Aus der DE-OS 19 50 069 ist ein Verfahren zur Herstellung eines Planartransistors bekannt, bei dem nach der Basis- und der Emitterimplantation eine Wärmebehandlung bei einer Temperatur unierhalb von 1000° C vorgenommen wird.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß die Basisimplantation durch
eine dünne Oxidschicht in einem Fenster erfolgt, das zuvor in einer dickeren Oxidschicht gebildet worden ist
die die epitaktische Schicht bedeckt. Auf Grund dieser Dimensionierung der Oxidschichten dringen die Ionen
durch diese dünne Oxidschicht in die epitaktische Schicht ein, während sie die dicke Oxidschicht nicht
durchdringen können. Der Emitter wird dann durch Ionenimplantation durch ein in der dünnen Oxidschicht
gebildetes Fenster erzeugt Auf Grund der vorhandenen Oxidmasken kann eine relativ hohe Beschleunigungsenergie für den Implantationsvorgang verwendet
werden, was zu einer hohen Störstoffkonzentration in der Emitterzone führt. Diese hohe Störstoffkonzentration
ergibt dann auch einen hohen Verstärkungsfaktor des fertigen Transistors. Fehler der Kristallgitterstruktur,
die bei der Emitterimplantation entstehen, werden durch die beim erfindungsgemäßen Verfahren angewendete
Wärmebehandlung bei Temperaturen unterhalb 1000° C wieder beseitigt. Das anschließende
Anbringen einer Passivierungsschicht ist nicht erforderlich, da die vorhandene Oxidmaske bereits für die
Passivierung des Kollektor-Basis-Übergangs sorgt.
Mit dem erfindungsgemäßen Verfahren wird also ein hochwertiger HF-Transistor mit einer geringen Anzahl
von Verfahrensschritten erhalten.
Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Dabei ist aus der
FR-PS 14 64 220 ein Verfahren zur Herstellung eines
Planartransistors bekannt, bei dem die Energie des zur
Basisimplantation verwendeten Ionenstrahls mehr als doppelt so hoch eingestellt ist wie die Energie des zur
Emitterimplantation verwendeten Ionenstrahl.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher
beschrieben. Es zeigt
F i g. 1 ein Blockdiagramm zur Veranschaulichung der Schritte eines ersten Ausführungsbeispiels des erfindungsgemäßen
Verfahrens,
Fig.2 ein Blockdiagramm zur Veranschaulichung
eines zweiten Ausführungsbeispiels des erfindungsgemäßen Verfahrens und
F i g. 3 ein Blockdiagramm eines dritten Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
Es werden nun Ausführungsbeispiele des Verfahrens zur Herstellung eines HF-Planartransistors unter
Verwendung eines aus η-leitendem Silizium bestehenden Halbleitermaterials beschrieben.
Bei dem ersten Ausführungsbeispiel des Verfahrens ist vorgesehen, daß man nach Bildung eines η+-leitenden
Substrats gefolgt von der Bildung einer n-leitenden Schicht mittels Epitaxie, die die Kollektorzone bilden
soll, in Stufe 1 eine dicke Siliziumoxidschicht nach einem bekannten Oxydationsverfahren in feuchter Atmosphäre
bei einer Temperatur etwas unterhalb 1000°C bildet. Die Dicke der Oxidschicht soll etwa 0,9 μπι betragen. In
dieser Schicht wird nach einem an sich bekannten Photolithographieverfahren ein Fenster geöffnet (Stufe
2), das die Fläche begrenzt, unter der der Basisbereich so angebracht werden soll. Dieses Fenster wird dann durch
Bildung einer dünnen Oxidschicht (Stufe 10) mit einer Dicke in der Größenordnung von 0,1 μπι unter den
gleichen Bedingungen wie die Stufe 1 und während einer verkürzten Zeit geschlossen. Dann wird in Stufe It
die Basiszone durch Ionenplantation durch die dünne Oxidschicht hindurch dotiert, indem ein Borionenbündei
mit einer Energie zwischen 100 und 150 keV mit einer
Intensität zwischen 5 · 1012 und 2 · 1013 Atome/cm2
verwendet wird. Die Dichte ist ein Faktor, der die Verstärkung des auf diese Weise erhaltenen Transistors
festlegt. Es wird ein Kollektor-Basis-Übergang erhalten, dessen Tiefe, gemessen bezüglich der Oberfläche,
zwischen 0,15 und 0,5 μιτι liegt. Dann wird durch
Photolithographie der dünnen Oxidschicht das Emitterfenster geöffnet (Stufe 12). Daran schließt sich in Stufe 4
die Emitterimplantation an, die mittels Beschüß mit Arsenionen mit iiiner Energie in der Größenordnung
von 50 keV und mit einer Dichte von 2 · 1015 bis 6 · 1015
Atome/cm2 durchgeführt wird. Auf diese Stufe folgt eine so Wärmebehandlung bei etwa 10000C (Stufe 5), deren
Dauer sich nach der gewünschten Tiefe des Emitter-Basis-Übergangs richtet. Beispielsweise betragt diese
Dauer zwischen 5 und 25 Minuten. Die lonenkonzentration der Emitterzone liegt zwischen 2 · 1020 und 6 · 1020 5r>
Atome/cm3. Diese Wärmebehandlung erfolgt in inerter Atomosphäre, wobei das den Emitter begrenzende
Fenster geöffnet bleibt, wodurch eine Arsenabsorption durch die Oxidschicht und eine spätere Wiedereinführung
von Arsen in das Silizium vermieden werden. Dann f>o
werden in Stufe 6 Basis- und Emitterkontakte angebracht, was in einer dem Fachmann bekannten
Weise dadurch erfolgt, daß die gesamte zuvor freigelegte Oberfläche mittels einer Anordnung von
Metallschichten wieder bedeckt und diese Mehrfachschicht so geätzt wird, daß die Metalle außer an den
durch die Photolithographie festgelegten Kontaktstellen entfernt werden.
Die schematisch in F i g. 2 dargestellte Verfahrensfolge übernimmt die bereits beschriebenen Stufen 1,2,10,
11,12 und 4. Die Wärmebehandlung (Stufe 5) folgt nicht
unmittelbar auf die Implantation der Emitterzone (Stufe 4) wie bei dem in F i g. 1 skizzierten Verfahren. Eine
Kontaktimplantation 21 zur Verbesserung des Emittergrundkontakts erfolgt durch ein Basiskontaktfenster,
welches durch Fotolithographie (Stufe 20) hergestellt wurde, mittels eines Borionenbündels mit einer Energie
zwischen 30 und 50 keV und einer Mindestdichte von 2,1015 Atome/cm2 (Stufe 21). Auf diese Kontaktimplantation
folgt eine Wärmebehandlung (Stufe 5) unter den vorstehend festgelegten Bedingungen. Man bildet dann
die Anschlüsse (Stufe 6) auf beliebige, dem Fachmann bekannte Weise.
F i g. 3 zeigt die verschiedenen Verfahrensstufen, die ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen
Verfahrens ergeben; die Stufen 1,2,10,11,12,4,
20,21, S sind dabei den entsprechenden Stufen in F i g. 2 analog. Man erhielt so eine Halbleiterfläche mit einer
implantierten Basis (Stufe U), einem implantierten Emitter (Stufe 4) und einer dem Basiskontakt entsprechenden
Oberfläche (Stufe 21). Man bildet dann auf bekannte Weise Anschlüsse, indem man eine dünne
Platinabscheidung, beispielsweise durch Kathodenzerstäubung, gefolgt von einer die Bildung einer Legierung
zwischen dem Platin und dem Silicium fördernden Wärmebehandlung durchführt. Dann scheidet man eine
Molybdänschicht und anschließend eine verhältnismäßig dicke Goldschicht ab und fotoätzt das Ganze
entsprechend der Geometrie der gewünschten Kontakte (Stufe 6'). Dieses Verfahren der Kontaktbildung ist
aus der französischen Patentschrift 14 17 621 und aus der US-Patentschrift 32 74 670 bekannt. Bei diesem
besonderen Ausführungsbeispiel der Erfindung wurde die Art der Kontaktschichten genau angegeben,
während bei den vorher beschriebenen Ausführungsformen das angewendete Verfahren ein beliebiges
bekanntes sein kann. Diese Mehrfachkontaktschicht dient dann als Maske bei der folgenden zusätzlichen
Basisimplantation (Verfahrensstufe 30), d.h. bei einer dritten Borimplantation mittels eines Ionenbündels mit
einer Mindestdichte von 2,1015 Atome/cm2 mit einer
Energie zwischen 80 und 140 keV. Diese zusätzliche Basisimplantation soll den seitlichen Basiswiderstand
des Transistors herabsetzen. Sie wird von einer Wärmebehandlung 31 bei einer Temperatur zwischen
550 und 850°C während etwa 30 Minuten gefolgt.
Die wiederholte Anwendung der Ionenimplantation erfordert keine Umstände, vielmehr kann diese
Operation gleichzeitig an einer großen Vielzahl von Transistoren vorgenommen werden. Vorstehend wurde
zwar immer nur von einem Transistor gesprochen, jedoch können alle beschriebenen Verfahrensstufen
natürlich auf ein Plättchen angewendet werden, das gleichzeitig eine große Anzahl von Transistoren enthält.
Beispielsweise werden nachstehend die Charakteristiken eines nach dem in F i g. 1 dargestellten Verfahren
erhaltenen Transistors angegeben. Es wurden bei 3GMz arbeitende Transistoren mit einer Maximalfrequenz
von 6 GHz und einem mittleren Verstärkungsfaktor von 88 hergestellt.
Hierzu 3 Blatt Zeichnungen
Claims (4)
1. Verfahren zur Herstellung eines HF-Planartransistors,
dessen Emitterzone innerhalb der Basiszone liegt, auf einem Haltleitersubstrat, das mit einer
hochohmigen epitaktischen Schicht bedeckt ist, bei welchem zuerst die Basiszone und dann die
Emitterzone mittels Ionenimplantation durch Fenster in einer auf der epitaktischen Schicht gebildeten
Oxidschicht hindurch erzeugt werden, dadurch gekennzeichnet, daß vor der Basisimplantation
(11) in dem zur Basisimplantation dienenden Fenster (2) eine Oxidschicht (10) gebildet wird, die
dünn im Vergleich zu der Oxidschicht (1) ist, in der sich das Basisimplantationsfenster befindet, dann die
Basisimplantation (11) durch die dünne Oxidschicht hindurch vorgenommen wird, darauf in der dünnen
Oxidschicht ein Fenster (12) gebildet wird, durch dieses Fenster in der dünnen Oxidschicht die
Emitterimplantation (4) vorgenommen wird und schließlich eine Wärmebehandlung (5) in inerter
Atmosphäre bei einer Temperatur unterhalb von 10000C vorgenommen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Wärmebehandlung (5) zur
Verbesserung des Basiskontakts durch ein Basiskontaktfenster (20) eine Kontaktimplantation (21)
durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Energie des zur Basisimplantation
(11) verwendeten Ionenstrahls doppelt so hoch eingestellt ist wie die Energie des zur
Emitterimplantation (4) verwendeten Ionenstrahls.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß Kontakte für den Emitter und
für die Basis aus einer Mehrfachkontaktschicht (6') hergestellt werden, die gleichzeitig als Maske für
eine zusätzliche Basisimpiantation (31) dient, durch welche der seitliche Basiswiderstand herabgesetzt
wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7239949A FR2209217B1 (de) | 1972-11-10 | 1972-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2356109A1 DE2356109A1 (de) | 1974-05-30 |
| DE2356109B2 true DE2356109B2 (de) | 1979-04-05 |
Family
ID=9106983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2356109A Withdrawn DE2356109B2 (de) | 1972-11-10 | 1973-11-09 | Verfahren zur Herstellung eines HF-Planartransistors |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US3890163A (de) |
| DE (1) | DE2356109B2 (de) |
| FR (1) | FR2209217B1 (de) |
| GB (1) | GB1447892A (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2289051A1 (fr) * | 1974-10-22 | 1976-05-21 | Ibm | Dispositifs a semi-conducteur du genre transistors a effet de champ et a porte isolee et circuits de protection cotre les surtensions |
| SU773793A1 (ru) * | 1977-11-02 | 1980-10-23 | Предприятие П/Я -6429 | Способ изготовлени полупроводниковых интегральных бипол рных схем |
| US4118250A (en) * | 1977-12-30 | 1978-10-03 | International Business Machines Corporation | Process for producing integrated circuit devices by ion implantation |
| KR100679610B1 (ko) * | 2006-01-16 | 2007-02-06 | 삼성전자주식회사 | 단결정 구조를 갖는 박막의 형성 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3328210A (en) * | 1964-10-26 | 1967-06-27 | North American Aviation Inc | Method of treating semiconductor device by ionic bombardment |
| US3513035A (en) * | 1967-11-01 | 1970-05-19 | Fairchild Camera Instr Co | Semiconductor device process for reducing surface recombination velocity |
| JPS4812394B1 (de) * | 1968-09-30 | 1973-04-20 | ||
| US3615875A (en) * | 1968-09-30 | 1971-10-26 | Hitachi Ltd | Method for fabricating semiconductor devices by ion implantation |
| JPS4915377B1 (de) * | 1968-10-04 | 1974-04-15 | ||
| GB1280199A (en) * | 1968-12-27 | 1972-07-05 | Hitachi Ltd | Method for producing semiconductor device utilizing ion implantation |
| US3756861A (en) * | 1972-03-13 | 1973-09-04 | Bell Telephone Labor Inc | Bipolar transistors and method of manufacture |
| US3793088A (en) * | 1972-11-15 | 1974-02-19 | Bell Telephone Labor Inc | Compatible pnp and npn devices in an integrated circuit |
-
1972
- 1972-11-10 FR FR7239949A patent/FR2209217B1/fr not_active Expired
-
1973
- 1973-10-31 US US411281A patent/US3890163A/en not_active Expired - Lifetime
- 1973-11-06 GB GB5154673A patent/GB1447892A/en not_active Expired
- 1973-11-09 DE DE2356109A patent/DE2356109B2/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2209217B1 (de) | 1977-12-16 |
| US3890163A (en) | 1975-06-17 |
| DE2356109A1 (de) | 1974-05-30 |
| GB1447892A (en) | 1976-09-02 |
| FR2209217A1 (de) | 1974-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2414033C3 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials | |
| DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
| DE2707693C3 (de) | Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation | |
| DE2928923C2 (de) | ||
| DE2449688B2 (de) | Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper | |
| DE2544736A1 (de) | Verfahren zum entfernen von verunreinigungen aus monokristallinem silicium | |
| EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| EP0020998A1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
| DE2752698A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2904480B2 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen | |
| DE2157633A1 (de) | Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung | |
| EP0062883B1 (de) | Verfahren zur Herstellung eines integrierten bipolaren Planartransistors | |
| DE2356109B2 (de) | Verfahren zur Herstellung eines HF-Planartransistors | |
| DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
| DE2430859C3 (de) | Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat | |
| EP0003733B1 (de) | Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge | |
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2532608C2 (de) | Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung | |
| DE1614691B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2139631B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist | |
| DE1564427B2 (de) | Verfahren zum herstellen eines doppeldiffusions halbleiter elementes | |
| DE1614691C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2123748C3 (de) | Verfahren zum Herstellen eines NPN-Silicium-Planar-Transistors | |
| DE1959624C (de) | Verfahren zur Herstellung von heteroepitaktischen Tunneldioden |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8239 | Disposal/non-payment of the annual fee |