DE2348779B2 - Verfahren zur herstellung geaetzter muster - Google Patents

Verfahren zur herstellung geaetzter muster

Info

Publication number
DE2348779B2
DE2348779B2 DE19732348779 DE2348779A DE2348779B2 DE 2348779 B2 DE2348779 B2 DE 2348779B2 DE 19732348779 DE19732348779 DE 19732348779 DE 2348779 A DE2348779 A DE 2348779A DE 2348779 B2 DE2348779 B2 DE 2348779B2
Authority
DE
Germany
Prior art keywords
layer
etching
etching mask
etched patterns
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732348779
Other languages
English (en)
Other versions
DE2348779A1 (de
DE2348779C3 (de
Inventor
Theodorus Cornelius Johannes Maria Eindhoven Bertens (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Publication of DE2348779A1 publication Critical patent/DE2348779A1/de
Publication of DE2348779B2 publication Critical patent/DE2348779B2/de
Application granted granted Critical
Publication of DE2348779C3 publication Critical patent/DE2348779C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

, Die Weiterbildung bezieht sich auf ein Verfahren zur Herstellung geätzter Muster in dünnen Schichten mit Hilfe von Ätzung durch Ionenbeschuß mittels Kathodenzerstäubung unter Verwendung einer Ätzmaske, Vobei der Ätzmaske ein definiertes Kantenprofil gegeben wird und wobei die Ätzmaske und die zu ätzende Schicht mit einem definierten Ätzratenverhaii-His zwischen 1 :50 und 50 :1 abgetragen werden, nach Patent 21 17 199.
Im Hauptpatent 21 17 199 ist beschrieben, wie mit !Hilfe eines Ätzprozesses durch lonenbeschuß mittels Kathodenzerstäubung Muster gebildet werden können, deren Ränder ein Profil aufweisen, das innerhalb weiter (Grenzen gewählt werden kann. Dort wird als Ätzmaske eine Schicht eines Photolacks verwendet, in der durch Beleuchtung und Entwicklung ein Muster gebildet wird. Für die Ränder des Musters wird dort z. B. durch thermische Behandlung der Photolackschicht ein gewünschtes Profil erhalten.
Der Weiterbildung liegt die Aufgabe zugrunde, bei dem eingangs genannten Verfahren solche wärmebeständigen Materialien zu verwenden, die sich besonders gut als Ätzmaske eignen. Diese Aufgabe wird vorteilhafterweise dadurch gelöst, daß als Ätzmaske eine Siliciumoxid- oder Aluminiumschicht verwendet • wird.
Dadurch ergeben sich unter anderem die Vorteile, daß die angewandten Ätzgeschwindigkeiten hoch sein können, daß die Temperatur des zu ätzenden Gegenstandes während des Ätzvorgangs wenig kritisch ist und zugleich die genannten Stoffe beim Ätzen praktisch keine unerwünschten Reste zurücklassen und daß in Schichten aus diesen Stoffen mit Hilfe an sich üblicher Techniken Muster mit den gewünschten Kanten- oder Randprofilen auf verhältnismäßig einfache Weise angebracht werden können.
Im folgenden sind Ausführungsbeispiele der Weiterbildung an Hand der Zeichnung näher erläutert. Es zeigen
Fig. 1 bis 3 schematisch Schnitte durch einen Teil eines Gegenstandes in aufeinanderfolgenden Behandlungsstufen unter Anwendung des beschriebenen Verfahrens.
Auf einem Substrat 3 (s. F i g. 1) aus Silicium, ir, dem eine nicht dargestellte Oberflächenschicht in Siliciumoxid umgewandelt worden ist, befindet sich eine 1,5 um dicke Schicht 2 aus Nickeleisen, auf die eine 0,8 μιτι dicke Schicht 1 aus Siliciumdioxid ζ. B. durch Kathodenzerstäubung aufgebracht wird.
Auf der Schicht 1 wird eine Schicht 4 aus einem Photolack, der unter der Bezeichnung »Shipley AZ 111« käuflich erhältlich ist, angebracht und während einer bestimmten Zeit zur Beeinflussung der Haftung des Photolacks auf der Unterlage bei 120°Cerhitzt.
Die Photolackschicht 4 wird über eine das gewünschte Muster aufweisende Maske belichtet und entwickelt, wodurch die in F i g. 1 dargestellte Form erhalten wird.
Die Photolackschicht 4 dient als Maske beim chemischen Ätzen der Schicht 1. Ein Rand- oder Kantenprofil kann nun nach Wunsch in der unter der strukturierten Photolackschicht 4 liegenden Schicht 1
insofern ausgebildet werden, als der durch die Dauer der Erhitzung bestimmte Grad der Haftung der Photolack-
schicht 4 bei einem chemischen Ätzprozeß zu einer mehr oder weniger starken Unterätzung führt.
Di.* Neigung des Randprofils 5 ist also von dem Ausmaß der Unterätzung der Photolackschicht abhängig und außerdem von der Zusammensetzung des Ätzbades.
So wird im beschriebenen Beispiel eine Profilneigung
in der Schicht 1 von etwa 10° in einem Ätzbad mit 40 g NH4F und 10 ml 40gewichtsprozentigem HF auf 60 ml H2O und bei einer Erhitzungszeit der Photolackschicht von 3 Stunden erhalten (s. Fig. 2).
Wie im Hauptpatent 21 17 199 beschrieben ist, wird danach das Muster der Schicht 1 durch eine Ätzung durch lonenbeschuß mittels Kathodenzerstäubung auf die Schicht 2 (s. F i g. 3) mit einer Profilneigung von etwa 20° übertragen, wobei die Energie der Ionenquelle 1 W/cm2 und die Temperatur der Schicht 2 etwa 3000C beträgt. Dabei werden in etwa 90 Minuten die Schicht 1 und der nichtmaskierte Teil der Schicht 2 entfernt.
Wenn die Schicht 1 aus Aluminium besteht, kann durch passende Wahl des Fluorwasserstoff- und des Salpetersäuregehalts in einem üblichen Ätzbad für Aluminium, das neben diesen Säuren auch Essigsäure und Phosphorsäure enthält, die Neigung des Aluminiummusters auf z. B. 30° oder 45° eingestellt werden. Das beschriebene Verfahren wird z. B. bei der Herstellung von Mehrschichtenverdrahtungen in integriertpn Schaltungen und von Schichten mit besonderen magnetischen Eigenschaften in integrierten Magnetköpfen verwendet. Die Schicht 2 kann statt aus dem genannten Nickeleisen z. B. aus einem Isoliermaterial, wie Siliciumnitrid, oder aus chemisch schwer ätzbaren Metallen, wie Platin, bestehen.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zur Herstellung geätzter Muster in dünnen Schichten mit Hilfe von Ätzung durch lonenbeschuß mittels Kathodenzerstäubung unter Verwendung einer Ätzmaske, wobei der Ätzmaske ein definiertes Kantenprofil gegeben wird und wobei die Ätzmaske und die zu ätzende Schicht mit einem definierten Ätzratenverhältnis zwischen 1 :50 und 50:1 abgetragen werden, nach Paten* 21 17 199, dadurch gekennzeichnet, daß als Ätzmaske (1) eine Siliciumoxid- oder Aluminiumschicht verwendet wird.
DE19732348779 1972-10-07 1973-09-28 Verfahren zur Herstellung geätzter Muster Expired DE2348779C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7213625A NL7213625A (de) 1972-10-07 1972-10-07
NL7213625 1972-10-07

Publications (3)

Publication Number Publication Date
DE2348779A1 DE2348779A1 (de) 1974-04-11
DE2348779B2 true DE2348779B2 (de) 1976-05-26
DE2348779C3 DE2348779C3 (de) 1977-01-20

Family

ID=

Also Published As

Publication number Publication date
AU6103973A (en) 1975-04-10
US3919066A (en) 1975-11-11
CA1020494A (en) 1977-11-08
NL7213625A (de) 1974-04-09
FR2202369A2 (de) 1974-05-03
JPS5232954B2 (de) 1977-08-25
GB1440349A (en) 1976-06-23
DE2348779A1 (de) 1974-04-11
JPS4974483A (de) 1974-07-18
IT1055539B (it) 1982-01-11
FR2202369B2 (de) 1976-10-01

Similar Documents

Publication Publication Date Title
DE2052424C3 (de) Verfahren zum Herstellen elektrischer Leitungsverbindungen
DE2439300C2 (de) "Verfahren zum Abätzen eines vorbestimmten Teils einer Siliziumoxidschicht"
DE2021264A1 (de) Verfahren fuer die Herstellung von diskreten RC-Anordnungen
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE69518026T2 (de) Verfahren zur Herstellung eines Gasstromsensors
DE3434727C2 (de)
DE2157923A1 (de) Verfahren zur Herstellung einer bestimmten RC Schaltung
DE2727788C2 (de) Verfahren zum Herstellen eines Musters in einer Oberflächenschicht eines scheibenförmigen Körpers
DE2348779C3 (de) Verfahren zur Herstellung geätzter Muster
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2348779B2 (de) Verfahren zur herstellung geaetzter muster
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE3603785A1 (de) Platinwiderstand
DE1614569A1 (de) Verfahren zum Herstellen einer aus Silisiumnitrid bestehenden Schutzschicht an der Oberflaeche eines Halbleiterkoerpers
DE2351664A1 (de) Verfahren zum behandeln einer duennschicht
DE2243011C3 (de) Verfahren zum Herstellen eines Thermokompressionskontaktes
DE512818C (de) Verfahren zur Herstellung eines Gleichrichterelementes
DE1521492C3 (de) Verfahren zum Herstellen von Aluminiumstrukturen auf Halbleiteroberflächen, Vorrichtung zur Durchführung des Verfahrens und Verwendung des Verfahrens
DE1544318C3 (de) Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern
DE2225163C3 (de) Verfahren zur Herstellung von Kondensatoren in einer planaren elektronischen MikroStruktur
DE2436568C3 (de) Verfahren zur Strukturierung dünner Schichten
DE1564849C3 (de) Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterkörper
DE2554184C2 (de) Verfahren zur Erzeugung von Fotolackschichten
DE2746225A1 (de) Verfahren zur herstellung von lokalen anodischen oxidschichten

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8340 Patent of addition ceased/non-payment of fee of main patent