DE2337356A1 - Binaere multiplizierschaltung - Google Patents

Description

Μ. «ι jij³⁷³⁵⁸

Patentanwälte -- ^Λ'^τ

Dipl. Ing. C. Wallach
Dipl. Ing. G. Koch
Dr. T. Haibach

8 München 2

K8uflngerstr.8,Tel.24O275

Philoo-Ford Corporation, PHILADELPHIA, Pa. 19134, Tiog· and "C" Streets, USA

Binäre Multiplizierschaltung

Die Erfindung besieht sich auf eine binäre Multiplizierschaltung»

Die binäre Multiplikation ist ausführlich im fünften Kapitel des Buches "Arithmetic Operations in Digital Computers¹¹ von R. K. Richards beschrieben, Die arithmetische Einheit eines Binärrechners schließt üblicherweise eine serielle oder parallele Additionsschaltung ein· Die Subtraktion, Multiplikation und Division kann durch die Additionsschaltung unter Verwendung verschiedener Algorithmen durchgeführt werden· In einigen Datenverarbeitungseinrichtungen für einen speziellen Zweck ist ein festverdrahteter Multiplizierer eingefügt. Derartige Multiplizierer gibt es allgemein als zwei Typen, nämlich al· Parallelmultiplizierer und als serieller Multiplizierer· Bei dem parallelen Multiplizierer ist eine Multiplizierschaltung für jedes der Teilprodukte vorgesehen, die

409818/0736

ORONAL INSPECTED

durch die Multiplikation der Ziffern oder Stellen dee . Multiplikanden mit den Ziffern oder Stellen dee Multiplikators erzeugt werden· Beim seriellen Multiplizierer ist lediglich eine Multiplizierschaltung vorgesehen, und die Ziffern oder Stellen werden seriell in dieser Multiplizier schal tung i» getrennten Zeitintervall en verarbeitet. Der parallele Multiplizierer ist wesentlich schneller, erfordert jedoch kompliziertere Schaltungen. Der serielle Multiplizierer 1st in der Herstellung billiger, benötigt jedoch eine längere Zeit zur Durchführung der Multiplikation. Ein zweiter Vorteil des seriellen Multiplizierers besteht darin, daß Überträge, die von der Addition von Teilprodukten weiterlaufen, einfacher verarbeitet werden als bei der parallelen Multiplikation. Bei der seriellen Multiplikation werden die Überträge jeweils einzeln zu irgendeinem Zeitpunkt erzeugt und közmen in einfacher Heise weitergeleitet werden. Bei der parallelen Multiplikation werden viele Überträge gleichzeitig erzeugt, und es müssen Schaltungen vorgesehen sein, die es ermöglichen* daß die Überträge durch die Verarbeitungseinrichtung hindurchlaufen· Wenn das Übertrag-Veiterleitungsproblem nicht bestehen würde, könnte ein paralleler Multiplizierer das Produkt in einer Anzahl von Zeltintervallen oder Taktsteuerimpulsintervallen bilden, die gleich der Anzahl der Bits in dem Multiplizierer ist. Aufgrund der Schwierigkeit der Übertrag-Weiterleitung müssen viele zusätzliche Taktsteuerimpulsintervalle vergehen, bevor das endgültige Produkt gebildet ist.

Der Erfindung liegt die Aufgabe zugrunde, eine binäre Multiplizierschaltung zu schaffen, die eine Viel-

409818/0736

zahl von Zahlensätsen in schneller Aufeinanderfolge multipliziert, wob·! dl· Multipliasierechaltung aufeinanderfolgende Produkt· in Intervallen von siz^elnen TaktSteuerImpulsperioden erseugt, und wobei dia MuItiplisl*rschaltung Zahlen multipliziert, deren giffern oder Stellen seitlich versetzt wind und Produkte erzeugt, deren Ziffern oder Stellen ebenfalls seitlich versetzt sind·

Dies· Aufgabe wird durch die in Pateai&aepruch 1 angegebene Erfindung gelöst.

Die erfindungsgemäße binäre weist einen Teilprodukt-Generator fUr jedes zu bildende · Teilprodukt auf· Di· Teilprodukt-tteneratos-an sind in Pone einer Matrix von Teilprodukt-Gansraicren verbunden, die taktgesteuerte Schieberegistarftbaelffiiti© sind:, Der Multiplikator und der Multiplikand werde?! -sielit parallel oder seriell eingeführt, sondern ^srdesu fat seitlich versetster oder schräger Weise eingeführt, d. Ii» die niedrigstwertige Stelle wird in einem ersten Takt@t«ueri»<» pulsintervall angenosaaen, die Stalle mtlt &%v nächsthöheren Wertigkeit wird in dem nächsten Takteteuerimpulsintervall an einem anderen Anschluß angenosasren, als die erste Stelle usw., bis alle Steilom oder Ziffern einer Zahl in so viel Taktsteuerlaipulsintervallen abgenommen wurden, wie Anschlüsse vorhanden sind. Die Produkte werden nicht gleichseitig gebildet, sondern werden in aufeinanderfolgenden Taktsteuerimpuleintervallen in jeder Reihe der Matrix gebildet. Das in jeder aufeinanderfolgenden Reihe gebildete Produkt beginnt, bevor die Bildung in einer vorhergehenden Reihe beendet wurde. Die durch

409818/073

die Addition der Teilprodukte erzeugten Überträge laufen daher in einfacher und geradliniger Weise durch die Additionsschaltuns hindurch· Die Ziffern oder Stellen in dem Produkt werden in aufeinanderfolgenden Taktsteuer· impul»Intervallen gebildet, und der gesamte Multiplizierer ist so angeordnet, daß neue zu multiplizierende Zahlen in dem Multiplizierer in aufeinanderfolgenden Taktsteuerimpulsintervallen eingeführt werden können. Das Ergebnis besteht darin» daß ein Produkt am Ausgang des MuI· tipllzierers bei jedem aufeinanderfolgenden Taktsteuerimpuleintervall erscheint· Der sich schließlich ergebende Effekt bei der Verwendung der Multiplizierschaltung zur Multiplikation langer Listen von Zahlen besteht darin, daß Produkte in jedem Taktsteuerimpulsintervall gebildet werden.

Als Erläuterung kann bei der Multiplikation einer Zahl mit drei Bits mit einer anderen Zahl mit drei Bits das Produkt fünf Bits aufweisen. Ein serieller Multiplizierer kann 16 Taktsteuerimpulsintervalle benötigen, um das vollständige Produkt zu bilden. Bei einem parallelen Multiplizierer kann das endgültige Produkt aufgrund des Übertrag-Veiterleitens in sechs Taktsteuerimpulsintervallen gebildet werden.

Bei Verwendung der erfindungsgemäßen binären MuItiplizierschaltung erscheint die letzte Stelle oder Ziffer des Produktes acht Takteteuerimpuleintervalle nach der Einführung der ersten Stellen oder Ziffern des Multiplikators und des Multiplikanden. Die ersten Ziffern oder Stellen eines zweiten Satzes von Zahlen können Jedoch in den Multiplizierer ein Taktsteuerimpulsintervall später

409818/0735

eingeführt werden, nachdem die ersten Stellen eines ersten Satzes von Zahlen eingeführt wurden und die letzte Stelle des Produktes des zweiten Satzes von Zahlen erscheint ein Taktsteuerinpulsintervall später als die letzte Stelle des Produktes des ersten Satzes ' von Zahlen, Somit ist die erfindungsgemäße Multlplizierschaltung etwas langsamer als ein paralleler Multiplizierer, wenn er lediglich zur Multiplikation von zwei Zahlen miteinander verwendet wird, er ist Jedoch extrem schnell, wenn eine Vielzahl von aufeinanderfolgenden Sätzen von Zahlen miteinander multipliziert werden·

In die Multiplizierschaltung sind Schieberegister» abschnitte eingefügt, um die Stellen oder Ziffern schritt« weise weiterzuleiten, so daß sie zur Verfugung stehen, wenn sie benötigt werden. Die Ziffern oder Stellen des Multiplikanden werden derart in den Spalten von Teilpro· dukt-Generatoren angenommen, daß jede Stelle aufeinanderfolgenden Teilprodukt-Generatoren in einer vorgegebenen Spalte bei aufeinanderfolgenden Taktsteuerintervallen zugeführt wird. Jede Stelle oder Ziffer des Multiplikators wird entlang einer speziellen Reihe von Teilprodukt-Generatoren weitergeleitet, wobei sie von einem Teilprodukt-Generator zum anderen in der gleichen Reihe in jedem aufeinanderfolgenden Taktsteuerimpulsintervall weiterläuft. Das der niedrigsten Wertigkeit des Multiplikanden entsprechende Teilprodukt wird in jeder Reihe mit Ausnahme der ersten in dem gleichen Zeitintervall gebildet, wie das Teilprodukt, das der Ziffer oder Stelle des Multiplikanden mit der zweithöheren Wertigkeit in der vorhergehenden Reihe entspricht _a Jedes Teilprodukt wird

409818/0736

um-ein Taktsteuerimpulsintervall später seiner jeweiligen Additionsschaltung sugeftthrt. Jede Additionesohaltung nimmt einen Übertrag (entweder eine "Eins" oder "NaIl") Ton der vorhergehenden Additions schaltung in der gleichen Reihe um ein Taktsteuerimpulsintervall später an. Der Suimuenausgang von Jeder Additions schaltung wird der Additionsschaltung der darauffolgenden Reihe und der vorhergehenden Spalte um ein Taktsteuerimpulsintervall später zugeführt. Ks kann daher gesagt werden, daß die Stellen des Multiplikanden und des Multiplikators in den Multiplizierer seitlich versetst beginnend Kit d»r niedrigsten Wertigkeit eingeführt werden« Dl· Ziffern oder Stellen der Produkte erscheinen am Ausgang in seitlich versetzter Reihenfolge, begiroisnd mit der niedrigsten Wertigkeit, Selbstverständlich kau« die seitliche Yersetsung der Operanden mit geeignet«>n Schieberegisterstufen eingeführt oder beseitigt werden.

Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprtichen.

Die Erfindung wird im folgenden mnhaad von in der Zeichnung dargestellten AusfUhrungsbeispielen noch näher erläutert·

Xn der Zeichnung

Fig. 1 a bis 1 d vier Symbole, die vier grundlegende Bausteine darstellen, d. h. eine Schieberegisters tufe_# eine invertierende Schieberegisterstufe, einen Produktgcinsrator bsi*, eine Additionsselmltuag, die bei« Aufbau der HuI-tipllelersclynltung verwendet werden*

409818/0736

Fig. 2 eine scheaatische Darstellung einer in Handel erhältlichen D-Flip-Flop-Schaltung^ die als •in· Stuf· einer Schieberegistereinheit verwendet wird,

eine schematised Darstellung elnsr ira Handel erhältlichen D-FlIp-Flop-Schaltung, die ale eine Stufe einer invertierenden, Sehiaberegi-•terelnhelt verwendet wird,

Fig· h ein logisches Diagratsm eines Tcilprcduktgenerators,

Fig. 5 da· logische Schaltbild einer Additionseinheit von der Art, die symbolisch in Fig. 1d geseigt ist,

Fig· 6 eine vollständige Aus führung »forts der Multiplizier schaltung unter Vervm^hing der Bausteine naoh den Figuren 1e - i€,

Flg. 7 ein weiter·· AusfUhrungsbeispiel der Multi-

plixierschaltung nach Fig. 6 sur Verarbeitung negativer Zahlen.

Es sei zunächst bemerkt, daß in der folgenden Beschreibung vorausgesetzt wird, daß alle Einheiten und Bausteine synchron arbeiten, d. h. daß sie unter des tiafluß von Taktsteuerimpulsen arbeiten, die von «ine« Haupt-Taktsteuerimpuls-Generator erzeugt werden. Dieses Verfahren ist für den Fachmann gut bekannt. Zur Vereinfachung der Zeichnungen wurden die Taktsteuerimpulsverbindungen

409818/0736

In vielen der Zeichnungen fortgelassen. Aus dem gleichen Grunde wurden außerdem die Leistungsvereorgung und die zugehörigen Verbindungen fortgelassen.

In Flg. 1 sind vier Symbole dargestellt, die die vier Haupfbausteine zeigen, die bei dem Aufbau der vollständigen Multiplizierschaltung verwendet werden» Der erste Baustein, der in Figo 1a gezeigt 1st, ist ein üblicher Schieberegisterabschnitt 10, der eine Eingangsleitung 11 und eine Ausgangeleitung 12 aufweist. Diese Einheit nimmt einen Pegel an ihrer Eingangsleitung 11 während eines Taktsteueritnpulses an und speichert diesen Pegel an seiner Ausgangeleitung für eine Taktsteuerimpulsperiode. Das In Fig. 1b bei 20 gezeigte Symbol stellt eine übliche invertierende Schieberegisterstufe dar, die eine Eingangsleitung 21 und eine Ausgangeleitung 22 aufweist. Während eines Taktsteuerimpulses wird ein Inforlaationeimpuls an der Eingangsleitung 21 empfangen, und die invertierte Information wird an die Ausgangsleitung 22 übertragene Das Symbol 30 in Figo Ic stellt einen Teil· produkt-Generator dar. Während eines Taktsteuerimpuls-Intervalls wird eine Information von einer ersten Ziffernquelle am Eingang 31 und von einer zweiten Ziffernquelle am Eingang 32 empfangen. Das Produkt der beiden Ziffern oder Stellen wird in der Einheit gespeichert und steht an der Ausgangsleitung 32 zur Verfügung. Das Symbol 40 in Fig. Id stellt eine Additionsschaltung dar, die eine Eingangeleitung 41, eine Eingangeleitung 42 und eine Ausgangsleitung 43 aufweist. Das Symbol 44 stellt eine Übertrag-Eingangsleitung dar, und 45 stellt die Übertrag-Ausgangsleitung dar. Dieser Baustein empfängt eine Informationsstelle an der Leitung 41, eine zweite Informations· stelle an der Leitung 42 und eine Übertragestelle oder

409818/0736

Ziffer von eine« vorhergehenden Addierer an der Leitung 44. Während eines Taktsteuerimpulsee erzeugt der Baustein 40 eine Summenziffer, die an der Leitung 43 zur Verfügung steht, sowie eine Übertrag-Ziffer, die an der Leitung 45 zur Verfügung steht.

In den Figuren 2 bis 5 sind logische Schaltungen dargestellt, die zeigen, wie die symbolisch in Fig, 1 dargestellten Einheiten aus Elementen aufgebaut sind, die in einfacher Weise auf dem Markt ssur Verfügung stehen» Diese im Handel erhältlichen Bausteine sind am Ende der Beschreibung der Figuren 2-5 erläutert. Fig. 2 zeigt, wie das übliche, bei 10 in Fig. la dargestellte Schieberegister aus einem flankengetriggerten Flip-Flop aufgebaut ist, das auch als D-Flip-Flop bekannt IA. Die Eingangsleitung 11 wird dem D-Eingang zugeführt, und die Ausgangsleitung 12 steht am Q-Ausgang zur Verfügung. Alle Flip-Flop-Schaltungen nach den Figuren 2-5 weisen einen Takteingang auf. Wenn ein Taktimpuls der mit Takt bezeichneten Leitung zugeführt wird, wird die zu dieser Zeit an den Eingang»leitungen vorhandene Information verarbeitet, und das Ergebnis wird an die Ausgangsleitungen übertragen und dort festgehalten, bis der nächste Taktimpuls angelegt wird. Fig. 3 zeigt die logische Schaltung für das invertierende Register 20 nach Fig. Ib. Es wird die gleiche Flip-Flop-Schaltung verwendet, jedoch mit' der Ausnahme, daß der Ausgang 22 an dem investierenden Ausgang abgenommen wird, der mit C? bezeichnet ist. Dar Eing&ng 21 vird dem D-Eingang wie in Fig. 2 zugeführt. Fig. 4 zeigt eine Auaführungsform einer logischen Schaltung, die für den Produkt-Generator 30 nach Fig., 1c verwendbar ist. Die logische Schal-

409818/0736

tung umfaßt ein NAND-Gatter 34 und ein· D-Flip-Flop-Schaltung 35* Die beiden mit .31 und 32 bezeichneten Eingänge werden den beiden Eingängen des NAND-Gatterβ zugeführt, und der Ausgang des NAND-Gatters 34 wird dem D-Eingang der Flip-Flop-Schaltung 35 zugeführt. Weil das NAND-Gatter 3k den Ausgang invertiert, d. h. eine Eins an jedem Eingang erzeugt eino Null am Ausgang dieses Gatters, muß nochmals invertiert werden, um die richtige Polarität zu erzeugen. Dieser erneut invertierte Ausgang kann an dem Q-Ausgang bei 33 gewonnen werden.

Fig. 5 zeigt das logische Schaltbild für die Additionsschaltung kO nach Figo 1d. Diese Schaltung umfaßt drei Inverter 51, 52, 53· drei NAND-Gatter 5k, 55 und mit zwei Eingängen, vier NAND-Gatter 57* 58, 59 und 60 mit drei Eingängen, ein NOR-Gatter 6i mit drei Eingängen, ein NOR-Gatter 62 mit vier Eingängen und zwei D-Flip-Flop- Schaltungen 63 und 6k, Diese Schaltung, die Überträge von einem vorhergehenden Addierer an der Leitung 44 und zwei Additionseingänge an den Anschlüssen 41 und 42 empfängt, erzeugt einen Suminenausgang am Anschluß und einen Übertrag-Ausgang am Anschluß 45«

Nur als Beispiel kann daa bistabile Speicher- oder D-Flip-Flop, das mit 13 in FIg, 2, 23 in Fig. 3, 35 in Fig. 4 und 63 und 64 in Fig«, 5 bezeichnet ist, eine Hälfte des flankongetriggerten Doppel-D-Flip-Flops mit der Bezeichnung SN7474N umfassen, das von dor Firma Texas Instruments hergestellt wird= Das mit 34 in Fig. 4 bezeichnete NAND-Gatter kanu ein Abschnitt des yierfach-NAND-Gatter mit zwei Eingäben sein, das unter der Typenbezeichnung SN54OON erhältlich iet, und dio Additions-

409818/0736

schaltung, <**·· ⁱⁿ Viff« 5 mit 51 - 62 bezeichnet let, kann ein Abschnitt «ine· !»-Bit-Binar-Volladdierers Kit der Bezeichnung SN5483N sein, der ebenfalls vosi der -Firma Texas Instrumente Inc. hergestellt wird»

Obwohl die vorstehend genannten Baustein® integrierte TTL-Schaltungen sind, ist su erkennen» dafl andere Formen von integrierten Schaltungen unter Einschluß von inte·* * grierten DTL-, RTL· und MOS«Schaltungen sowie Schaltungen mit diskreten Transistor- oder Ruhranbauteilen verwendet werden können*

Pig· 6 ist eine schematische Darstellung einer vollständigen MultipÜBierschaltung xur Multiplikation von zwei dreistelligen Zahlen und zur Bildung eines fünfstelligen Produktes hiervon» Die Muliiplisierschaltgsng besteht aus den- in Fig. 1 dargestellten Sluokan· Die Multiplisierschaltung besteht aus einer Matrix von Teilprodukt-Oeneratoren 600, 601, 602_t 6G3, 6o4, €05» 6o6, 6o? und 60S. Weiterhin ist ein« Matrix v?u MäitiQnssohal^ tungsn 612, 6l3, 6i4, 615>, 6i6 und 'S 17 vorhanden, dis allen Teilprodukt-Oeneratoren, mit Aueaafcsj© der ersten Reihe, entspricht.

Ss sind awei Sätiee von Singaisgsanechlüeeen sehen. Die Anschlüsse 620, 621 und 632 an der oberen rechten Hälfte von Fig. 6 sind für die Stellen des Multiplikators vorgesehen, vobei die niedrigetwertige Stelle VPZ dem Anschluß 620 und die höchstwertig® Stelle MP2 dem Anschluß 622 zugeführt wird. Die Anschlüsse 623, 624 und 625 an der oberen linken Hälfte nach Fig. 6 sind für die Stellen des Multiplikanden vorgesehen, wobei die

409818/0736

niedrigstbewertete Stelle MC2 dem Anschluß 623 und die höchstbewertete Stelle MC2² dem Anschluß 625 zugeführt wird. Zusätzlich ist ein Satz von Ausgangaaneohlüeeen 626, 627, 628, 629 und 630 in der unteren rechten Hälfte nach Figo 6 vorgesehen, um die Stellen der Produkte abzugeben· Die niedrigetbewertete Stelle P2 erscheint am Anschluß 626, und die höchstbewertete Stelle P2 erscheint am Anschluß 630. Ein Satz von Schieberegieterabschnitten 631, 632, 633, 634 und 635 in der linken

Hälfte von Fig. 6 ist zur Speicherung und zeitlich ge-

2 steuerten Abgabe der hb'chstbewerteten Stelle MC2 des Multiplikanden vorgesehen. Ein Satz von Schieberegieterabschnitten 636, 637, 638, 639 und 640 rechts von der ersten Gruppe ist für die mittlere Stelle MC2 des Multiplikanden vorgesehen, während ein Satz von Schieberegisterabschnitten 641, 642, 643, 644 und 645 noch weiter rechts für die niedrigetbowertete Stelle MC2 des Multiplikanden vorgesehen iat. Ein Satz von Schieberegisterabschnitten 646, 647 und 648 links oben in Fig. ist für die niedrlgstbewertete Stelle MP2° des Multiplikators vorgesehen. Schieboregisterabschnitte 649, 65O, 651 und 652 sind für die mittlere Stelle MP2¹ des Multiplikators vorgesehen, und Schieberegisterabschnitt·

653» 654, 655» 656 und 657 sind für die httchstbewertete 2

Stelle MP2 des Multiplikators vorgesehen. Ein Satz von Schieberegisterabschnitten 609, 610 und 61I 1st vorgesehen, um die erste Reihe von Teilprodukten festzuhalten, bis die zweite Reiha von Teilprodukten für die Additionsschaltungen bereit ist. Ein Schieberegisterabschnitt 619 ist zur Weiterleitung von Überträgen von der Additions schaltung 612 zur Add.it ions ο ehalt ung 615 vorgesehen. Drei zusätzliche Schieberegisterabschnitte 658,

409818/0738

659 und 66O an der unteren rechten Hälfte nach Fig. 6 sind für den Ausgleich dee Schräglaufee des Produktes vorgesehen, wie es weiter unten erläutert wird.

Das niedrigstwertige Teilprodukt wird in dem Teilproduktgenerator 602 in der Mitte oben nach Figo 6 unter Verwendung der Eingänge von den.Schieberegisterabschnitten 641 und 646 erzeugt,, die die niedrigstwertigen Stellen des Multiplikanden und des Multiplikators enthalten· Dieses Teilprodukt wird in dem Teilprodukt-Gunerator 602 während eines Taktsteueritopulsintervalles gebildet und dann während des darauffolgenden Taktimpuls» Intervalls an den Schieberegieterabschnitt 611 übertragen. Zn gleicher Weise empfängt der Teilprodukt-Generator 601 Eingänge von den Schieberegieterabschnitten 636 und 647 und leitet seinen Ausgang an den Schieberegisterabschnitt 610 weiter. Der Teilprodukt-Generator 600 empfängt Eingänge von den Schieberegisterabschnitten 631 und 648 und überträgt «einen Ausgang an den Schieberegisterabschnitt 609. In gleicher Weise sind die Eingänge der Teilprodukt-Generatoren 605, 6o4, 603, 60S, 607 und 606 mit den Schieberegieterabschnitten 650, 643, 651, 638, 652 und 633 und den Schieberegisterabschnitten 655· 645, 656, 64O₁ 657 und 635 verbunden. Die Ausgänge dieser Teilprodukt-Generatoren sind jedoch mit den Additionsschaltungen 6i4, 613, 612, 617, 616 bzw. 61 ?.**&· ^feilprodukt von dem Schleberegisterabschnitt 611 wird dem Sohieberegisterabschnitt 658 zugeführt.

Xn gleicher Veise leitet der Schieberegisterabschnitt 610, der einen Eingang von den Teilproduktgenerator 601 empfängt, diesen an die Additionsschaltung

409818/0736

weiter, und der Schieberegisterabschnitt 609 empfangt einen Eingang von dem Teilprodukt-Generator 600 und leitet ihn zur Additionsschaltung 613 weiter.

Andere als die Additionesehaltung nach Fig. 1d und Fig. 5 weisen bestimmte Additioneschaltungen keinen Über· trag-Ausgang und -Eingang auf. Die Additionsschaltungen 6i4 und 617 haben keinen Übertrag-Eingangsanschiufl. Die einzigen Additionsschaltungen mit vollständigen Anschlüssen unter Einschluß von zwei Eingängen, einem Übertrag-Eingänge an Schluß, einem Ubertrag-Ausgangsanschluß und einem Summen-Ausgang sanschluß sind die Additionsschaltungen 613 und 616. Bei den Additionsschaltungen, bei denen alle diese Eingang» ~ oder AusgangsanschlUsse nicht verwendet werden, können die nichtverwendeten Anschlüsse mit Erde verbunden sein, um zu verhindern, daß Störeignale einen fehlerhaften Betrieb hervorrufen. Alternativ kann die Schaltung nach Fig. 5 in geeigneter Weise modifiziert werden, um derartige Eingangsanschlüsse zu beseitigen.

Ee «ei weiterhin auf die Schieberegisterabschnitte 646, 64i, 647, 636, 631, 650, 643, 651, 638, 633, 655 und 656 aufmerksam gemacht, bei denen zwei Auegangsleitungen mit dem einzigen Ausgangsanschluß verbunden sind. Dieses Verfahren ist in der Technik der integrierten Schaltungen gut bekannt und ist al· Fan-Out bekannt, insbesondere als Fan-Out von zwei.

Es ist ein Taktgenerator 6?C gezeigt, dessen Ausgang 671 nie der Additionsschaltung 617 verbunden ist. Es bestehen aus V_ereinfachungsgrUnden nicht gezeigte

409818/0736

Verbindungen von dem Taktsteuer-Generator-Ausgang an alle anderen Blöcke der Multiplizierscii&ltung. Für die passenden V«rbindungsenechlüase sollte auf die mit Takt in den Figuren 2-5 bezeichneten Anschlüsse Bezug genommen werden.

Bei der nun folgenden Beschreibung der Betriebsweise der Schaltung sei zunächst angenommen, daß ein Satz von Eingangszahlen kontinuierlich an den Eingangsanschlussen zur Verfügung steht, bis alle Stellen der Zahl von den Schieberegisterabschnitten 641, 636, 631, 646, 649 und 653 aufgenommen winrdm.Ee sei auf die Zeitlinie 680 entlang des rechten Teils der Zeichnung aufmerksam gemacht. Die Zeichnung ist so angeordnet, daß in irgendeinem Zeitintervall alle die Blöcke, die in einer horizontalen Zeile lieger, gleichzeitig Informationen von Blöcken empfangen, die in der unmittelbar darüber liegenden horizontalen Zeile liegen. Somit werden zum Zeitpunkt T_Q die niedrlgstbewerteten Stellen des Multiplikators und des Multiplikanden jeweils den Anschlüssen 620 und 623 zugeführt. Zum Zeitpunkt T. werden die zweithöchst bewerteten Stallen des Multiplikators und des Multiplikanden den Anschlüssen 621 und 624 zugeführt. Zur gleichen Zeit wird die niedrigstbewertete Stelle des Multiplikators in den Schieberegisterabschnitt übertragen, und die niedrigstbewertete.Stelle des Multiplikanden wird in.den Schieberegieterabschnitt 641 Übertragen.

Zum Zeitpunkt T₂ werden die hftchstbewerteten Stellen des Multiplikators und des Multiplikanden den Anschlüssen 622 und 625 zugeführtc Die mittleren Stellen des Multiplikators und des MuItipirlkanden werden den

409818/0736

Schieberegisterabcchnltten 649 und 636 abgeführt. Die niedrigstbevertete Stella dea fa.!.tipliJ. ■."■ ore wird an den Schieberegisterabachnir. t (sk'J und 'i^u Froc^!ukt(jeii8-rator 602 zugeführt., während die niedrigätvewertete Stelle dee Multiplikanden data Echieberagiiitorabschnitt 642 und dem Produktgenerator 6C2 zugeführt wird. Das durch die Multiplikation der in den Schieberegisterabschnitten 641 und 646 gebildete Teilprodukt wird in den Teilproduktgenerator 602 gebildet.

Zum Zeitpunkt T~ werden die Stellen des Multiplikatore, beginnend mit den niedrigetbewerteten Stellen, in die Schieberegisterabschnitte 648, 650 bzw, 653 über· tragen. Die Stellen dee Multiplikanden beginnend mit der niedrigsten Wertigkeit werden in die Schieberegieterabechnitte 643· 637 bzw. 631 übertragen. Das Teilprodukt der niedrlgetbewerteten Stelle des Multiplikators mit der zweitniedrigsten Stelle des Multiplikanden wird in dem Toilproduktgenerator 601 gebildet. Das in dem Teilproduktgenerator 602 gebildete Produkt wird in den Schleberegleterabschnltt 6II übertragen.

Zum Zeitpunkt T^ werden die mittleren und höchatbewerteten Stellen dee Multiplikators in dia Schieberegieterabschnitte 65I bzw. 654 übertragen. Die Stellen dee Multiplikanden, beginnend nr.lt der niedrigsten Wertigkeit, warden in die SchieberegieterabaehnJLtta 644, 638 bzw. 632 übertragen. Die niedrigstbewartete Stelle P2 des Produkte umfaßt eindeutig das einzalnc Teilprodukt, das in dem Schiebereglatexabachnitt 611 enthalten ist und wird nun an den Schieberegioterabschn.itt 658 übertragen. Das Teilprodukt der mittleren Stalle dee Multiplikators und der niedrigetbewerteten. St«.lle des Multiplikanden wird

409818/0736

BAD ORSGtNAL

in dem Produktgenerator 6O5 gebildet. Das von der niedrigetbewerteten Stelle des Multiplikators mit der höchstbewerteten Stelle des Multiplikanden gebildete Teilprodukt wird in dem Teilproduktgenerator 600 gebildet« Das in dein Produktgenerator 601 gebildete Teilprodukt wird in den Schieberegieterabschnitt 610 übertragen.

Zum Zeitpunkt T^ wird die niedrigatbewertete Stelle P2 de· Produktes in den Schieberegieterabachnitt 659 Übertragen, die höchste Stelle des Multiplikators wird in den Schieberegisterabschnitt 655 übertragen» und die mittlere Stelle des Multiplikators wurde in den Schieberegisterabschnitt 652 übertragen. Die Stellen des Multiplikanden werden» beginnend alt der niedrigsten Wertigkeit, in die Schieberegisterabschnitt· 645, 639 bzw. 633 übertragen. Das Teilprodukt zwischen der mittleren Stelle des Multiplikanden und der mittleren Stelle des Multiplikators wird in dem Teilprodukt-Generator 6o4 gebildet. Die Additionsschaltung 6i4 bildet die Summe des in dem Produktgenerator 605 gebildeten Teilproduktes und des in dem Schieberegisterabschnitt 610 enthaltenen Teilproduktes· Der Schieberegisterabschnltt 609 empfängt das in dem Teilproduktgenerator 6OO erzeugte Teilprodukt.

Zum Zeitpunkt Tg erscheint die niedrigstwertigste Stelle P2 des Produktes am Ausgangsanschluß 626. Die zweitniedrigste Stelle F2 des Produktes wurde in der Additionsschaltung 6i4 gebildet und wird an den Schieberegisterabschnitt 66O übertragen. Die höchste Stelle des Multiplikators wird an den Schieberegieterabschnitt 656 übertragen, und die beiden höchsten Stellen des Multiplikanden werden an die Schieberegisterabachnitte bzw. 634 übertragen. Die Additionsschaltung 613 emp-

409818/0736

fängt das in dem Schieberegisterabschnitt 609 gespeicherte Teilprodukt, und das In dem Generator 6o4 gebildete Teilprodukt zusammen mit dem Übertrag von der Additions-.schaltung 6i&. Der Teilproduktgenerator 608 bildet das Teilprodukt zwischen der höchsten Stelle des Multiplikators und der niedrigsten Stelle des Multiplikanden. Der Teilprodukt-Generator 603 bildet das Teilprodukt zwischen der mittleren Stelle des Multiplikators und der höchsten. Stelle des Multiplikanden.

Zum Zeitpunkt T„ erscheint die zweitniedrigste Stelle P2 des Produktes am Anschluß 627, und die höchsten Stellen des Multiplikators und des Multiplikanden werden an die Schieberegisterabschnitte 657 bzw. 635 Übertragen. Das Teilprodukt zwischen der höchsten Stelle des Multiplikators und der mittleren Stelle des Multiplikanden wird in dem Teilprodukt-Generator 607 gebildet. Die Additionsschaltung 617 empfangt das Teilprodukt von dem Teilprodukt-Generator 6O8, und die Summe von der Additionsechaltung 613. Die Additionsschaltung 612 empfängt das in dem Teilprodukt-Generator 603 gebildete Teilprodukt und den in der Additionsschaltung 613 erzeugten Übertrag·

Zum Zeitpunkt Tg erscheint die dritte Stelle P2 des Produktes am Anschluß 628, und das durch die beiden höchsten Stellen des Multiplikators und des Multiplikanden gebildete Produkt wird in dem Teilprodukt-Generator 606 gebildet« Der Schieberegisterabschnitt 619 empfängt den Übertrag von der Additionsschaltung 612, die Additionsschaltung 616 empfängt das in dem Teilprodukt-Generator 607 erzeugte Teilprodukt, und die in der Additionsschaltung 612 erzeugte Summe zusammen mit dem in der Additions-

409818/0736

schaltung 617 erzeugten Übertrag.

Zum Zeitpunkt T₉ erscheint die nächsthöhere Stelle P2^ dee Produktes am Anschluß 629· öie Additionsschaltung 615 summiert das Teilprodukt vom Teilprodukt-Generator 606, die in dem Schieberoßisterabschnitt 619 gespeicherten Überträge und den in der Additionsschaltung 616 erzeugten übertrag·

Schließlich erscheint zum Zeitpunkt T₁^ die höchste Stelle P2 des Produktes am Anschluß 630.

Zu jedem Zeitpunkt iet die vollständige Information über zwei Zahlen und deren Produkt in den verschiedenen Stufen der Berechnung in einer einzigen horizontalen Zeile oder einem horizontalen Pegel enthalten. Somit wird die Multiplizierschaltung für diesen speziellen Satz von Zahlen in anderen Zeilen oder Ebenen nicht benötigt. Daher können andere Zeilen oder Ebenen der Multiplizierschaltung zur Erzeugung anderer Produkte verwendet werden· So ist es zu erkennen, daß_t wenn die Ebene oder Zeile T-in der sechsten Stufe der Multiplikation eines ersten Satzes von Zahlen verwendet wird, die Bauteile, die in der Ebene T^ liegen, in der fünften Stufe der Multiplikation eines zweiten Satzes von. Zahlen verwendet werden, während die Bauteile, die in der Ebene T₃ liegen, in der vierten Stufe der Multiplikation eines weiteren dritten Satzes von Zahlen verwendet werden können.

Auf diese Weise IA es möglich, daß alle Stufen der Multiplizierschaltung voller Informationsbits sind, die verschiedene Stufen der Multiplikation verschiedener Sätze

409818/0736

von Zahlen umfassen, Veil in der dargestellten Multiplizierschal tung horizontale Gruppen oder Ebendl vorhanden sind, die elf Seitintervallen entsprechen, können elf unterschiedliche Sätze von Zahlen in den verschiedenen Stufen der Msxltiplizisrschaltung in verschiedenen Zuständen der Rechenoperation gespeichert sein« Es kann weiterhin gaseiien werden_: ύα,ύ in auföina:n.d«r.folgenden Zeltintervallen beispielsweise aufeinanderfolgende Stellen, die dar niedrigstwertigen Stelle eines Produktes entsprechen, am AusgangsaasoSiluß 626 für jedes aufeinanderfolgende Zeitintervall erscheinen« Weiterhin erscheint zu einem vorgegebenen Zeitintervall die dritte Stelle eines ersten Produktes am Anschluß S28 gleichzeitig mit dem Erschoissesp d&T zweiten Stelle eines zweiten Produktes aus Anschluß 627 und dem Brecheinen der ersten Stelle eines dritten Produktes am Anschluß 626. Aus diesem Grunds wurde gesagt, daß die Stellen eines bestimmten Produktes zeitlich versetzt sind oder schräg laufen, und $ie Stell«« der Multiplikatoren und der Multiplikanden, die in die Bingangsanschltiese eingeführt werden, sollten außerdem seitlich versetzt sein.

Es wurde weiter oben gesagt» daß die Gründe für die Schieberegister&bschnitte 658, 659 und 660 an den Pegeln T^₁ T- und T^ später erläutert würden» Es kann gesehen werden, daß die niedrigstwertige Stelle Pg des Produktes in dem Schieberegieterabschnitt 611 awei Zeitintervalle höher erscheint ale die zweitniedrigste Stelle P2 in der Additionsschaltung 6i4 gebildet wird, daß jedoch die nächsthöhere Stelle F2^ In der Additionsschaitung 616 lediglich ein Zeitintervall früher gebildet wird als die höchste £ teile P2 " irs des· Additionsschaltung 615 ge-

4U9818/0736

gildet wird. Somit ist die zeitliche Versetzung der niedrigeren Stellen des Produktes unterschiedlich von der zeitlichen Versetzung der höheren Stellen. Die Einfügung der Schieberegisterabschnitte 658, 659 und 660 verzögert die Abgabe der niedrigsten Stellen, so daß der Schräglauf oder die zeitliche Versetzung alier Stellen des Produktes gleich ist. Das heißt, jede Stelle erscheint lediglich ein Zeitintervall vor der nächsthöheren Stelle.

Dor Schräglauf oder die zeitliche Versetzung der Stellen des Produktes kann durch die Hinzufügung zusätzlicher Schieberegisterabschnitte an den richtigen Ausgangsanschlussen beseitigt werden« Wenn ein zusätzlicher Schieberegisterabschnitt zwischen der Additionsschaltung 616 und dem Anschluß 629 angeschaltet wird, zwei zusätzliche Schieberegisterabschnitte zwischen der Additionsschaltung 617 und dem Anschluß 628 eingeschaltet werden, drei zusätzliche Schieberegisterabschnitte zwischen dem Schieberegisterabschnitt 660 und dem Anschluß 627 eingeschaltet werden und vier zusätzliche Schieberegisterabschnitte zwischen dem Schieberegisterabschnitt 659 und dem Anschluß 626 eingeschaltet werden, so ist der zeitliche Schräglauf des Produktes beseitigt, und das Produkt erscheint im Parallelformat.

Ähnliche zusätzliche Schieberegisterabschnitte können mit den Eingangsanschlüssen verbunden werden, wenn die zu multiplizierenden Zahlen lediglich in Parallelformat zur Verfugung stehen und daher eine zeitliche Versetzung oder einen Schräglauf erfordern·

Die in Fig. 6 dargestellte Multiplizierschaltung ist

409818/0736

lediglich, zur Multiplikation positiver Zahlen verwendbar· Bei einigen Arten von Multiplikationsvorgängen, insbesondere bei denen» die zur Fourier-Analyse oder für Transformationsarbeiten verwendet werden, bei denen eine der Multiplikationszahlen Sinus- und Cosinusfunktionen darstellt, andern sich die Zahlen von positiven Werten zu negativen Werten und zurück zu positiven Werten in einem Satz von Zahlen« Um die Notwendigkeit komplizierter logischer Netzwerke zur Berücksichtigung der Vorzeicn^enanSPfrung^wird in vielen Fällen die Zweier-Komplement-Arithmetik verwendete Fig. 7 zeigt eine Multiplizierschaltung, die der nach Fig. 6 ähnlich ist, wobei jedoch Änderungen vorgenommen wurden, damit sie in der Zweier-Komplement-Rechentechnik arbeiten kann» Die Zweier-Koüiplement-Multiplikation ist, beginnend mit Seite i6t, in der vorstehend genannten Literaturetelle unter dem Kapitel "Background" beschrieben«

Es gibt vier unterschiede zwischen der Fig. 7 und der Fig. 6. Zunächst sind die drei Schieberegisterabschnitte 735t 7^0 und 7^5 nunmehr invertierende Schieberegisterabschnitte, wie es in Fig. 1b und 3 gezeigt ist· Zweitens ist der Schieberegisterabschnitt 609 nunmehr eine Additionsschaltung 7O9> und es besteht eine Verbindung zwischen dem Schieberegisterabschnitt 75^ und der Additionsschaltung 709 für die Übertragung der höchsten Stelle des Multiplikators an die Additionsschaltung, die mit dem Produktgenerator 700 verbunden ist, der das Produkt zwischen der niedrigsten Stelle des Multiplikators und der höchsten Stelle des Multiplikanden bildet« Drittens wurde der Schieberegisterabschnitt 6i9 nach Fig. 6 in die Additionsschaltung 719 umgewandelt·

409818/0736

Viertens wurden die Additioneschaltw g 718 und di© Schiaberegisterabschnitte 761, 7^2 und 7^3 M»zugefügt. Das Register 761 speichert den Ausgang des Proüsktgenerators 700 für einen Taktsteuerayklue und leitet as desin an einen Eingang der Additionaoclmltung 718 zur Addition sait irgendwelchen in der Additionsschaltung 709 erzeugten Überträgen. In ähnlicher Weise speichern die Schieberegisterabschnitte 762 und 763 die Ausgänge des Produktgenerators 703 bzw. der Additionsschaltung 7^8 für eine Taktimpulsperiode und leiten sie dann an die Eingänge der Additicnsschaltung 719 weiter.

Der Zweck der ersten beiden Änderungen besteht darin, daß die Multiplizierschaltung negative Multiplikatoren verarbeiten kann, und der Zweck der letzten beiden Änderungen besteht darin, daß die Multiplizierschaltung negative Multiplikanden verarbeiten kann?

Die Multiplizierschaltung nach Fig. 6 weist Ein«· richtungen für lediglich fünf Stellen in dem Produkt auf, um den übergang von Fig« 6 nach Figo 7 zu vereinfachen. Ss ist jedoch tauglich, ein sechsstelliges Produkt von zwei dreistelligen Binärzahlen zu. bilden. Venn daher die Multiplizierschaltung die maximale Kapazität verarbeiten soll, ist ein Übertrag-Auegangsanschluß an der Additions-

B.

schaltung 615 vorzusehen, ein P2"-Av\agangaanschluß muß vorgesehen werden, und ein Schiaieregisterabschnitt muß vorgesehen werden, um irgendwelche in der Additionsschaltung 615 erzeugte Überträge an den zusätzlichen Ausg&ngsanschluß um ein Taktimpulsintervall später zu übertragen. Die fünf Produkt-Stellananachlüaee P2° bis P2 nach Fig. 7 reichen aus, weil eine Stelle ^eder Zahl im Zweier»

409818/0736

Komplement zur Vorzeichenixiformation verwendet wird und daner dae Produkt von zwei dreistelligen Zweier-Komplement -Zahl en niemals fünf Stellen Überschreiten muß.

Obwohl Multiplizierschaltungen für dreistellige Zahlen mit dreistelligen Zahlen in den Figuren 6 und 7 gezeigt sind, iat es offensichtlich, daß die beschriebenen Prinzipien in bekannter Weise auf irgendeine Anzahl von Stellen entweder beim Multiplikator oder beim Multiplikanden oder bei beiden ausgedehnt werden kann. Typischerwaise sind Multiplikatoren mit acht Stellen und sechzehn Steilen nicht ungewöhnlich. Die vorstehend beschriebenen Schaltungen sind insbesondere in Rechnern zur Durchführung der Fourier-Transformation oder zur Berechnung einer Fourier-Analyse einer Schwingungsform oder bal Vocoder-Verarbeitungsvorgängen brauchbar· Die beschriebene Multiplizierachaltung ist insbesondere bei d*T Errichtung nützlich, die in der US-Patentschrift ». ..·... (US-Patentanmeldung s/ff 103.503/71) der gleichen Anns© I der in beschrieben 1st.

Ee gibt ein andere« Verfahren, utn einige dor Blöcke nach Fig, 6 so umzuändern, daß die Zwti©r-Kosiplera©»t-Multiplikation abglich, wird. Die Schieberegieterab- «ölmitte 648, 652, 645* 635. 65? und 640 werden in invertierende Ragisterabschnitte umgewandelt. Der Sehieberegieterabschnitt"609 wird in eine Additionsschaltung umgewandelt, wobei einer der Eingänge mit dem Ausgang dee Produktgenexators 6OO und der andere Eingang mit dem Ausgang des Schietoerdgisterabechnittas 632 verbunden ist, Ber über trag- Eingang iat mit dem Ausgang· dos Schieber e gieterabschnitta* 554 verbunden. Dar ül-rtrag-Auagang ist

409818/0738

- ZS -

mit einem zusätzlichen Schleberegisterabschnitt in der Zeitlinie Tg und dann mit dem »weiten Eingang der Additionsachaltung 612 verbunden» Dex" Sutmnenausgäng ist mit einem der Eingänge dor Ädditionesohalcung 613 verbunden.

Auf Seite 162 der vorstehend genaiiiiten Literaturstelle sind unter denj Kapitel "Background* awsi Verfahren zur Durchführung dor Multiplikation unter Verwendung von negativen Zahlen in dem Multiplikanden beschrieben. Dieses alternative AusführungsbeispieX verwendet das erste beschriebene Vorfahren» während die Figo 7 das zweite beschriebene Verfahren verwendet*

Patentansprüche:

409818/0736

Claims (4)

1. flj Binäre Multiplizlersohaltun£j zur Multiplikation eines

   Multiplikators und eines Multiplik&nten miteinander, wobei jede Stelle des Multiplikators und dss Multiplikanten durch ein Signal dargestellt sind, gekennzeichnet durch erste Einrichtungen zur Erzielung eines zeitlichen Abstandes der jeweiligen die Stellen des Multiplikators darstellenden Signale von dom die nächstniedrige Stelle darstellenden Signal um aina Zeiteinheit und zum Verfügungsteilen dieser Signale für sin«? Anzahl von aufeinanderfolgenden Zeiteinheiten, die gleich der Anzahl der Stellen in dem Multiplikanten ist, zweite Einrichtungen zur Erzielung eine» Zeitabstandes der jeweiligen die Stellen des Multiplikanten darstellenden Signale von de» die riächstnledrigere Stelle des Multiplikanten darstellenden Signals um eine Zeiteinheit und zum VerfUgungstellen dieser Signal« für eine Anzahl von abwechselnden Zeiteinheiten, deren Anzahl gleich der Anzahl der Stellen in dem Multiplikator ißt, eine Reihe von Teilproduktgeneratoren für jede Stelle des Multiplikators, wobei jede Reihe eine Wertigkeit entsprechend der Wertigkeit der entsprechenden Stelle des Multiplikators aufweist, wobei weiterhin jede Reihe von Produktgeneratoren eine Anzahl von Teilproduktgeneratoren aufweist, die gleich der Anzahl der Stellen des Multiplikanten ist, wobei ferner jeder Teilproduktgenerator· eine Wertigkeit in der Reihe aufweist, die der Wertigkeit der entsprechenden Stelle des Multiplikanten entspricht und wobei jeder Teilprodukrgenerator einen ersten und zweiten Eingang empfangen und einen Ausgang erzeugen kann. Einrichtungen zur Zuführung der zeitlich verzögerten, jede Multiplikatorstalle darstellenden Signale an Jeden Teilproduktgenerator in einer entsprechenden Reihe von TeiL-produktgeneratoren in aufeinanderfolgenden Zeitintervallen ale erster Eingang, Einrichtungen zur Zuführung der zeitlich verzögerten, jede Stelle des Multiplixanten darstellenden Signale an einen entsprechenden Produktgenerator in Jeder der Reihen in abwechselnden Zeitintervallen als zweiter Eingang, eine Anzahl von bewerteten Reihen von Additionssohaltungen, die so angeordnet sind, daß die niedrigetbewertete Reihe von Additionssohaltungen der zweitniedrigs.ten Stelle des MultinUcators entspricht, wobei eine Reih« von Additionsschaltungen

   A09818/0736

   weniger ale Reihen von Teilproduktgen^ritoren vorgesehen ist und die Anzahl der Additionsschaltut^n in jeder Reihe gleich der Anzahl von Teilproduktgeneratoi 3 ■ In jeder Reihe von Teilproduktgeneratoren ist» wobei femei? jede Additionsschaltung einen ersten Eingang empfangen '-.ind einen Suinmenausgang sowie einen Übertrag-Ausgang liefern kann, wobei weiterhin jede Additlonssshaltung mit Ausnahme der höchstbewerteten Additionsscheltung in der erstsn Reihe einen zweiten Eingang empfangen kenn und wobei Jede Additionsschaltung mit der Ausnahme der niedrigstbawerteten Additionsschaltung in Jeder Reihe einen Übertrag-Eingang empfangen kann_p und wobei ferner vorgesehen 1st, daß Jede Additionsschaltung mit Ausnahme der niedrigstbewerteten Additionssehaltung in jeder der Reihen so angeschaltet 1st, daS sie einen Übertrag-Eingang von der näohstniedrig bewerteten Additionssehaltung in der Reihe empfängt, daß Einrichtungen zur Zuführung der Ausgange der entsprechenden Teilproduktganaratoren in der zweitniedrigst bewerteten Reihe als zweiten Eingang an die Additionssohaltungen in der ersten Reihe isid zur Zuführung der Ausgänge des Teilproduktgenerators in der nlsdrlgstbewerteten Reihe/ der die Stelle des Multiplikanten empfängt, die um eine Stelle höher ist als die, die von dam entsprechenden Teilproduktgenerator in der zweitniedrigst bewerteten Reihe empfangen wird, als erster Eingang an alle Additionssohaltungen Bit Ausnahme der Additionsschaltung für die höchste Wertigkeit in der ersten Reihe vorgesehen sind, daiä jode der AtSdltionseoh&ltungen in den übrigen Reihen dioden dritten und höher bewerteten Stellen des Multiplikators entspreohsn, so angeschaltet ist, daß sie den Ausgang doe Teilproduktgenerators mit der entsprechenden Wertigkeit in der Reihe mit der gleichen Wertigkeit von Teilproduktgeneratoren wie dsr erste Eingang empfängt, daß alle Additionsechaltungen mit Ausnahme der hächst« bewerteten Additionsschaltungen in jeder der übrigen Beinen so angeschaltet sind, da3 sie ale zweiten Eingang can Sumznenausgang cer nächsthöher bewerteten Äctditionsschaltungen in der nächf tni.edriger bewerteten Reihe empfangen, und Saß die höchst bewerteten Additionsschaltungen in jeder der übrigen

   409818/0736

   ·. -JS -

   Reihen so-angeschaltet sind« daß sie als zweiten Eingang den Übertrag-Ausgang der höchstbewertnten Additionsschaltungen der vorhergehenden Reihe empfangen, urri eine Anzahl von Ausgangsanschlüssen, von denen der höchstbewertete Ausgangsanschluß mit dem Übertrag-Ausgang der höchstbewerteten .Additionsschalung der höchstbewertoten Reihe verbunden 1st, wobei jeder der Summenausgähge jeder der Additionsschaltungen in der höchstbewerteten HeIhQ mit «ilnonj entsprechenden Ausgangaanschluß verbunden ist, wobei ferner jeder Summenau3gang der niedrigstbewerteten Additionssohaltungen in jeder der niedriger bewerteten Reihen mit einem entsprechenden Ausgang verbunden ist und wobei der niedrigstbewertete Ausgangsanschluß mit dem Ausgang des niedrigstbewerteten Teilproduktgenerators in der niedrigstbewerteten Reihe der Teilproduktgeneratoren verbunden 1st.
2. 2. Binäre Multiplizierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Teilproduktgenerator und Jede Additionasohaltung Spelchoreinriohtungen zum Festhalten der erzeugten Ausgänge für zumindest ein Taktimpulsintervall einschließt.
3. 35. Binäre Multiplizierschaltung nach Anspruch 1, dadurch ge kennzeichne t , daß dio ersten und zweiten Einrichtungen zur Erzielung eines seitlichen Abstandes der Signale erste und zweite Sätze von Schieberregistern sind.
4. 4. Binäre Multiplizierschaltung nach Anspruch 3, dadurch gekennzeichnet ς. daß der erste Satz von Schieberregistern zur Erzielung eines Zeititbstandes bai den Stellen des Multiplikators ein Schieberegister für jede Stelle des Multiplikators umfaßt, daß jedes Schieberregister (a) in dem ersten Satz von Schieberregistern «o viele Abschnitte wie die Summe der Anzahl der Stellen in dem Multiplikanten und (b) der zweiten Potenz aufweist, die der Wertigkeit der Multiplikatcrstelle entspricht, die in diesem Sch3oberr9ßi3ter zeitlich versetzt wird, und daß der zweite Satz von Schieber« registem zur Erzielung des zei.MJ.chea Abstandsder Stellen

   409818/0736

   des Multlplikanten ein Schieberregister für jede Stelle des Multlplikanten umfaßt, wobei jedes Schieberregister des zweiten Satzes von Schieberregistern eine Anzahl von Abschnitten aufweist, die um eins kleiner ist als die doppelte Anzahl der Stellen des Multiplikators. .

   Binäre MuItiplizierschaltung naoh Anspruch 2_S dadurch gekennzeichnet, daß -die ersten und zweiten Einrichtungen zur Erzielung eines zeitlichen Abstandes erste und zweite Sätze von Schleberregisfce.m sind ο

   BinäreMultiplizierschaltung nach Anspruch 5=* dadurch gekennze lehnet, daß der erste Satz von Sohieberregißtern zur Erzielung ainea zeitlichen Abstandes der Stellen des Multiplikators ein Schieberregister für jede Stelle des Multiplikators umfaSt, daß jedes Schieberregister In dem ersten Satz von Schieberegistern eine Anzahl von Abs etui tten aufweist, die der Summe der (a) Anzahl der Stellen des MuItipiikantsn und (b) der zweiten Potenz entsprechend der Wertigkeit der Multiplikatorstelle entspricht, die in diesem Schieberregister· zeitlich versetzt wird, und daß der zweite Satz von Suhleberregistern zur Erzielung des zeitlichen Abstandes der Stellen des Multlplikanten ein Sohieberregister für jede Stelle des Multipllkanten umfaßt, wobei jedes Sohieberregister in dem zweiten Satz von Schieberregistern eine Anzahl von Abschnitten aufweist, die um eins kleiner ist als die doppelte Anzahl der Stellen des Multiplikators.

   Binär« Multiplizierschaltung nach einem der vorhergehenden Ansprüohe zur Multiplikation eines Multiplikators und eines Multlplikanten miteinander, wcbel jede Stelle des Multiplikators und des MuItipiikanten durch ein Signal dargestellt ist, dadurch gekennzeichnet, daß erste Einrichtungen zur Erzielung eines zeitlichen Abstandes der die jeweiligen Stellen dea Multiplikators darstellenden Signale von dem die nächstniedrigere Stelle darstellenden Signal um eine Zeiteinheit

   4Q9818/0736 /

   -je -30

   und zum Zurverfügungsteilen dieser Signale für eine Anzahl YOQ abwechselnden Zeiteinheiten, deren Anzahl gleich der Ansah! der Stellen In dem Multiplikator 1st, vorgesehen sind, dafi «ine Reih« von Teilproduktgeneratoren für jede Stelle des HuItipiikatore vorgesehen ist,, daß jede Reihe eine Wertigkeit aufweist, die der Wertigkeit der entsprechenden Stelle des Multiplikators entspricht, daß jede Reihe von Produktgeneratoren eine Anzahl vors Teilproduktgeneratoren aufweist, die gleich der Anzahl der Stellen in dem Multlplikanten ist, dafi jeder Tellproduktga&erator ©Ine Wertigkeit in der Reihe aufweist, dit der Wertigkeit der entsprechenden Stelle des Multiplikanten entspricht, OaS jeder Teilproduktgenerator erste und zweit« Eingangs empfangen und einen Ausgang erzeugen kann, daß Einrichtungen zur Zuführung der zeitlich verzögerten, jede Multiplikators teile darstellenden Signale an jedem Teilproduktgenerator In einer entsprechenden Reihe von Teilproduktgeneratoren ale »reter Eingang vorgesehen sind, daß Einrichtungen zur Zuführung der zeltlich verzögerten, jede Stelle des Multiplikanten darstellenden Signale an einem entsprechenden Produktgenerator in jeder der Reihen mit der Ausnahme der höchstbewerteten Reihe als zweiter Eingang vorgesehen sind, daß Einrichtungen zur Zuführung von das Einer-Komplement der Stellen des Multiplikanden darstellenden Signale an die Teilproduktgeneratoren in der höehatbowerteten Reihe als zweiter Eingang vorgesehen sind, daß eine Vielfalt von verwerteten Reihen von Aaditlonssohaltungen so angeordnet 1st, daft die nledrigstbewertete Reihe der Addltlonsschaltungen der zweitniedrigsten Stelle des Multiplikators entspricht, wobei eine Reihe von Additionsschaltungen weniger vorgesehen 1st, als Reihen von leilproduktgeneratoren, daß die Anzahl der Additionssohaltungen In jeder Reihe gleich der Anzahl von Tellproduktgeneratoren in jeder Reihe von Teilproduktgeneratoren 1st, daß jede Addltlonsschaltung einen ersten Eingang empfangen und einen Suamenausgang und einen Übertrag-Ausgang liefern kann, daß jede Additlcnsschaltung mit der Ausnahme der höohetbewerteten Additionsschaltung in der ersten Reihe einen zweiten Eingang empfangen kann, daß jede AcJd Lticnsschaltung mit Ausnahme der niedrigetbewerteten Additionsachaltung in jeder Reihe

   409818/0736

   einen Übertrag-Eingang empfangen kann, daß jede Additionssohaltung mit der Ausnahme der niedrige ^bewerteten Additionssohaltung in jeder der Reihen so angeschaltet ist« daß sie einen Übertrag-Eingang von der nächstniedrig bewerteten Additionsschaltung in der Reihe empfängt, daß Einrichtungen zur Zuführung der Ausgänge der entsprechenden Teilproduktgeneratoren in der zweltniedrigstbewerteten Reihe als erste Eingänge an die Additionsschaltung in der ersten Reihe und zur Zuführung des Ausganges des Teilproduktgeneratora in der niedrigetbewerteten Reihe« der die Stelle des MuItipi ikan ten empfängt* die um eine Stelle höher 1st als die von dem entsprechenden Teilproduktgenerator in der zweitniedrigstbewerteten Reihe als zweit» Eingänge an alle Additionssohaltungen in der ersten Reihe mit der Ausnahme der höchstbewerteten Additionssohaltung vorgesehen sind, daß jede Additionsschaltung in den übrigen Reihen« die den dritten und höher bewerteten Stellen das Multiplikators entsprechen, so angeschaltet 1st, daß sie den Ausgang des Teilproduktgenerator» mit der entsprechenden Wertigkeit in der Reihe mit der gleichen Wertigkeit von Teilproduktgeneratoren als ersten Eingang «empfingt, daß alle Additionesohaltungen mit Ausnahme der höchstbewerteten Additionssohaltungen in jeder der übrigen Reihen so anges anal tat sind, daß sie als zweiten Eingang den Suewmansgang der nlchsthöher bewerteten Additionssohaltung in der nÄohstniedrlg bewerteten Reihe empfangen, daß die höcbetbewerttten Additionsschaltungen in jeder der übrigen Reiben eo angeschaltet sind, daß sie als zweiten Eingang den Übertag-Auegang der höchstbewerteten Additionasohaltungen der vorhergehenden Reihe empfangen, daß eine Vielzahl von Auegangeanschlussen vorgesehen ist, von denen der höchstbewertete Ausgangsanechluß mit dem Übertrag-Ausgang der höohstbeworteten Additicnsschaltung der höchstbewerteten Reihe verbunden ist, daß jeder Summenausgang jeder der Additionsschaltungen In der höchstbewerteten Reihe mit einem entsprechenden clez· Ausgangsanrehlüsse verbunden ist, daß jeder Summenausgang der niedrig?!-.bewerteten Additioneschaltungen in Jeder der niedriger bewerteten Reihen mit einem entsprechenden Ausgang verbürgen ißt und daß der

   409818/0736

   BAD ORJGJNAL

   niedrige tbewer te te Ausgangs ans chluß mit dem Auegang des niedrigetbewerteten Teilproduktgenerators in der niedrigetbewerteten Reihe der Teilproduktgeneratoren verbunden ist β

   409818/0736

   Leerseite