DE2334744A1 - Binaer-logikschaltung fuer digitale rechenoperationen - Google Patents
Binaer-logikschaltung fuer digitale rechenoperationenInfo
- Publication number
- DE2334744A1 DE2334744A1 DE19732334744 DE2334744A DE2334744A1 DE 2334744 A1 DE2334744 A1 DE 2334744A1 DE 19732334744 DE19732334744 DE 19732334744 DE 2334744 A DE2334744 A DE 2334744A DE 2334744 A1 DE2334744 A1 DE 2334744A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- logic
- effect transistors
- information
- aforementioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/5016—Half or full adders, i.e. basic adder cells for one denomination forming at least one of the output signals directly from the minterms of the input signals, i.e. with a minimum number of gate levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Complex Calculations (AREA)
- Junction Field-Effect Transistors (AREA)
Description
PATENTANWÄLTE F.W. H EM M E R ICH ■ G E R D M Ü LLE R ■ C. G KOSSE 71 9^6. he
- btl -
7*7.1973
TÜpkyo Shibaura Electric Company Limited,
72 Horikawa-cho, Saiwai-ku, Kawasaki-shi,
Kanagawa-ken, Japan i 2334/44
Binär-Logikschaltung für digitale Rechenoperationen
Diese Erfindung befaßt sich mit einer Binär-Logikschaltung
für digitale Rechenoperationen, sie befaßt sich insbesondere aber mit einer einem aus vier Logikeinheiten bestehenden
universalen Additions-und Subtraktionsschaltung«
In jüngster Zeit sind Komputer oder andere Rechner entwickelt worden, die in LSI-Halbleitertechnik als Chip einer sogenannten
integrierten Schaltung hergestellt werden· Dafür ist es notwendig, die Schaltungsanordnung ohne Verlust einer Schaltungsfunktion
zu vereinfachen. Sollen Feldeffekttransistoreu
-lit isoliertem Gatt oder mit isolierter Steuerelektrode verwendet
werden, dann muß die Schaltungsanordnung der Logikschaltung noch mehr vereinfacht werden» IGFET-Transistoren
oder Feldeffekttransistoren mit isolierter Steuerelektrode sind auch als MOSFET-Transistoren oder als Metalloxydfeldeffekttransistoren
bekannt, deshalb wird auf sie im Rahmen dieser Erfindung nur als FET-Transistoren oder als Feldeffekttransitoren
Bezug genommen. Die bisher bekannten Schaltungen benötigen eine große Anzahl von Feldeffekttransistoren (FET)
als Logikschaltelemente, und dies macht die Herstellung einer
integrierten Schaltung so schwierig. Diese Schaltungen benötigen für die große Anzahl an Feldeffekttransistoren so viele
komplizierte Verbindungen und eine solche Anordnung der Schaltung, daß die Abmessung des Chip groß wurde, was wiederum
die Herstellungskosten für diese Schaltung erhöhte. Arbeitet nun eine Schaltung mit einer großen Anzahl von Schaltungselemente^
deh. mit mehrstufigen Logikgattern, dann hat dies auch eine Erhöhimg der Schaltzeit zur Folge, und dies ist
unfoef x-iedi »end ,
Ziel dieser Erfindung ist somit die Schaffung einer universalen
303805/1023
PATENTANWÄLTE F.W. H EM M E R ICH · G E R D M Ü L LE R - D . G R OSSE 7I j'i-6 .he
- bh -7.7.1973
Additions-und Subtraktionsschaltung.
Entsprechend dieser Erfindung besteht eine universale Additions-und
Subtraktionsschaltung aus:-
a) Einer ersten Logikeinheit für Logikoperationen mit einem ersten Operanden und einem zweiten Operanden und für die
Information eines vorhergehenden Bits. Diese Logikeinheit macht daraus als Ausgang eine Übertragsinformation;
b) Einer zweiten Logikeinheit für Logikoperationen mit den vorerwähnten ersten und zweiten Operanden, mit der Information
des vorhergehenden Bits und mit dem vorerwähnten Ausgang der Übertragsinformation. Diese Logikeinheit bildet
daraus die Antwort auf die Rechenoperationen an dem ersten Operanden und an dem zweiten Operanden.
c) Einer dritten Logikeinheit für Logikoperationen am zweiten Operanden, am Ausgang der Übertragsinformation und
an der Information des vorhergehenden Bits. Diese Logikeinheit bildet daraus den Ausgang einer Borginformation·
d) Schließlich auch noch aus einer vierten Logikeinheit für Logikoperationen an einer ersten Operationsinstruktion,
an dem vorerwähnten Ausgang der Übertragsinformation und an dem bereits erwähnten Ausgang der Borginforraation. Diese
Logikeinheit bildet daraus den Ausging einer Information für ein nachfolgendes Bit.
Bei einem Ausführungsbeispiel dieser Erfindung ist die vierte
Logikeinheit in der Lage, eine Lopikoperation an einer
invertierten Operationsiiuaf ruktion durchzuführen, die zusätzlich
zu der vorerwähnten Operationsinstruktion. zu dem vorerwähnten
Ausgang dt,r Übert rj^sinformation und dem Ausgang dar
Borginfort-itic; aufgesclie.-t.-st wird.
Bei einem md:r ί: Ausfiila: -::r ?sb ö·.!..-·. ?iel ä-.eser Erfindung Ist
303 385/1023
PATENTANWÄLTE F.W. HEMMERICH · GERD HÜL'.ER · C. GROSSE 71 9k6, he
- bh 7.7.1973
die dritte Logikeinheit in der Lage, eine Logikoperation an
der vorerwähnten Ope-rationsinstruktion durchzuführen, die
zusätzlich zu den bereits erwähnten zweiten Operanden, zu dem Ausgang der Übertragsinformation und zu der Information
des vorhergehenden Bits aufgeschaltet wird.
Diese Erfindung wird nachstehend nun anhand der mit Zeichnung dargestellten Ausführungsbeispiele näher erläutert·
Die Zeichnung zeigt in:-
Fig. 1 Einen Blockschaltplan für ein Ausführungsbeispiel dieser Erfindung, das mit vier Feldeffekttransistoren
arbeitet.
Fig. 2 Ein schematisches Schaltbild für das mit Fig. 1 dargestellte Ausführungsbeispiel des Erfindungsgegenstandes.
Fig. 3 Einen Blockschaltplan für ein anderes Ausführungsbeispiel
dieser Erfindung.
Fig. k Ein schematisches Schaltbild für das mit Fig. 3
dargestellte Ausführungsbeispiel des Erfindungsgegenstandes ·
Fig. 5 Eine Wahrheitstabelle betreffend die Logikoperation
des mit Fig. 1 und Fig. 2 dargestellten Ausführungsbeispieles.
Fig. 6 Eine ¥ahrheitstabelle betreffend die"Logikoperation
des mit Fig. 3 und Fig. h dargestellten Ausführungsbeispieles .
In den Zeichnungen sind durchweg einander identische oder einander entsprechende Teile mit der gleichen Hinweiszahl gekennzeichnet.
So gehören zu dear mit Fig. 1 dargestellten universalen
Additions-und Subtraktionsschaltung die vier Logikeinheiten 100, 120, 170 und l40. Die erste Logikeinheit, der
309885/1023
PATENTANWÄLTE F.W . H EM M E R ICH ■ G E R D V Ü LL E R · D . G R O SSE 71 9^6. he
- bh -
7.7.1973
v -^"23347A4
ein erstes Operandensignal An. ein zweites Operandensignal Bn und ein die Information des vorhergehenden Bits enthaltende
Signal aufgeschaltet werden, arbeitet so, daß an seinem Ausgang das Übertragssignal abgenommen werden kann. Die zweite
Logikeinheit 120, der die Übertragsinformation vom Ausgang der Logikeinheit 100 aufgeschaltet wird, der aber auch aufgeschaltet
werden das Operandensignal Bn und das Signal, das die Information des vorhergehenden Bits enthält, beantwortet
die Rechenoperation an dem ersten Operanden An und an dem zweiten Operanden Bn. Der ditten Logikeinheit l4o aufgeschaltet
werden das Übertragsinformationssignal aus der Logikeinheit 100, das Signal, das die Information des vorhergehenden
Bits enthält und das Operandensignal Bn. Diese dritte Logik- einheit 1^0 arbeitet so, daß an ihrem Ausgang die/eine Borginformation
ansteht und abgenommen werden kann· Der vierten
Logikeinheit 17O aufgeschaltet werden das Borginformations-Signal
aus der Logikeinheit l40, ein Operationsinetruktionssignal
Ορη und dessen invertiertes Signal Ορη. Das Ausgangssignal
der zweiten Logikeinheit, das auch als die Antwort bezeichnet wird, ist das Ergebnis einer an den Operandensignalen
An und Bn vorgenommenen Addition oder Subtraktion· Das Ausgangssignal der vierten Logikeinheit, das auch als Information
für das nachfolgende Bit bezeichnet wird, ist das Übertragssignal oder das Borgsignal für das folgende Bit oder für die
folgende Zahl, und zwar als ein Resultat einer an den beiden Operanden durchgeführten Addition oder Subtraktion.
Zur ersten Logikeinheit gehört eine Stufe, die als UND-NOR/
ODER-NAND-Schaltung ausgelegt ist und das invertierte Übertragssignal
~- erzeugt, und zwar als Resultat der
carryη
Addition der Operanden An und Bn in Hinblick auf das Operations-
309885/1023
PATENTANWÄLTE F.W. H EM M E R ICH · G E R D M Ü L LE R · C . G F. OSSE 71 ;>'*6.he
- bll -
7.7--L973
instruktionssignal Ορη.
Diese Operation läßt sich mit der nachstehend angeführten
Logikgleichung verdeutlichen:-
carryn An.(Bn + Cn-I) + Cn-I .Bn
(D
Zur dritten Logikeinheit gehört eine als UND-NOR/ODER-NAND-Schaltung
ausgelegte Stufe zur Erzeugung eines invertierten
Signales ~r~ als ein Resultat der Subtraktion Operand
0 Borrown
An minus Operand Bn. Dies wird mit der nachstehend gegebenen Gleichung verdeutlicht:-
Borrown
carryn . (Bn + Cn-l) + Bn.Cn-I
(2)
Zur zweiten Logikeinhait gehört eine als UND-NOR/ODER-NAND-Schaltung
ausgelegte Stufe, die aus der Subtraktion oder der Addition der Operanden An und Bn das Resultat A/Sn zu ermitteln
hat. Diese Operation wird mit der nachstehend angeführten Logikgleichung verdeutlicht:-
A/Sn = carryn .(An + Bn + Cn -l) + An.Bn.Cn-I (3)·
Die vierte Logikeinheit weist eine Stufe auf, die als UND-NOR/ ODER-NAND-Schaltung ausgelegt ist und die Information des dann
folgenden Bits aus dem Übertrags-oder Borgsignal C/Bn erzeugt,
wobei der Schaltvorgang oder ■ durch das
carryn bourown
Operationsinstruktionssignal Ορη veranlaßt wird. Verdeutlicht
wird dies mit nachstehender Logikgleichung:-
Ορη . carryn Ορη . Borrown
Damit aber bietet die binäre und tmlrersale Äuditions-und
Subtraktionsschaltung dieser Erfindirr.g 6C* LogikftmktioRsn
nach. Tabelle 5, und dies mit nur c-?;v.?s- d^sietufigea tJND-KOK/
PATENTANWÄLTE F.W. HEMMERICH ■ GERD MOL'.ER- D.GROSSE 71 9^6.he
- bh. 7.7.I973
Bei der ersten Logikeinheit 100 handelt es sich, wie dies aus Fig. 2 zu erkennen ist, um eine Reihenschaltung zwischen
der positiven Stromzuführung· E und der Erde/Masse. Zu dieser Reihenschaltung gehören: die positiv leitenden Feldeffekttransistoren
FET 101 und 102 und die negativ-leitenden Feldeffekttransistoren FET 106 und 107, ein dem Feldeffekttransistor
FET 101 parallelgeschalteter positiv-leitender Feldeffekttransistor
103» ein negativ-leitendeer Feldeffekttransistor FET IO8, der dem Feldeffekttransistor FET I07 parallelgeschaltet
ist. Zugehörig ist auch noch eine weitere Reihenschaltung, die sich aus den positiv-leitenden Feldeffekttransistoren
104, IO5 zusammensetzt und aus den negativ-leitenden
Feldeffekttransistoren FET 109, 110, wobei die Verbindung zwischen den Feldeffekttransistoren FET 102 und FET IO6 und die
Verbindung zwischen den Feldeffekttransistoren FET IO5 und
109 auf einen gemeinsamen Ausgangspunkt 111 geführt sind, der für das invertierte Übertragssignal des universalen Addierers
oder der universalen Additionsschaltung steht, d.h. für
b * carryn
Die Emitterelektrode des Feldeffekttransistors 101 ist auf
die positive Stromzuführung +E geschaltet, die Kollektorelektrode dieses Feldeffekttransistors FET 101 steht mit der Emitterelektrode
des Feldeffekttransistors FET 102 in verbindung, dessen Kollektorelektrode wiederum auf die Kollektorelektrode
des Feldeffekttransistors FET IO6 geführt ist, dessen Emitterelektrode
wiederum auf die Kollektorelektrode des Feldeffekttransistors
FET I07 geführt ist, der mit seiner Emitterelektrode
an Masse/Erde liegt.
Die Emitterelektrode des Feldeffekttransistors FET 1θ4 ist
auf die positive Stromzuführung +E geschaltet, dessen Kollektorelektrode
mit der Emitterelektrode des Feldeffektransi- stors FET IO5 verbunden ist« Weiterhin ist zu erkennen, daß
3 G 9 3 3 5 / 1 ü 2 3
PATENTANWÄLTE F.W. H EM M E R ICH · G E R D M Ü LLER · C . G aOSSE 71 0k6 ,tie
- bh 7.7.1973
die Kollektorelektrode des Feldeffekttransistors FET 105
mit der Kollektorelektrode des Feldeffekttransistors FET 109
in Verbindung steht, dessen Emitterelektrode auf die Kollektorelektrode des Feldeffekttransistors FET 110 geführt ist,
der mit seiner Emitterelektrode wiederum an Masse/Erde liegt.
mit der Kollektorelektrode des Feldeffekttransistors FET 109
in Verbindung steht, dessen Emitterelektrode auf die Kollektorelektrode des Feldeffekttransistors FET 110 geführt ist,
der mit seiner Emitterelektrode wiederum an Masse/Erde liegt.
Die Verbindung zwischen den Feldeffekttransistoren FET 102
und FET IO6 ist mit der Verbindung zwischen den Feldeffekttransistoren FET IO5 und FET 109 verknüpft, wobei diese Tran_ sistoren wiederum auf den Ausgangspunkt 111 geführt sind·
und FET IO6 ist mit der Verbindung zwischen den Feldeffekttransistoren FET IO5 und FET 109 verknüpft, wobei diese Tran_ sistoren wiederum auf den Ausgangspunkt 111 geführt sind·
Die Gattelektroden oder Steuerelektroden der Feldeffekttransistoren
FET 102 und FET IO6 sind auf die Eingangsklemme I9I
geschaltet, der das Operandensignal An aufgeschaltet wird,
während dieGattelektroden oder die Steuerelektroden der Feldeffekttransistoren FET IO3, 105, 108 und 109 auf die Eingangsklemme 192 geführt sind, der das Operandensignal Bn auf geschaltet wird. Die Gattelektroden oder Steuerelektroden der Feldeffekttransistoren FET 101, 104, 107 und 110 sind auf die Eingangsklemme 193 geführt, der die Information des vorhergehenden Bits des Übertrags-oder Borgsignales Cn-I aus dem vorhergehenden Bit oder aus der vorhergegangenen Zahl aufgeschaltet wird. Darüber hinaus ist der Ausgangspunkt 111 der ersten Logikeinheit 100 direkt mit dem Eingang der zweiten Logikeinheit 120, der'dritten Logikeinheit XkO und der vierten Logikeinheit 170 verbunden, wie dies im weiteren Verlaufe dieser Patentanmeldung noch beschrieben werden wird.
geschaltet, der das Operandensignal An aufgeschaltet wird,
während dieGattelektroden oder die Steuerelektroden der Feldeffekttransistoren FET IO3, 105, 108 und 109 auf die Eingangsklemme 192 geführt sind, der das Operandensignal Bn auf geschaltet wird. Die Gattelektroden oder Steuerelektroden der Feldeffekttransistoren FET 101, 104, 107 und 110 sind auf die Eingangsklemme 193 geführt, der die Information des vorhergehenden Bits des Übertrags-oder Borgsignales Cn-I aus dem vorhergehenden Bit oder aus der vorhergegangenen Zahl aufgeschaltet wird. Darüber hinaus ist der Ausgangspunkt 111 der ersten Logikeinheit 100 direkt mit dem Eingang der zweiten Logikeinheit 120, der'dritten Logikeinheit XkO und der vierten Logikeinheit 170 verbunden, wie dies im weiteren Verlaufe dieser Patentanmeldung noch beschrieben werden wird.
Bei der zweiten Logikeinheit 120 handelt es sich um eine Reihenschaltung
zwischen der positiven Stromzuführung +E und der Masse/Erde. Zu dieser Reihenschaltung gehören: die p-leitenden
Feldeffekttransistoren FET 121, 122 sowie die η-leitenden Feldeffekttransistoren
FET 128 und 129, die dem Feldeffekttransistor
309885/1023
PATENTANWÄLTE F.W. HEMMERICH · GERD MÜL'.ER ■ C. GROSSE 71 9J46.he
- bli 7.7>1973
FET 121 parallelgeschalteten Feldeffekttransistoren FET 123
und 124 - diese Transistoren sind p-leitend, die dem Feldeffekttransistor
FET 129 parallelgeschalteten n-leitenden Feldeffekttransistoren FET I30 und 131, Zur zweiten Logikeinheit
gehört noch eine weitere Reihenschaltung, die zwischen den positiven Stroraanschluß +E und Masse/Erde geschaltet
ist, und zwar mit den p-leitenden Feldeffekttransistoren
FET 125, 126 und 127 sowie mit den η-leitenden Feldeffekttransistoren
FET 132, 133 und 134, wobei die Verknüpfung zwischen
den Feldeffekttransistoren FET 122 und 128 sowie die Verknüpfung zwischen den Feldeffekttransistoren FET 127 und 132 auf
den Ausgangspunkt 13.5 geführt ist, der seinerseits wiederum über den Inverter 202 mit der Ausgangsklemme 195 in Verbindung
steht, von der die Antwort betreffend die Addition oder betreffend die Subtraktion A/Sn abgenommen werden kann.
Nach Fig. 2 sind die Elektroden oder Anschlüsse der verschiedenen Feldeffekttransistoren wie folgt ausgeführt:-
■ Die Verknüpfung zwischen den Kollektorelektroden der Feldeffekttransistoren
FET 122 und 128 sowie die Verknüpfung zwischen den Kollektorelektroden der Feldeffekttransistoren FET
127 und 132 sind auf den Ausgangspunkt 135 geführt. Die Gattelektroden oder Steuerelektroden der Feldeffekttransistoren
FET 123, 127, 130 und I32 sind mit der Eingangskiemme I9I verbunden,
wohingegen die Gattelektroden oder Steuerelektroden der Feldeffekttransistoren 121, 126, 129 und I33 auf die Eingangsklemrae
192 geführt sind, während die Steuerelektroden
der Feldeffekttransistoren 124, 125, 131 und 13^ mit der Eingangsklemme
193 in Verbindung stehen. Die Steuerelektroden der Feldeffekttransistoren FET 122 und 128 sind mit dem Ausgangspunkt
111 der ersten Logikeinheit 100 verbunden. Zur
309885/1023
PATENTANWÄLTE F.W. HEMMERICH ■ GERD MÜLLER · CGKOSSE 71 946.he
- bh -
7.7.1973
Feldeffekttransistor FET 121 parallelgesohalteten p-leitenden
Feldeffekttransistoren FET 123 und 124, die dem Feldeffekttransistor
FET 129 parallelgeschalteten Feldeffekttransistoren FET 130 und 131, die η-leitend sind, sowie eine andere Reienschaltung
zwischen der positiven Stromzuführung +E und der Masse/Erde, zu welcher gehören: die p-leitenden Feldeffekttransistoren
125, 126 und 127 sowie die η-leitenden Feldeffekttransistoren
FET 123, 133 und 133, wobei die Verknüpfungen
zwischen den Feldeffekttransistoren FET 122 und 128 sowie die Verknüpfungen zwischen den Feldeffekttransistoren 127 und
auf den Ausgangspunkt 135 geführt sind, der seinerseits wiederum über den Inverter 202 Ausgangsklemme 195 verbunden sind,
an der die Antwort des Resultates aus der Addition oder aus der Subtraktion A/Sn abgenommen werden kann.
Die Elektroden der verschiedenen Feldeffekttransistoren FET sind entsprechend Fig. 2 geschaltet und angeschlossen.
Die Verknüpfungen zwischen den Kollektorelektroden der Feldeffekttransistoren
FET.122 und 128 sowie die Verknüpfungen zwischen den Kollektorelektroden der Feldeffekttransistoren
FET 127 und 132 sind auf den Ausgangspunkt 135 geführt. Die Steuerelektroden der Feldeffekttransistoren 123, 127, 130 und
132 stehen mit der Eingangsklemme 191 in Verbindung, wohingegen
die Steuerelektroden der Feldeffekttransistoren FET 121, 126, 129 und 133 mit der Eingangsklemme 192 verbunden sind,
während die Steuerelektroden der Feldeffekttransistoren FET 124, 125, 131 und 134 mit der Eingangsklemme 193 in Verbindung
stehen. Die Steuerelektroden der Feldeffekttransistoren FET 122 und 128 sind auf den Ausgangspunkt 111 der ersten Lofcikeinheit
100 geführt. Zur dritten Logikeinheit l40 gehört
eine zwischen der positiven Stromzuführung +E und der Masse/Erde
309885/1023
PATENTANWÄLTE F.W . H EM M E R ICH · G E R D M Ü L L E R · D . G Π O SSE 71 )k€ »he
- Dh -
7.7.1973
angordnete Reihenschaltung mit den p-leitenden Feldeffekttransistoren
FET l4l und 142 sowie mit den n-leitenden Feldeffekttransistoren
FET 146 und 147, mit cineir dem Feldeffekttransistor
FET l4l parallelgeschalteten p-leitenden Feldeffekttransistor FET 143, mit einem dem Feldeffekttransistor FET
parallelgeschalteten Feldeffekttransistor FET l48, der n-leitend
ist, sowie mit einer zwischen der positiven Stromzuführung +E und der Masse/Erde angeordneten weiteren Reihenschaltung, zu
der gehören: die p-leitenden Feldeffekttransistoren FET 144
und 145 sowie die η-leitenden Feldeffekttransistoren FET l4°-
und 150, wobei die Verknüpfungen zwischen den Feldeffekttransistoren
142 und 146 sowie die Verknüpfung zwischen den Feldeffekttransistoren
141) und 149 auf den Ausgangspunkt I5I geführt
sind, der seinerseits wiederum das invertierte Borgsignal — als Resultat einer vollen Subtraktion abgibt.
ö Borrown
Die Elektroden der verschiedenen Feldeffekttransistoren sind
nach Fig. 2 angeschlossen und geschaltet.
Die Verknüpfung zwischen den Feldeffekttransistoren FET
und 146 sowie die Verknüfung zwischen den Feldeffekttransistoren FET 145 und 149 sind auf den Ausgangspunkt 111 geführt ·
Die Steuerelektroden der Feldeffekttransistoren FET l43,
und l46 sind auf die Eingangsklemme 192 geführt, wohingegen die Steuerelektroden der Feldeffekttransistoren l4l, l44,
147 und l47 mit der Eingangsklemme 193 in Verbindung stehen,
während die Steuerelektroden der Feldeffekttransistoren 142
und 146 auf den Ausgangspunkt 111 der ersten Logikeinheit geführt sind.
Zur vierten Logikeinheit 170 gehören eine zwischen der positiven Stromzuführung +E und der Masse/Erde angeordnete Reihenschaltung
mit den p-leitenden Feldeffekttransistoren FET 475 A
309885/1023
PATENTANWÄLTE F.W . H EM M E R ICH · G E R D M Ü L L E R · D . G HOSSE 7I 9^6. r>e
- tah 7.7.1973
und 172 und den η-leitenden Feldeffekttransistoren FET 175
und 176 sowie eine andere zwischen dem positiven Stromansciiluß
+E und der Erde/Masse angeordnete Reihenschaltung mit den p-leitenden Feldeffekttransistoren FET 173 und 1?4 und
mit den η-leitenden Feldeffekttransistoren FET I78 und 179.
Die Verknüpfung zwischen den Feldeffekttransistoren FET 172
und 175 sowie die Verknüpfung zwischen den Feldeffekttransistoren
FET 174 und 178 sind auf die Ausgangskierame 186 geführt,
von der gegebenenfalls das Ausgangssignal des Übertrags
und des Borgens für das nachfolgende Bit oder für die nachfolgende Zahl c/ßn abgenommen werden kann.
" Die Elektroden der verschiedenen Feldeffekttransistoren FET
sind entsprechend Fig. 2 geschaltet oder anschlossen.
Die Steuerelektroden der Feldeffekttransistoren FET I7I und
176 sind auf den Ausgangspunkt 111 der ersten Logikeinheit
geführt, während die Steuerelektroden der Feldeffekttransistoren FET 173 und I79 mit dem Ausgangspunkt I5I der dritten
Logikeinheit l40 in Verbindung stehen, wohingegen die Steuer
elektroden der Feldeffekttransistoren FET 172 und I78 mit
der Eingangsklemme 19^« der das Operationssignal Ορη aufgeschaltet
wird, in Verbindung stehen.
Die Eingängsklemme 19^ istüber die Inverterschaltung 201 weiterhin
mit den Steuerelektroden der Feldeffekttransistoren FET IJk und 175 verbunden. Das Ausgangssignal des Inverters
201 wird das invertierte Operationssignal Ορη.
Wenn auch im Rahmen der Beschreibung die Schichtelektrode eines jeden Feldeffekttransistors FET nicht beschrieben worden
ist, so sollte doch klar sein, daß eine geeignete Steuerspannung
zur Stabilisierung der Operation des Feldeffekttransistors
dieser Elektrode aufgeschaltet wird. So liegt beispielsweise die Schichtelektrode eines .jeden η-leitenden Feldeffekttransistors
309885/1023
PATENTANWÄLTE F.W. HEMMERICH · GERD MÜLLER · Π. GROSSF ?1 9k6 ^Ii3
- bh -
7.7.1973
an Erde/Masse, während die Schichtelektrode eines jeden pleitenden
Feldeffekttransistors FET mit dem positiven Stromanschluß
+E verbunden ist·
Ein jeder der Inverter 201 und 202 ist eine komplementäre FET-Logikschaltung mit einem p-leitenden Feldeffekttransistor
FET 22 und einem n-leitenden Feldeffekttransistor FET
Nachstehend soll nun die Logikoperation dieser Schaltung beschrieben
werden. Logik 11I" ist dabei ein "hoher Wert", beispielsweise
+E Volt, während Logik "0" ein "niedriger ¥ rt ist, beispielsweise Masse oder Erde.
Die Logikoperation entspricht dem Stadium oder Zustand der Eingangssignale, die den Eingangsklemmen 191, 192, 193 und
194 aufgeschaltet werden«
Wenn zu Beginn An = Bn = Cn-I= Ορη = Wert "0" ist, dann liegen
alle Eingangsklemmen 191. 192, 193 und 194 an Erde/Masse,
was zur Folge hat, daß die Feldeffekttransistoren FET 101, 102, 103, 104, 105, 121, 123, 124, 125, 126, 127, 128, l4l,
143, 144, 145, 146, 172, 175, 176 und 179 in den Leitzustand
gebracht werden, während die anderen Feldeffekttransistoren
FET in den Sperrzustand geschaltet werden. In diesem Falle ist das Ausgangssignal A/Sn an der Ausgangsklemme 195 M0M,
desgleichen "0" ist auch das Ausgangssignal c/Bn an der Ausgangsklemme
I96.
Hat An den Wert "1", Bn den Wert 11O". Cn-I den Wert 11O",
dann werden die Feldeffekttransistoren FET 101, 103, 104, IO6, 121, 124, 125, 126, 128, 130, 132, 141, 143, 144, l45
146, 172, 175, 176 und 179 leitend, während die anderen Feldeffekttransistoren
in den Sperrzustand gebracht werden. In diesem Falle ist dann das Ausgangssignal A/Sn an der Klemme
195 gleich dem Wert "1", während das Ausgangssignal C/Bn an
309885/1023
PATENTANWÄLTE F.W. H EM M E R ICH - G E R D M O LLE R · D. G Π O SSt 71 9^6.he-
- br -
7.7.1973
der Klemme I96 den Wert "O" annimmt.
Auf diese Weise lassen sich auch die anderen Kombinationen der Eingangssignale, deren Resultat in Tabelle 5 angeführt
ist. leicht feststellen. Bei.der mit Fig 3 und k dargestellten
zweiten Ausführung des Erfindungsgegenstandes ist die
invertierte Operationsinstruktion —r
nicht vorgesehen,
wobei sich die dritte Logikeinheit l40 und die vierte Logikeinheit
170 von den entsprechenden Logikeinheiten der ersten
Ausführung des Erfindungsgegenstandes unterscheiden. So sind
die Feldeffekttransistoren FET I53 und 152 , zur Durchführung
der Logikoperation beim ersten Beispiel - und zwar mit der Operationsinstruktion Ορη - der dritten Logikeinheit l40
zugeordnet, während die Feldeffekttransistoren 173 und I78
von der vierten Logikeinheit I70 des ersten Ausführungsbeispieles
entfernt worden sind. Das zweite Ausführungsbeispiel dieser Erfindung arbeitet nach folgender Logikgleichung:-
Carryn = An .(Bn + Gn-l) + Cn-I . Bn
Borrown= Ορη Garryn . (Bn +Cn -l) + Bn.Cn-I
A/Sn = Carryn . (An+Bn+Cn-l) + An.Bn.Cn-I
C/Bn
Borrown .(Carryn + Ορη).
Entsprechend der Logikgleichung wird die Logikoperation des zweiten Ausführungsbeispieles dieser Erfindung mit Tabelle 6
wiedergegeben.
Bei der Schaltung nach Fig. 2 ist eine universale binäre Additions-und Subtraktionsschaltung unter Verwendung von
nur 46 Transistoren entwickelt worden. Darüber hinaus sind im Hinblick auf die Ausgangsklemme die Anschlüsse dieser
Transistoren symmetrisch, wobei ein nichtinvertiertes Signal An, Bn, Cn-I, Ορη und nur ein invertiertes Signal Ορη verarbeitet
wird, was wiederum zur Verringerung der Verbindungen
309885/1023
PATENTANWÄLTE F.W. H EM M E R ICH ■ G E R D M Ü L LE R ■ D . G R OSSE JL 946. jrje
- bh -
7.7.1973
und Querverbindungen beiträgt. Weiterhin braucht das Eingangssignal
bis zum Ausgang nur drei Stufen zu durchlaufen, was dazu führt, dai3 die Arbeitsgeschwindigkeit hoch ist. Es gibt
keine direkte Verbindung zwischen dem positiven Stromanschluß und der Masse/Erde, so daß die Wärmeentwicklung nur sehr gering
ist.
Diese Erfindung ist nicht auf die Schaltungsanordnung mit den zuvor beschriebenen p-leitenden und η-leitenden Feldeffekttransistoren
beschr£inkt, sie kann auch so ausgelegt werden, daß sie mit p-leitenden und η-leitenden Transistoren arbeitet.
309885/1023
Claims (1)
- PATENTANWÄLTE F.W . H EM M E R ICH · G E R D M Ü L LE R · D . G Π OSSE fl 9^+0.he7.7.1973Patentansprüche;-Universale Additions-und Subtraktionsschaltung dadurch gekennzeichnet, daßzu ihr gehören:-, a) eine erste Logikeinheit zur Durchführung einer Logikoperation an einem ersten Operanden und einem zweiten Operanden und an der Information des vorhergehenden Bit, wobei dann am Ausgang eine Übertragsinformation abgenommen werden kann; b) eine zweite Logikeinheit zur Durchführung einer Logikoperation an den vorerwähnten ersten und zweiten Operanden,an der vorerwähnten Information des vorhergehenden Bits und an der vorerwähnten Übertragsinformation, wobei dann am Ausgang die Beantwortung der Rechenoperation mit den ersten und zweiten Operanden abgenommen werden kann; c) eine dritte Logikeinheit zur Durchführung einer Logikoperation an dem zweiten Operanden, an der Übertragsinformation und an der Information des vorhergehenden Bits, wobei dann am Ausgang eine Borginformation abgenommen werden kann: d) eine vierte Logikeinheit zur Durchführung einer Logikoperation an einer Operationsinstruktion, an dem vorerwähnten Übertragsinformationssignal und an der vorerwähnten Borginformation, wobei dann am Ausgang die Information des sodann folgenden Bits abgenommen werden kann*2. Universale Additions-und Subtraktionsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daßalle vorerwähnten Logikeinheiten Isolerschicht-Feldeffekttransistoren arbeiten.3· Universale A.dditions-und Subtraktionsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß3 09 885/1023PATENTANWÄLTE F.W . H EM M E R ICH ■ G E R D M Ü L L E R · D . G R OSSE 71 9k6 . ite- bh -7.7.1973eine jede der vorerwähnten Logikeinheiten entweder als eine in UND-NOR/onER-NAND-Schaltung ausgeführte Stufe oder als eine in ODER-NAND/UND-NOR-Schaltung ausgeführte Stufe ausgelegt ist.h. Universale Additions-und Subtraktionsschaltung nach Anspruch 3,
dadurch gekennzeichnet, daßeine jede dieser Schaltungen mit Isolierschicht-Feldeffekttransistoren einer Polaritätsrichtung arbeitet.5. Universale Additions-und Subtraktionsschaltung nach Anspruch 3»dadurch gekennzeichnet, daßeine jede dieser Schaltungen mit Isolerschicht-Feldeffekttransistoren von komplementärer Polarität arbeitet.6. Universale Additions-und Subtraktionsschaltung nach Anspruch 5,dadurch gekennzeichnet, daßdie erste, zweite, dritte und vierte Logi^einheit jeweils parallel zu einer Spannungsquelle geschaltet ist; zu jeder der vorerwähnten Schalteinheiten eine als UND-NOR/ODER-NAND-Schaltung oder als ODER-NAND/UND-NOR-Schaltung ausgeführte erste Logikschaltung gehört, desgleichen aber auch eine zweite zweite Logiksehaltung die als ODER-NAND/ UND-NOR-Schaltung oder als UND^NOR/ODER-NAND-Schaltung ausgeführt ist, wobei zur ersten Logikschaltung Isolierschicht-Feldeffekttransistoren der einen Polarität gehören, zur zweiten Logikschaltung aber Isolerschicht-Feldeffekt transistoren der entgegengesetzten Polarität: schließlich die ersten und zweiten Logikschaltungen parallel zur Spannungsquelle zueinander in Reihe geschaltet sind, wobei309885/ 1023PATENTANWÄLTE F.W. H EM M E R ICH · G E R D M O LLER · O. G Π OSSE. 71 496.re- Dh -7.7.1973durch die Verbindung dieser ersten und zweiten Logikschaltungen ein Ausgang geschaffen wird, wobei weiterhin im Hinblick auf den vorerwähnten Ausgang die ersten und zweiten Logikschaltungen symmetrisch angeordnet sind,7. Univerale Additions-und Subtraktionsschaltung nach Anspruch 6,dadurch gekennzeichnet. daßdie Eingangssignale, die den vorerwähnten ersten und zweiten Logikschaltungen aufgeschaltet werden, im Hinblick auf den Ausgang symmetrisch sind.8. Universale Additions-und Subtraktxonsschaltung nach irgendeinem der vorerwähnten Ansprüche, dadurch gekennzeichnet, daßdie vierte Logikeinheit in der Lage ist eine Logxkoperation an einer invertierten Operationsinstruktions durchzuführen, die zusätzlich zur vorerwähnten Operationsinstruktion, zur vorerwähnten Übertragsinformation und zur vorerwähnten Borginformation aufgeschaltet wird.9. Universale Additions-und Subtraktxonsschaltung nach irgendeinem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daßdie dritte Logikeinheit eine Logikoperation durchführen kann an der vorerwähnten Operationsinstruktion, die zu sätzlich zum zweiten Operanden, zum Übertragssignal und zur Information des vorhergehenden Bits aufgeschaltet wird.- Ende -309885/1023Leerseite
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6819172A JPS532025B2 (de) | 1972-07-10 | 1972-07-10 | |
| JP6819072A JPS535024B2 (de) | 1972-07-10 | 1972-07-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2334744A1 true DE2334744A1 (de) | 1974-01-31 |
Family
ID=26409423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732334744 Pending DE2334744A1 (de) | 1972-07-10 | 1973-07-09 | Binaer-logikschaltung fuer digitale rechenoperationen |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3878986A (de) |
| CA (1) | CA1006982A (de) |
| DE (1) | DE2334744A1 (de) |
| FR (1) | FR2192337B1 (de) |
| GB (1) | GB1424080A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3609250A1 (de) * | 1985-03-20 | 1986-09-25 | Mitsubishi Denki K.K., Tokio/Tokyo | Absolutwertkomparator fuer differenzen |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2516674A1 (fr) * | 1981-11-19 | 1983-05-20 | Labo Cent Telecommunicat | Cellule c mos d'additionneur binaire |
| US4471455A (en) * | 1982-02-04 | 1984-09-11 | Dshkhunian Valery | Carry-forming unit |
| US4504924A (en) * | 1982-06-28 | 1985-03-12 | International Business Machines Corporation | Carry lookahead logical mechanism using affirmatively referenced transfer gates |
| NL8304400A (nl) * | 1983-12-22 | 1985-07-16 | Philips Nv | Digitale geintegreerde schakeling met complementaire veldeffekttransistoren. |
| US4709346A (en) * | 1985-04-01 | 1987-11-24 | Raytheon Company | CMOS subtractor |
| JPH01228023A (ja) * | 1988-03-08 | 1989-09-12 | Nec Corp | 全加算器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3612847A (en) * | 1964-04-03 | 1971-10-12 | Saint Gobain | Electrical apparatus and method for adding binary numbers |
| DE1512606A1 (de) * | 1967-05-24 | 1969-06-12 | Telefunken Patent | Verknuepfungsbaustein |
| DE1957302A1 (de) * | 1969-11-14 | 1971-05-19 | Telefunken Patent | Volladdierer |
| DE2007353C3 (de) * | 1970-02-18 | 1973-11-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Vierteiliges Addierwerk |
| US3602705A (en) * | 1970-03-25 | 1971-08-31 | Westinghouse Electric Corp | Binary full adder circuit |
-
1973
- 1973-07-05 CA CA175,775A patent/CA1006982A/en not_active Expired
- 1973-07-06 GB GB3220473A patent/GB1424080A/en not_active Expired
- 1973-07-09 US US377190A patent/US3878986A/en not_active Expired - Lifetime
- 1973-07-09 DE DE19732334744 patent/DE2334744A1/de active Pending
- 1973-07-10 FR FR7325926A patent/FR2192337B1/fr not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3609250A1 (de) * | 1985-03-20 | 1986-09-25 | Mitsubishi Denki K.K., Tokio/Tokyo | Absolutwertkomparator fuer differenzen |
| US4761759A (en) * | 1985-03-20 | 1988-08-02 | Mitsubishi Denki Kabushiki Kaisha | Absolute value comparator for differences |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2192337B1 (de) | 1977-01-07 |
| US3878986A (en) | 1975-04-22 |
| CA1006982A (en) | 1977-03-15 |
| FR2192337A1 (de) | 1974-02-08 |
| GB1424080A (en) | 1976-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2312414A1 (de) | Verfahren zur herstellung von integrierten mos-schaltkreisen | |
| DE2018473A1 (de) | Binär logischer Schaltkreis, insbesondere zur Durchführung einer programmierten Fo Igeschaltung | |
| DE3206507C2 (de) | ||
| DE3607045A1 (de) | Digitale addier- und subtrahierschaltung | |
| DE2544974A1 (de) | Anordnung zum darstellen logischer funktionen | |
| DE3335559A1 (de) | Schaltungsanordnung zum erzeugen eines uebertragsignals | |
| DE2222521C3 (de) | N-stufiger Ringzähler | |
| DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
| DE2139170A1 (de) | Binares Addier und Subtrahierwerk | |
| DE2510604A1 (de) | Integrierte digitalschaltung | |
| DE1549508C3 (de) | Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit | |
| EP0383965A1 (de) | Multiplizierwerk | |
| DE2165445C3 (de) | Logikschaltung | |
| DE3940897A1 (de) | Schaltungsanordnung und verfahren zur berechnung digitaler summen in einem halbleiteraddierer mit paralleluebertrag | |
| EP0834117B1 (de) | Schaltungsanordnung zum vergleich zweier elektrischer grössen, die von einem ersten neuron-mos-feldeffekttransistor und einer referenzquelle zur verfügung gestellt werden | |
| DE2334744A1 (de) | Binaer-logikschaltung fuer digitale rechenoperationen | |
| EP0048352B1 (de) | Binärer MOS-Switched-Carry-Paralleladdierer | |
| DE1915201A1 (de) | NAND/NOR-Schaltung | |
| DE3148410A1 (de) | Programmierbare verknuepfungsschaltung | |
| DE1287128B (de) | Logische Schaltung mit mehreren Stromlenkgattern | |
| EP0224656A2 (de) | Mehrstelliger Carry-Ripple-Addierer in CMOS-Technik mit zwei Typen von Addiererzellen | |
| EP0453600A1 (de) | Paralleladdierwerk | |
| EP0218071B1 (de) | Addierzelle für Carry-Ripple-Addierer in CMOS-Technik | |
| DE2303157A1 (de) | Flip-flop-schaltung | |
| DE2045833C3 (de) | Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |