DE2332819C3 - Speichersystem - Google Patents

Description

Die Erfindung betrifft ein Speichersystem, das einen sequentiellen Speicher, insbesondere einen magnetischen Plattenspeicher und einen Speicher mit wahlfreiem Zugriff, insbesondere monolithischen Speicher kleinerer Kapazität, umfaßt, und einen als Adress-Steuerspeicher ausgebildeten Assoziativspeicher aufweist, der die Adressen derjenigen Dateneinheiten aufnimmt, die im Speicher mit wahlfreiem Zugriff zur Verfügung stehen, der sowohl mit dem sequentiellen Speicher als auch mit dem Speicher mit wahlfreiem Zugriff verbunden ist, wobei die angeforderte Adresse als Suchargument den Assoziativspeicher abfragt und im Fall der Übereinstimmung bei der Suchoperation die angeforderten Daten vom Speicher mit wahlfreiem Zugriff auf die Datenausgabeleitung durchschaltet oder bei Nichtübereinstimmung die angeforderten Daten vom sequentiellen Speicher in den Speicher mit wahlfreiem Zugriff lädt.

Speicherhierarchien, insbesondere Plattenspeicher mit Pufferspeichern und nachgeschaltetem Hauptspeicher sind prinzipiell bekannt

Ein derartiges hierarchisches Speichersystem ist in »Concepts for Buffer Storage«, IEEE Computer Group News, März 1969, S. 9 bis 12 und »How a Cache Memory Enhances a Computer's Performance«, Electronics, Januar 17, 1972, S. 58 bis 63 beschrieben. Obwohl ein derartig aufgebautes Speiebersystem den Vorteil hat, ο daß bei relativ geringen Kosten eine große Speicherkapazität bei geringer Zugriffszeit erreicht wird, besteht jedoch der Nachteil, daß in den angegebenen Speichersystemen der Datenaustausch zwischen den einzelnen Speichern nicht optimal erfolgt, so daß auch die Zugriffszeit wesentlich unter die theoretisch mögliche Grenze gedruckt wird.

Außerdem sind unter dem Namen »Virtuelle Speicher« Speichersysteme bekanntgeworden, bei denen die Blocks von Datenworten in Seiten organisiert sind. Ein Benutzer hat dabei direkten Zugriff nur zu den Seiten, die im Hauptspeicher gespeichert sind Wenn auf ein Datenwort Bezug genommen wird, weiches zu einer Seite gehört, die nur im Rückgriffspeicher steht, muß diese Seite in den Hauptspeicher verschoben und dadurch eine Seite aus diesem Hauptspeicher ausgeschoben werden. Dabei kann es vorkommen, daß gerade die Seite aus dem Hauptspeicher ausgeschoben wird, die schon bald wieder dorthin zurückgeschoben werden muß, um zur Auswahl zur Verfügung zu stehen. Um dies zu verhindern, hat man Algorithmen entwikkelt, die die Auswahl der auszuschiebenden Seiten steuern. Ein Nachteil dieser verfeinerten Algorithmen besteht darin, daß sie wertvolle Programmausführungszeit belegen und so die Zeit für die Durchführung der Auswahl wieder verlorengeht, die bei der Auswahl der Seite zum Ausschieben aus dem Hauptspeicher gewonnen wurde, die mit der geringsten Wahrscheinlichkeit in nächster Zeit adressiert wird. Dieses Problem könnte zwar durch Logikschaltungen und Steuerschaltungen gelöst werden, die einen jeweils gegebenen Algorithmus berechnen. Diese Lösung ist jedoch unverhältnismäßig teuer und insofern nicht flexibel genug, als verschiedene Algorithmen nicht leicht gegeneinander auszutauschen und die Parameter eines Algorithmus nicht leicht zu verändern sind, wenn die Steuereinheit einmal installiert ist.

Außerdem ist durch die britische Patentschrift 12 70 483 und die US-Patentschrift 32 75 991 ein Speichersystem bekanntgeworden, das einen Assoziativspeicher enthält, der als Adress-Steuerspeicher arbeitet. Dieser Adress-Steuerspeicher ist nicht unmittelbar mit dem Plattenspeicher und dem Arbeitsspeicher verbunden, sondern über Kanäle und andere Steuerschaltungen. Die einzelnen Suchoperationen und Übertragungsoperationen werden mit Hilfe umfangreicher Tabellenoperationen durchgeführt, wodurch die Gesamtsteuerung der Speicheranlage und damit die Zugrifffszeit wesentlich verlangsamt wird.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Speichersystem zu schaffen, das aus einem sequentiellen Speicher und einem Speicher mit wahlfreiem Zugriff sowie einem Assoziativspeicher als Adress-Steuerspeicher besteht, bei dem durch Aufteilen des Speichers mit wahlfreiem Zugriff in Bereiche mit ganz bestimmten Aufgaben und durch einen sehr günstigen teilweisen Ersatz der bekannten Tabellenoperationen durch Schaltungsmaßnahmen die Zugriffszeit verbessert wird.

Die erfindungsgemäße Lösung der Aufgabe ergibt sich aus dem Kennzeichen des Patentanspruchs 1.

Durch das Anordnen eines Zählers zwischen dem sequentiellen Speicher und dem Assoziativspeicher wird eine Durchschaltung der richtigen D-v.enwege für die Übertragung der Führungsseite und der auf sie folgenden Dateneinheiten werden die Steueroperationen verringert und damit wird die Zugriffszeit des Speichers verbessert Die angegebene Steuerung durch den Zähler ist jedoct nur dadurch möglich, daß der Speicher ι ο mit wahlfreiem Zugriff vorteilhafterweise in zwei Teile unterteilt ist, wovon der erste Teil nur die ersten Dateneinheiten von Dateien als Führungsseiten enthält und der zweite Teil die jeweils folgenden Dateneinheiten der genannten Dateien als Bibliothek. Die sonst übliehen Suchoperationen für die Führungsseiten in einem nickt aufgeteilten Speicher entfallen damit.

Nachfolgend wird an Hand der Zeichn jig ein Ausführungsbeispiei erkiärt. Es zeigt

F i g. 1 schematisch ein Systemaufhau einer bekannten Rechenanlage mit E/A-Geräten, die nur über Kanäle ansteuerbar sind,

F i g. 2 schematisch die direkte Adressierbarkeit des sequentiellen Speichers in einer Rechenanlage,

F i g. 3 in einem Ausschnitt schematisch eine mögliehe Speicherorganisation eines aus Ladungskopplungszellen bestehenden Randomspeichers,

F i g.4 in einem Ausschnitt schematisch eine der Ladungskopplungszellen,

F i g. 5 schematisch die wichtigsten Datenwege einer Plattendatei mit einem aus einem Randomspeicher bestehenden wahlfreien Zugriffsteil und

F i g. 6 in einem Ausschnitt schematisch Datenwege eines erfindungsgemäßen Ausführungsbeispiels des einen Randomspeicher enthaltenen Zugriffsteils, weleher mit einer Plattendatei gekoppelt ist und eine Verbesserung der in F i g. 5 gezeigten Einrichtung darstellt. Der Systemaufbau eines Rechners umfaßt gemäß F i g. 1 normalerweise den eigentlichen Prozessor, mindestens einen schnellen Pufferspeicher und den Hauptspeicher, wobei der schnelle Pufferspeicher und der Hauptspeicher durch den Prozessor direkt adressierbar sind. In einem hierarchischen System ist üblicherweise die Zugriffszeit am kürzesten und die Speicherkapazität am kleinsten beim schnellen Pufferspeicher, während ein peripherer Großraumspeicher, wie z. B. ein Plattenspeicher, die größte Speicherkapazität und aber auch die langsamste Zugriffszeit hat. Der Hauptspeicher als Arbeitsspeicher des Systems liegt bezüglich Kapazität und Geschwindigkeit zwischen dicken beiden genannten Speichern. Der externe Speicher oder der periphere Plattenspeicher ist im allgemeinen nicht direkt durch den Prozessor adressierbar, und spezielle Eingabe-ZAusgabegeräte, wie Schreibmaschinen, Kartenlocher, werden wie die Plattenspeicher und Drucker über Kanäle 10 gesteuert, die zwischen dem Hauptspeicher und dem jeweils adressierten E/A-Gerät liegen. Die meiste der von der peripheren Datei entnommenen oder in sie geladenen Information wird durch Programme gesteuert Zum Adressierverfahren einer Plattendatei gehört auch die Adressänderung und die Adressumwandlung. Ein spezielles Betriebsprogramm, das sogenannte Eingabe-/Ausgabe-3teuersystem steuert alle E/A-Operationen.

Der zu dem in F i g. 1 gezeigten hierarchischen Speichersystem gehörige schnelle Pufferspeicher liegt funktionsmäßig zwischen dem Prozessor (er kann geräauch Teil der Zentraleinheit sein) und dem Hauptspeicher. Ein zweites hierarchisches Speichersystem, welches virtueller Speicher genannt wird, liegt funktionsmäßig zwischen dem Hauptspeicher und dem periDheren Großraumspeicher, der meist ein sequentieller Speicher mit Magnetplatten oder Magnetbändern ist Die Leistungssteigerung eines hierarchischen Systems ist weitgehend darauf zurückzuführen, daß die Anlage üblicherweise gespeicherte Informationen in einer geordneten Reihenfolge und nicht willkürlich benutzt In einem Pufferspeicher wird die gebräuchliche, vom Hauptspeicher in den schnellen Pufferspeicher übertragene Informationseinheit ein Block genannt Ein Block enthält üblicherweise 32 Bytes, und die Art der Übertragung von Datenblöcken aus dem Hauptspeicher in den schnellen Pufferspeicher wird durch die Konstruktion der Maschine bestimmt In einem virtuellen Speicher wird die vom sequentiellen Großraumspeicher in den Hauptspeicher übertragene Informationseinheit eine Seite genannt, die beispielsweise 32 Blöcke oder 1024 Bytes enthält Die Informationsübertragung vom sequentiellen Großraumspeicher in den Hauptspeicher wird im allgemeinen durch Programme gesteuert Sowohl der schnelle Pufferspeicher als auch der Hauptspeicher können jedoch direkt von der Zentraleinheit adressiert werden, während der sequentielle Grußraumspeicher im allgemeinen nicht direkt adressierbar ist

Die Zugnffszeiten zum Hauptspeicher und zum schnellen Pufferspeicher stehen etwa im Verhältnis 10:1, und beim Großraumspeicher und dem Hauptspeicher stehen sie im Verhältnis 1000:1. Wegen dieser großen Differenzen zwischen den Zugriffszeiten muß der Hauptspeicher mehr Informationsseiten enthalten als der schnelle Pufferspeicher Datenblöcke. Die Informationsübertragung zwischen dem sequentiellen Großraumspeicher und dem Hauptspeicher erfolgt durch die in F i g. 1 als Funktionsblöcke dargestellten Kanäle 10. Die Zugriffszeit in einem durchschnittlichen hierarchischen Speichersystem wird mehr durch den Steuerweg als durch die reale Zugriffszeit des Hauptspeichers begrenzt.

Es gibt zahlreiche Speicher mit wahlfreiem Zugriff, die in einer erfindungsgemäß zusammengestellten Speichereinrichtung verwendet werden können. Im Ausführungsbeispiel wird ein dynamisch betriebener, monolithischer Halbleiterspeicher verwendet Eine solche Speicherorganisation ist in F i g. 3 beispielsweise dargestellt und enthält in ihrer Grundstruktur Speicherzellen, wie sie in F i g. 4 gezeigt sind. Die neueste Entwicklung bei der Informationsspeicherung brachte die Benutzung und Manipulation elektrischer in Halbleiterstrukturen gespeicherte Ladungen. Eine ver einfachte Form einer solchen Einrichtung und ihre Betriebsweise sind beispielsweise in der L'S-Patentschrifi 33 87 286 näher beschrieben.

Die in F i g. 4 gezeigte Ladungskopplungsspeicher zelle 15 besteht im wesentlichen aus einem Halbleiter körper 16, der in drei benachbarte Bereiche 17,18 unc 1? unterteilt ist. In den ersten Bereich 17 wurder Fremdatome eindiffudiert oder Ionen eingepflanzt, unc er dient als Quelle für Ladungsträger. Der zweite Be reich 18 dient als Steuerelektrode zwischen dem erstei und dritten Bereich, und der dritte Bereich 19 dient al Kondensator zum Speichern elektrischer Ladungei oder von Minoritätsträgern. Im gezeigten Fall ist dl· Speicherzelle ein P-Kanalbauelement Ein N-Kanal bauelement arbeitet sinngemäß in ähnlicher Weise. De Speicherkondensator 19 ist ein Metall-Oxyd-Silicium

kondensator (MOS), der durch Anlegen einer hinreichend großen, negativen Haltespannung Vh an die metallische Halteelektrode 19A oben auf der dünnen SiCte-Schicht gebildet wird. Bei Speicheroperationen kann der erste Bereich 17 als Bitleitungsanschluß 21 der Speicherzelle 15 benutzt werden. Der aufwärts weisende Pfeil in der F i g. 4 über dem Bereich 17 mit dem Bezugszeichen 23 kann den Abfühlpunkt der Speicherzelle bezeichnen. Der Widerstand 22 ist zum Ermöglichen des Abfühlens hinzugefügt. Auch andere in Fachkreisen bekannte Leseverfahren sind möglich. Der zweite Bereich 18 kann als Wortleitung der Speicherzelle durch die damit verbundene Steuerelektrode 18Λ benutzt werden, und der dritte Bereich dient durch die Elektrode 19Λ als dynamisches Speicherelement. Der MOS-Kondensator im dritten Bereich 19 wird durch Anlegen einer hinreichend großen negativen Haltespannung Vh gebildet Die Steuerelektrode 18Λ dient als Wortleitung und steuert den Fluß von Minoritätsträgern in den MOS-Kondensator hinein und aus ihm heraus. Die Minoritätsträger sind in diesem Fall Defektelektronen im Halbleitermaterial. Wenn zahlreiche Defektelektronen im MOS-Kondensator vorhanden sind, speichert die Zelle eine binäre Eins. Wenn keine Minoritätsträger oder nur ein geringer Rest von Minoritätsträgern im MOS-Kondensator enthalten sind, speichert die Zelle eine binäre Null.

Die in F i g. 3 dargestellte Speichermatrix kann aus einer Vielzahl von Speicherzellen 15 der an Hand der F i g. 4 beschriebenen Art bestehen. In einer solchen monolithischen Speichereinrichtung adressiert beispielsweise ein Wortleitungsdecodierer eine der Wortleitungen in der Y-Koordinatenrichtung. Ein Bitleitungsdecodierer adressiert gleichzeitig auf herkömmliche Weise eine der Bitleitungen 21. Am Schnittpunkt der gewählten Wortleitung und der Bitleitung wird so eine Speicherzelle angesteuert. Beim Lesen kann das Ausgangssignal einer abgefragten Speicherzeile in herkömmlicher Weise über einen Leseverstärker abgenommen werden. Die notwendige Regenerierungsschaltung und Einzelheiten der Leseschaltung sind nicht mit dargestellt

Die Erfindung geht aus von einer Anordnung, bei der ein schneller Speicher mit wahlfreiem Zugriff mit einem Plattenspeicher so gekoppelt ist, daß sie funktionsmäßig ein einheitliches Speichersystem 30 bilden, wie es in F i g. 2 gezeigt ist. Der von Natur aus schnellere Speicher mit wahlfreiem Zugriff ist durch die Zentraleinheit direkt adressierbar, wodurch die mittlere Zugriffszeit auch zu dem sequentiellen Speicher, im vorliegenden Beispiel einem Plattenspeicher, herabge setzt wird. In der Darstellung der F i g. 2 sind die schematisch gezeigten Teile des Systemaufbaus eines Computers mit den m F i g. 1 gezeigten praktisch gleich, jedoch mit Ausnahme des Speichers mit wahlfreiem Zu griff 30, der nach der Darstellung direkt an die Piattendatei angeschlossen ist Die Kanäle 10 sind gleichartig gebaut und tragen daher dieselbe Bezeichnungszahl 10 wie in F i g. 1. Nur sind sie jetzt ausschließlich mit den übrigen, extern an den Computerhauptteil angeschlossenen E/A-Geräten verbunden.

Die im Blockschaltbild der Fig.5 dargestellte Speichereinrichtung 30 ist mit einem herkömmlichen Plattenspeicher 50 gekoppelt, um so die Leistung der Plattendatei zn verbessern und die direkte Adressierung ihres Inhalts zn ermöglichen, so daß die ganze Anordnung für die Zentraleinheit als virtueller Großraumspeicher mit wahlfreiem Zugriff erscheint Zu die sem Zweck enthält die Speichereinrichtung einen Randomspeicher 31, der ähnlich organisiert sein kann wie der in F i g. 3 dargestellte und oben beschriebene Speicher, und eine kleinere Bytekapazität, aber eine höhere Zugriffsgeschwindigkeit hat als der Plattenspeicher 50. Mit dem Randomspeicher 31 ist ein Assoziativspeicher 32 gekoppelt, der im vorliegenden Fall als Informationsseiten-Steuerverzeichnis bezeichnet werden kann. Dieses Seitensteuerverzeichnis kann aus einem konventionellen Assoziativspeicher bestehen und dient im vorliegenden Fall zur Feststellung, ob eine gegebene Informationsseite oder gegebene Daten im Randomspeicher stehen oder nicht. Befinden sich die angeforderten Daten nicht im Randomspeicher 31, wird ein

i_S Diskrepanzsignal erzeugt. Die anfordernde Adresse wird in diesem Fall an die Plattendatei zur Suche und zur anschließenden Ladung der angeforderten Seite in den Randomspeicher 31 weitergeleitet. Der Assoziativ speicher 32 wird mit der neuen Adresse (bzw. ihrem stellenwerthohen Teil) der Information im Randomspeicher 31 auf den neuesten Stand gebracht Wenn sich jedoch die angeforderte Information im Randomspeicher 31 befindet, wird ein Übereinstimmungssignal erzeugt, welches diese Tatsache anzeigt, und der Speicherinhalt der betreffenden Stelle kann in diesem Fall direkt durch eine Datensammelleitung 33 entweder in den Hauptspeicher des Rechners oder in den schnellen Pufferspeicher oder in den Prozessor geleitet werden.

Zur Erläuterung der Arbeitsweise der in F i g. 5 dargestellten Speichereinrichtung wird angenommen, daß der Plattenspeicher 1024 Datenseiten, der Randomspeicher 31 128 Seiten und die Adresseingabe 34 für die Speichereinrichtung 30 eine werthohe und eine wert niedere Adresse von je 10 Bits enthalten. Die Adreßeingabe bei 34 verzweigt zu einer Sammelleitung 35. die zu einem Steuertor 36 führt, zu einem Eingang 37 zum Assoziativspeicher (oder dem Seitensteuerver zeichnis) 32 und zu einem Eingang 35Λ, der den Assoziativspeicher 32 umgeht und zu einem Diskrepanzsteuertor 38 führt Im ersten Fall sei angenommen, daß die Adresseingabe Information anfordert, die im Randomspeicher 31 enthalten ist Die werthohe Adresse (Seitenadresse) gelangt durch die Eingabe 37 in den Assoziativspeicher 32 und zur Eingabeseite des Steuertores 36. Soweit der Assoziativspeicher 32 die Adressen der Seiten im Randomspeicher enthält wird ein Ausgabesignal von der Ausgabe 39 des Assoziativspeichers 32 erzeugt und zum Steuertor 36 geleitet Da im ge-

zeigten Beispiel der Randomspeicher 31 nur 128 Da tenseiten enthält, umfaßt die Ausgabe des Assoziativ Speichers 7 Bits (2⁷ = 128), eine neue werthohe Adres se und ein Übereinstimmungssignal zum öffnen de; Steuertores 36 und gestattet so die direkte Adressie rung des Randomspeichers 31, wodurch die angefor denen Daten vom Randomspeicher auf die Datenaus gabesammelleitung 33 übertragen werden, in diesen FaD führt das Seitensteuerverzeichnis 33 eine Tabellen Suchfunktion zur Erzeugung einer 7 Bit großen neuei werthohen Adresse aus, die angibt, wo die angeforder ten Daten im Randomspeicher 31 stehen.

jetzt wird angenommen, daß die an der Adresseinga be 34 angeforderte Information nicht im Randomspe eher enthalten ist In diesem FaO enthält der Assoziam speicher nicht die werthohe oder Seitenadresse, und e wird kein Signal für das Steuertor 36 erzeugt dam dieses den Zugriff zum Randomspeicher 31 durch di Adresseingabe gestattet Unter diesen Umstände

steht die Adresseingabe am Diskrepanzsteuertor 38 zur Verfügung. Der Assoziativspeicher 32 gibt durch ein Diskrepanzsignal auf der Leitung 40 an das Diskrepanzsteuertor 38 an, daß der Randomspeicher 31 die gewünschte Information nicht enthält. Die anfordernde werthohe Adresse wird somit durch das Diskrepanzsteuertor 38 weitergeleitet und der Abruf der angeforderten Daten von dem Plattenspeicher mit der Seitenadresse begonnen und dadurch dem Plattenspeicher ermöglicht, diese Daten durch die Datenausgabesammeileitung 41 in den Randomspeicher 3t zu laden. Gleichzeitig bringt der Plattenspeicher den Assoziativspeicher 32 über die Ausgabeleitung 42 auf den neuesten Stand, indem er die Seitenadressen der in den Randomspeicher geladenen Seiten in den Assoziativspeicher setzt. Danach wird das Steuertor 36 geöffnet, und der Randomspeicher direkt durch die Adresse an der Adreßeingabe adressiert, so daß die Daten jetzt direkt durch die Ausgabedatensammelleitung 33 in den Hauptspeicher, den schnellen Pufferspeicher oder den Prozessor gesendet werden können.

Bei der Adressierung einer Plattendatei muß die Operation der Rechenmaschine bekanntlich unterbrochen werden, und letztere muß zwischenzeitlich andere Aufgaben übernehmen, bis die angeforderte Information von der Plattendatei abgerufen und in den Hauptspeicher gesetzt ist. Für diesen Zweck kann einfach ein Unterbrechungssignal von der Leitung 40 wie bei 43 genommen werden, um anzuzeigen, daß der Randomspeicher 31 nicht die notwendige Information enthält und das Ausgabesignal auf der Leitung 39 und das Eingabeadressignal an das Steuertor 36 nicht übereinstimmen.

In F i g. 6 ist der erfindungsgemäße Aufbau der Speichereinrichtung 60 gezeigt, worin der Randomspeieher 61 in zwei Teile aufgeteilt ist, dessen erster mit der Bezugszahl 62Λ bezeichnet ist und die sogenannten Führungsseiten oder Kopfseiten der Plattendatei enthält und dessen zweiter Teil 620 als Seitenbibliothek des Randomspeichers für die jeweils folgenden Seiten arbeitet.

Bei einer Plattendatei mit der Kapazität von m Seiten und bei einem Randomspeicher der Kapazität von π Seiten können die Führungsseiten nach einem der folgenden Kriterien gewählt werden.

1 Die Führungsseiten im Randomspeicherteil 62Λ können jeweils die erste Seite auf der Platte, die (P -! l)^te Seite, (2P + l)^le Seite usw. umfassen, wobei P = min ist oder

2. die Führungsseiten können die Kopfseiten von bestimmten Daten sein, beispielsweise den Anfang einer Lohnliste, den Anfang mathematischer Tabellen od. a. enthalten.

Der zweite Teil 620 des Randomspeichers mit der sogenannten Bibliothek kann eine Kapazität von P - 1 Seiten in der ersten obengenannten Anordnung haben. Andererseits ^uann er auch eine feste Anzahl von Seiten, z. B. 128 Seiten in der oben beschriebenen zweiten Anordnung enthalten. Die Gesamtkapazität des Randomspeichers 61 ist jedoch bei beiden möglichen An- *·° Ordnungen die Summe der Kapazität der Führungsseiten und der Bibliothek.

Wie oben enthält die Speichereinrichtung einen Assoziativspeicher 63. der als Seitensteuerverzeichnis für die werthohen Adresseingaben auf der Dateneingabe- *"· leitung 64 dient. Außerdem vervollständigen ein Plattenspeicher 50/4 und ein Zahler 65 die Einrichtung zusammen mit Steuertoren, die weiter unten naher beschrieben werden.

Wenn angenommen wird, daß der Randomspeicher die Führungsseite der durch die Eingabeadresse angeforderten Informationen enthält, gibt der Assoziativspeicher 63 neue werthohe Bits als Ausgabe und erzeugt ein Übereinstimmungssignal, welches durch die Leitung 63A an das Tor 66 weitergeleitet wird, gleichzeitig mit der Adresseingabe auf der Leitung 64A. Auf diese Weise bewirkt der Führungsseitenteil 6M des Randomspeichers 61 eine Datenübertragung durch die Sammelleitung 67 und das Steuertor 68 (welches normalerweise für den Datenfluß vom Speicherteil 624 geöffnet ist) zur Datenausgangssammelleitung 69. Gleichzeitig wird ein Übereinstimmungssignal vom Assoziativspeicher 63 über die Leitung 630 an den Zähler 65 angelegt und zeigt dem Zähler an, daß er eine Eins zu seiner werthohen Zahl zu addieren hat Gleichzeitig wird der werthohe Teil der Eingabeadresse über die Leitung 63C durch den Assoziativspeicher 63 an den Zähler 65 geleitet Wenn der Zähler eine Zahl addiert wird die nächstfolgende Adresse dem Tor 70 zugeführt welches öffnet, wenn gleichzeitig die erste Ausgangswortanzeige von der durch den Randomspeicherteil 62A gewählten Führungsseite durch ein Signal auf der Leitung 71 auftritt Somit öffnet das Tor 70, und es erfolgt der Zugriff zum Plattenspeicher. Nach dem Suchprozeß lädt der Plattenspeicher seine nächstfolgende Informationsseite in den Bibliotheksteil 620 des Randomspeichers 61 über die Sammelleitung 72 und das Tor 73, welches normalerweise einen Datenfluß in den Bibliotheksteil durch die Sammelleitung 74 gestattet Wenn das letzte Wort der Führungsseite aus dem Randomspeicherteil 62A herauskommt geht vom Führungsteil 62Λ durch die mit dem Steuertor 68 verbundene Leitung 75 ein Signal aus. Wenn dieses Signal mit einem Signal auf der Leitung 76 zusammentrifft welches anzeigt daß mindestens einige der nächstfolgenden Seiten in den Bibliotheksteil 620 des Randomspeichers geladen worden sind, wird ein Signal erzeugt und über die Leitung 76 zum Steuertor 68 geleitet Das gleichzeitige Auftreten der Signale auf den Leitungen 75 und 76 gestattet der Information, durch die Leitung 79 vom Bibliotheksteil 620 des Randomspeichers durch das Steuertor 68 in die Datenausgabesammelleitung 69 zu fließen. Wenn die neue Information, die auf der der übereinstimmenden Führungsseite folgenden Seite beginnt ankommt wird ein Impuls durch den Bibliotheksteil 62Ö erzeugt Die Datenübertragung von der Bibliothek zur anfordernden Stelle über die Datensammelleitung wird also ausgelöst durch die gleichzeitig auftretenden Signale vom letzten Wort der Führungsseite und dem Signal einer oder mehrerer neuer Seiten. Auf diese Weise und durch diese Anordnung wird verhindert daß eine falsche Information Ober die Datensammelleitung an die anfordernde Stelle ausgesendet wird

Wenn der Assoziativspeicher 63 nicht die Adresse enthält die anzeigt daß der Randomspeicher 61 mi den durch die Adresseingabe auf der Leitung 64 ange forderten Daten übereinstimmende Daten enthalt ar beitet die Einrichtung ähnlich wie das im Zusammen hang mit F i g. 5 beschriebenen System. Ein eine fehlen de Übereinstimmung oder eine Diskrepanz anzeigen des Signal wird vom Assoziativspeicher 63 erzeugt um über die Leitung 80 an das Diskrepanzsteuertor 81 ge leitet welches die Adresseingabe 64 von der Leitung 640 her durchschaltet Die Ausgabesignale des Diskre panzsteuertores 81 werden dem Plattenspeicher züge führt der dann die Seitenanzeigebits im Assoziativspei

ίο

eher 63 durch Signale über die Leitung 82 auf den neuesten Stand bringt und gleichzeitig ein Signal über die Leitung 83 an das Tor 73 sendet, wodurch der Informationsfluß weiter über die Leitung 72Λ zum Führungsseitenteil 62A des Randomspeichers 61 ermöglicht wird. Insoweit das Laden der Führungsseite und des Assoziativspeichers erfolgt, gleichzeitig für alle praktischen Zwecke, tritt dann eine Obereinstimmung im Assoziativspeicher mit der Adresseingabe auf, und der Zyklus beginnt unter Benutzung des Zählers und des Bibliotheksteils des Randomspeichers, wie oben beschrieben.

Nach außen hin arbeitet die Speichereinrichtung praktisch genauso wie ein Speicher mit wahlfreiem Zugriff mit der großen Speicherkapazität einer Plattendatei. Der Randomspeicher in jeder derartigen Einrichtung ist billig genug und wirft vielleicht die zwei- bis fünffachen Kosten pro Bit auf wie ein vergleichbarer Plattenspeicher und kann Tausende von Seiten speichern, welche die gerade benutzte Information enthalten, sowie nachfolgende benachbarte Seiten, die wahrscheinlich als nächste benutzt werden. Für ein 1000-Megabyte-Plattensystem kann der wahlfreie Zugriffsteil beispielsweise 1 Million Bytes mit einem Kapazitätsverhältnis von 100:1 enthalten. Mit einer sehr gro-Ben, im Randomspeicherteil der Einrichtung verfügbaren Seitenzahl wird das Fehlerverhältnis drastisch reduziert, welches definiert ist als der prozentuale Zeitanteil, in welchem die angeforderte Information nicht im Randomspeicher zur Verfügung steht Somit Hegt die Gesamtleistung der Speichereinrichtung sehr dicht bei der realen Zugriffszeit der Einrichtung im vorderen Randomspeicherteil

Bei dem zweiten, in Fig.6 dargestellten Ausführungsbeispiel erfolgen die Informationsübertragung von der übereinstimmenden Führungsseite zum anfordernden Teil und das Suchen bzw. Laden der folgenden Seiten parallel oder überlappt In Verbindung mit intelligent ausgewählten Führungsseiten verbessert diese Betriebsart die Gesamtleistung der Speichereinrichtung. Die Verbesserung wird auf Kosten einer größeren Maschinenausrüstung, bestehend aus Steuertoren, Datenwegen und zusätzlichen Steuerleitungen, erreicht. Der Randomspeicher 61 ist gegenüber seinem Gegenstück 31 in F i g. 5 weiter verfeinert. Das gleichzeitige Abrufen von Daten aus dem Speicherteil 62A (LESEN) und das Laden von Daten in den Bibliotheksteil 62ß (SCHREIBEN) erfordert mindestens zwei Sätze von E/A-Verriegelungsschaltungen im Randomspeicher 61, während im Randomspeicher 31 nur eine derartige E/A-Verriegelung benötigt wird. Bei der Informationsübertragung vom Hauptspeicher oder von der Zentraleinheit zur beschriebenen Speichereinrichtung erfolgen in beiden Ausführungsbeispielen die Operationen sinngemäß in der umgekehrten Reihenfolge.

Die Vorteile des beschriebenen, mit einem zusätzlichen Speicherteil mit wahlfreiem Zugriff verbesserten Plattenspeichers ergeben sich durch den Vergleich mit einem konventionellen Plattenspeicher. Einmal ergibt sich aus einem solchen vereinheitlichten System eine Speichereinrichtung mit praktisch der Leistung eines Großraumspeichers mit wahlfreiem Zugriff und einer tausendmal schnelleren Zugriffszeit Die Kostensteigerung eines in dieser Weise verbesserten Plattenspeichers ist minimal. Außerdem ergibt sich eine bessere Speicherleistung in einem hierarchischen Speichersystem. Die große Kapazität des Randomspeicherteils eines solcherart verbesserten Plattenspeichers kann z. B. die gesamte, für ein vollständiges Programm benötigte Information enthalten. Daher kann zur Durchführung einer bestimmten Aufgabe das Trefferverhältnis vor dem Wechsel auf eine neue Aufgabe sehr dicht be 100% Hegen. Das Trefferverhältnis ist das Komplemen des oben definierten Fehlerverhältnisses.

Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Speichersystem, das einen sequentiellen Speicher, insbesondere einen magnetischen Plattenspeicher und einen Speicher mit wahlfreiem Zugriff, insbesondere monolithischen Speicher kleinerer Kapazität, umfaßt, und einen als Adress-Steuerspeicher ausgebildeten Assoziativspeicher aufweist, der die Adressen derjenigen Dateneinheiten aufnimmt, die im Speicher mit wahlfreien! Zugriff zur Verfügung stehen, der sowohl mit dem sequentiellen Speicher als auch mit dem Speicher mit wahlfreiem Zugriff verbunden ist, wobei die angeforderte Adresse als Suchargument den Assoziativspeicher abfragt und im Fall der Übereinstimmung bei der Suchoperation die angeforderten Daten vom Speicher mit wahlfreiem Zugriff auf die Datenausgabeleitung durchschaltet oder bei Nichtübereinstimmung die angeforderten Daten vom sequentiellen Speicher in den Speicher mit wahlfreiem Zugriff lädt, dadurch gekennzeichnet, daß der Speicher mit wahlfreiem Zugriff (61) aus zwei Teilen (62/4, 62B) besteht, daß der erste Teil (62A) nur die ersten Dateneinheiten von Dateien als Führungsseiten enthält und der zweite Teil (62B) die jeweils folgenden Dateneinheiten der genannten Dateien als Bibliothek und daß ein Zähler zwischen dem sequentiellen Speicher (50A) und dem Assoziativspeicher (63) angeordnet ist, der über Torglieder (68, 70,73), die mit dem Speicher mit wahlfreiem Zugriff (61) verbunden sind, die Datenwege steuert, um beim Abbruch einer Datei den Datenweg für die Übertragung der Führungsseite und der auf sie folgenden Dateneinheiten durchzuschalten.

2. Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Assoziativspeicher (32, 63) und der Speicher mit wahlfreien? Zugriff (31,61) als monolithischer Halbleiterspeicher ausgeführt ist.

3. Speichersystem nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Leitung (34) für die Adresseneingabe mit dem Assoziativspeicher (32), dem Speicher mit wahlfreiem Zugriff (31) und dem sequentiellen Speicher (50) verbunden ist und eine werthohe und eine wertniedere Adresse enthält.