DE2332819B2 - Speichersystem - Google Patents
SpeichersystemInfo
- Publication number
- DE2332819B2 DE2332819B2 DE19732332819 DE2332819A DE2332819B2 DE 2332819 B2 DE2332819 B2 DE 2332819B2 DE 19732332819 DE19732332819 DE 19732332819 DE 2332819 A DE2332819 A DE 2332819A DE 2332819 B2 DE2332819 B2 DE 2332819B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- random access
- data
- random
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 178
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
50 Die Erfindung betrifft ein Speichersystem, das einen
sequentiellen Speicher, insbesondere einen magnetischen Plattenspeicher und einen Speicher mit wahlfreiem
Zugriff, insbesondere monolithischen Speicher kleinerer Kapazität, umfaßt, und einen als Adress-Steuerspeicher
ausgebildeten Assoziativspeicher aufweist, der die Adressen derjenigen Dateneinheiten aufnimmt, die
im Speicher mit wahlfreiem Zugriff zur Verfügung stehen, der sowohl mit dem sequentiellen Speicher als
auch mit dem Speicher mit wahlfreiem Zugriff verbunden ist, wobei die angeforderte Adresse als Suchargument
den Assoziativspeicher abfragt und im Fall der Übereinstimmung bei der Suchoperation dir angeforderten
Daten vom Speicher mit wahlfreiem Zugriff auf die Datenausgabeleitung durchschaltet oder bei Nicht-Übereinstimmung
die angeforderten Daten vom sequentiellen Speicher in den Speicher mit wahlfreiem
Zugriff lädt.
Speicherhierarchien, insbesondere Plattenspeicher mit Pufferspeichern und nachgeschaltetem Hauptspeicher
sind prinzipiell bekannt.
Ein derartiges hierarchisches Speichersystem ist in ^Concepts for Buffer Storage«, IEEE Computer Group
News, März !969, S, 9 bis !2 und »How a Cache Memory
Enhances a Computer's Performance«, Electronics, Januar 17, 1972, S, 58 bis 63 beschrieben, Obwohl ein
derartig aufgebautes Speichersystem den Vorteil hat, claß bei relativ geringen Kosten eine große Speicherkapazität
bei geringer Zugriffszeit erreicht wird, besteht jedoch der Nachteil, daß in den angegebenen Speichersystemen
der Datenaustausch zwischen den einzelnen Speichern nicht optimal erfolgt, so daß auch die Zugriffszeil
wesentlich unter die theoretisch mögliche Grenze gedrückt wird.
ji Außerdem sind unter dem Namen »Virtuelle Speicher«
Speichersysteme bekanntgeworden, bei denen die Blocks von Datenworten in Seiten organisiert sind.
Ein Benutzer hat dabei direkten Zugriff nur zu den Seiten, die im Hauptspeicher gespeichert sind. Wenn auf
ein Datenwort Bezug genommen wird, welches zu einer Seite gehört, die nur im Rückgriffspeichcr steht,
muß diese Seite in den Hauptspeicher verschoben und dadurch eine Seite aus diesem Hauptspeicher ausgeschoben
werden. Dabei kann es vorkommen, daß gerade die Seite aus dem Hauptspeicher ausgeschoben
wird, die schon bald wieder dorthin zurückgeschoben werden muß, um zur Auswahl zur Verfügung zu stehen.
Um dies zu verhindern, hat man Algorithmen entwikkelt,
die die Auswahl der auszuschiebenden Seiten steuern. Ein Nachteil dieser verfeinerten Algorithmen
besteht darin, daß sie wertvolle Programmausführungszeit belegen und so die Zeit für die Durchführung der
Auswahl wieder verlorengeht, die bei der Auswahl der Seite zum Ausschieben aus dem Hauptspeicher gewonnen
wurde, die mit der geringsten Wahrscheinlichkeit in nächster Zeit adressiert wird. Dieses Problem könnte
zwar durch Logikschaltungen und Steuerschaltungen gelöst werden, die einen jeweils gegebenen Algorithmus
berechnen. Diese Lösung ist jedoch unverhältnismäßig teuer und insofern nicht flexibel genug, als verschiedene
Algorithmen nicht leicht gegeneinander auszutauschen und die Parameter eines Algorithmus nicht
leicht zu verändern sind, wenn die Steuereinheit einmal installiert ist.
Außerdem ist durch die britische Palentschrift
12 70 483 und die US-Patentschrift 32 75 991 ein Speichersystem bekanntgeworden, das einen Assoziativspeicher
enthält, der als Adress-Steuerspeicher arbeitet. Dieser Adress-Steuerspeicher ist nicht unmittelbar
mit dem Plattenspeicher und dem Arbeitsspeicher verbunden, sondern über Kanäle und andere Steuerschaltungen.
Die einzelnen Suchoperationen und Über tragungsoperationen werden mit Hilfe umfangreicher
Tabeltenoperationen durchgeführt, wodurch die Gesamtsteuerung der Speicheranlage und damit die Zugrifffszc.it
wesentlich verlangsamt wird.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Speichersystem zu schaffen, das aus einem sequentiellen
Speicher und einem Speicher mit wahlfreiem Zugriff sowie einem Assoziativspeicher als Adress-Steuerspeicher
besteht, bei dem durch Aufteilen des Speichers mit wahlfreiem Zugriff in Bereiche mit ganz
bestimmten Aufgaben und durch einen sehr günstigen teilweisen Ersatz der bekannten Tabellenoperationen
durch Schaltungsmaßnahmen die Zugriffszeit verbessert wird.
. Die erfindungsgemiiQe Lösung der Aufgabe
lieh aus dem Kennzeichen des Patentanspruchs 1. • Durch das Anordnen eines Zahlers zwischen dem sequentiellen
Speicher und dem Assoziativspeicher wird eine Durchschaltung der richtigen Dalenwege für die
- Übertragung der Führungsseite und der auf sie folcenden
Dateneinheiten werden die Sieueroperationen verringert
und damit wird die Zugriffs;«lt des Speichers verbessert, Die angegebene Steuerung durch den Zähler
ist jedoch nur dadurch möglich, daß der Speicher
mit wahlfreiem Zugriff vorteilhäfterweise irr zwei feile unterteilt ist, wovon der erste Tei! nur die ersten Dateneinheiten
von Dateien als Führungsseiten enthält und der zweite Teil die jeweils folgenden Pateneinheiten
der genannten Dateien als Bibliothek. Die sonst übliehen
Suchoperationen für die Führungsseiten in einem nicht aufgeteilten Speicher entfallen damit.
Nachfolgend wird an Hand der Zeichnung ein Ausführungsbeispiel
erklärt. Es zeigt
Fig, 1 schematisch ein Systemaufbau einer bekannten
Rechenanlage mit E/A-Geräten, die nur über Kanäle ansteuerbar sind,
F i g. 2 schematisch die direkte Adressierbarkeit des Sequentiellen Speichers in einer Rechenanlage,
" Fig.3 in einem Ausschnitt schemalisch eine mögliehe
Speicherorganisation eines aus Ladungskopplungs-Hellen bestehenden Randomspeichers,
F i g. 4 in einem Ausschnitt schematisch eine der Ladungskopplungszellen,
F i g. 5 schematisch die wichtigsten Datenwege einer Plattendatei mit einem aus einem Randomspeicher bestehenden
wahlfreien Zugriffsteil und ί F i g. 6 in einem Ausschnitt schematisch Datenwege
Vines erfindungsgemäßen Ausfütirungsbeispiels des einen Randomspeicher enthaltenen Zugriffsteils, welächer
mit einer Plattendatei gekoppelt ist und eine Verbesserung der in F i g. 5 gezeigten Einrichtung darstellt.
Der Systemaufbau eines Rechners umfaßt gemäß F i g. 1 normalerweise den eigentlichen Prozessor, mindestens
einen schnellen Pufferspeicher und cien Haupt- !speicher, wobei der schnelle Pufferspeicher und der
Hauptspeicher durch den Prozessor direkt adressierbar sind. In einem hierarchischen System ist üblicherweise
die Zugriffszeit am kürzesten und die Speicherkapazität am kleinsten beim schnellen Pufferspeicher, während
ein peripherer Großraumspeicher, wie z. B. ein Plattenspeicher, die größte Speicherkapazität und aber
auch die langsamste Zugriffszeit hat. Der Hauptspeicher als Arbeitsspeicher des Systems liegt bezüglich
Kapazität und GescKwmdigkeit zwischen diesen beiden
genannten Speichern. Der externe Speicher oder der periphere Plattenspeicher ist im allgemeinen nicht direkt
durch den Prozessor adressierbar, und spezielle EingabeVAusgabegeräte, wie Schreibmaschinen, Kartenlocher,
werden wie die Plattenspeicher und Drucker ober Kanäle 10 gesteuert, die zwischen dem Hauptspeicher
und dem jeweils adressierten E/A-Gerät liegen. Die meiste der von der peripheren Datei entnommenen
oder in sie geladenen Information wird durch Programme gesteuert. Zum Adressierverfahren einer Plattendatei
gehört auch die Adressänderung und die Adressumwandlung. Ein spezielles Betriebsprogramm, das sogenannte
Eingabe-Musgabe-Steuersystem steuert alle E/A-Operationen.
Der zu dem in Fig. 1 gezeigten hierarchischen
Speichersystem gehörige schnelle Pufferspeicher liegt funktionsmäßig zwischen dem Prozessor (er kann gerätemäßig
auch Teil der Zentraleinheit sein) und dem Hauptspeicher. Ein zweites hierarchisches Speichersystem,
welches virtueller Speicher genannt wird, liegt funktionsmäßig zwischen dem Hauptspeicher und dem
peripheren Großrnumspeioher, der meist ein sequentieller
Speicher mit Magnetptottcn oder Magnetbändern ist, Die Leistungssteigerung eines hierarchischen
-Systems '15t weitgehend darauf zurückzuführen, daß die
Anlage üblicherweise gespeicherte Informationen in einer geordneten Reihenfolge und nicht willkürlich benutzt.
In einem Pufferspeicher wird die gebräuchliche, vom Hauptspeicher in den schnellen Pufferspeicher
übertragene Informationseinheit ein Block genannt. Ein Biock enthält Üblicherweise 32 Bytes, und die Art der
Übertragung von Datenblöcken aus dem Hauptspeicher in den schnellen Pufferspeicher wird durch die
,Konstruktion der Maschine bestimmt. In einem virtuellen Speicher wird die vom sequentiellen Großraum- ■
speicher in den Hauptspeicher übertragene Inforrnationspinheit
eine Seite genannt, die beispielsweise 32 Blöcke oder 1024 Bytes enthält. Die Informationsübertragung
vom sequentiellen Großraumspeicher in den }.
Hauptspeicher wird im allgemeinen durch Programme '■*
gesteuert. Sowohl der schnelle Pufferspeicher als auch der Hauptspeicher können jedoch direkt von der Zentraleinheit
adressiert werden, während der sequentielle Großraumspeicher im allgemeinen nicht direkt adres
sierbar ist
Die Zugriffszeiten zum Hauptspeicher und zum schnellen Pufferspeicher stehen etwa im Verhältnis
10 :1. und beim Großraumspeicher und dem Hauptspeicher stehen sie im Verhältnis 1000 :1. Wegen dieser
großen Differenzen zwischen den Zugriffszeiten muß der Hauptspeicher mehr Informationsseiten entfalten
als der schnelle Pufferspeicher Datenblöcke. Die Informationsübertragung zwischen dem sequentiellen
Großraumspeicher und dem Hauptspeicher erfolgt durch die in F i g. 1 als Funktionsblöcke dargestellten
Kanäle 10. Die Zugriffszeit in einem durchschnittlichen hierarchischen Speichersystem wird mehr durch den
Steuerweg als durch die reale Zugriffszeit des Hauptspeichers begrenzt.
Es gibt zahlreiche Speicher mit wahlfreiem Zugriff, die in einer erfindungsgemäß zusammengestellten
Speichereinrichtung verwendet werden können. Im Ausführungsbeispiel wird ein dynamisch betriebener,
monolithischer Halbleiterspeicher verwendet Eine solche Speicherorganisation ist in F i g. 3 beispielsweise
dargestellt und enthält in ihrer Grundstruktur Speicherzellen, wie sie in F i g. 4 gezeigt sind. Die neueste
Entwicklung bei der Informationsspeicherung brachte die Benutzung und Manipulation elektrischer in
Halbleiterstrukturen gespeicherte Ladungen. Eine ver einfachte Form einer solchen Einrichtung und ihre Betriebsweise
sind beispielsweise in der US-Patentschrift 33 87 286 näher beschrieben.
Die in F i g. 4 gezeigte Ladungskopplungsspeicherzeüe
15 besteht im wesentlichen aus einem Halbleiterkörper 16, der in drei benachbarte 3ereiche Yl, 18 und
19 unterteilt ist. In den ersten Bereich 17 wurden Fremdatome eindiffudiert oder Ionen eingepflanzt, und
er dient als Quelle für Ladungsträger. Der zweite Bereich 18 dient als Steuerelektrode zwischen dem ersten
und dritten Bereich, und der dritte Bereich 19 dient als Kondensator zum Speichern elektrischer Ladungen
oder von Minoritätsträgern. Im gezeigten Fall ist die Speicherzelle ein P-Kanalbauelement. Ein N-Kanalbauelement
arbeitet sinngemäß in ähnlicher Weise. Der Speicherkondensator 19 ist ein Metall-Oxyd-Süicium-
kondensator (MOS), der durch Anlegen einer hinrei-, chend großen, negativen Haltespannung Vh an die metallische
Halteelektrode 19/4 oben auf der dünnen SiO2-Schicht gebildet wird. Bei Speicheroperationen
kann der erste Bereich 17 als Bitleitungsanschluß 21 der Speicherzelle 15 benutzt werden. Der aufwärts weisende
Pfeil in der F ig. 4 über dem Bereich 17 mit dem /Bezugszeichen 23 kann den Abfühlpunkt der Speicherzelle
bezeichnen. Der Widerstand 22 ist zum Ermöglichen des Abfühlens hinzugefügt. Auch andere in Fachkreisen
bekannte Leseverfahren sind möglich. Der zweite Bereich 18 kann als Wortleitung der Speicherzelle
durch die damit verbundene Steuerelektrode ABA benutzt werden, und der dritte Bereich dient durch die
Elektrode 19/. als dynamisches Speicherelement Der MOS-Kondensator im dritten Bereich 19 wird durch
Anlegen einer hinreichend großen negativen Haltespannung Vh gebildet. Die Steuerelektrode 18Λ dient
als Wortleitung und steuert den Fluß von Minoritätsträgern in den MOS-Kondensator hinein und aus ihm
heraus. Die Minoritätsträger s«nd in diesem Fall Defektelektronen im Halbleitermaterial. Wenn zahlreiche
Defektelektronen im MOS-Kondens^tor vorhanden sind, speichert die Zelle eine binäre Eins. Wenn keine
Minoritätsträger oder nur ein geringer Rest von Minoritätsträgern im MOS-Kondensator enthalten sind,
speichert die Zelle eine binäre Null.
Die in F i g. 3 dargestellte Speichermatrix kann aus einer Vielzahl von Speicherzellen 15 der an Hand der
F i g. 4 beschriebenen Art bestehen. In einer solchen monolithischen Speichereinrichtung adressiert beispielsweise
ein Wortleitungsdecodierer eine der Wortleitungen in der Y-Koordinatenrichtung. Ein Bitleitungsdecodierer
adressiert gleichzeitig auf herkömmliche Weise eine der Bitleitungen 21. Am Schnittpunkt
der gewählten Wortleitung und der Bitleitung wird so eine Speicherzelle angesteuert Beim Lesen kann das
Ausgangssignal einer abgefragten Speicherzelle in herkömmlicher Weise über einen Leseverstärker abgenommen
werden. Die notwendige Regenerierungsschaltung und Einzelheiten der Leseschaltung sind
nicht mit dargestellt
Die Erfindung geht aus von einer Anordnung, bei der ein schneller Speicher mit wahlfreiem Zugriff mit
einem Plattenspeicher so gekoppelt ist, daß sie funktionsmäßig ein einheitliches Speichersystem 30 bilden,
wie es in F i g. 2 gezeigt ist. Der von Natur aus schnellere Speicher mit wahlfreiem Zugriff ist durch die Zentraleinheit
direkt adressierbar, wodurch die mittlere Zugriffszeit auch zu dem sequentiellen Speicher, im
vorliegenden Beispiel einem Plattenspeicher, herabgesetzt wird, in der Darstellung der F i g. 2 sind die schematisch
gezeigten Teile des Systemaufbaus eines Computers mit den in F ig. 1 gezeigten praktisch gleich, je-
- 'doch mit Ausnahme des Speichers mit wahlfreiem Zu-
?%riff 30, der nach der Darstellung direkt an die Plattenllatei
angeschlossen ist Die Kanäle 10 sind gleichartig •gebaut und tragen daher dieselbe Bezeichnungszahl 10
Wie in F ig. 1. Nur sind sie jetzt ausschließlich mit den
"Bbrigen, extern an den Computerhauptteil angeschlos-•enen
E/A-Geräten verbunden.
. ''■ Die im Blockschaltbild der Fig.5 dargestellte
'Speichereinrichtung 30 ist mit einem herkömmlichen ,Plattenspeicher 50 gekoppelt, um so die Leistung der
FJattcndalei zu verbessern und die direkte Adressierung
ihres Inhalts zli ermöglichen, so daß die ganze Anordnung für die Zentraleinheit als virtueller Groß-'
Numspeicher mit wahlfreiem Zugriff erscheint. Zu diesem
Zweck enthält die Speichereinrichtung einen Randomspeicher 31, der ähnlich ,organisiert sein kann wie
der in F i g. 3 dargestellte und oben beschriebene Speicher, und eine kleinere Bytekapazität, aber eine höhere,,
Zugriffsgeschwindigkeit hat als der Plattenspeicher 5Qf
Mit dem Randomspeicher 31 ist ein Assoziativspeicher 32 gekoppelt, der im vorliegenden Fall als Införmationsseiten-Steuerverzeichnis
bezeichnet werden, kann. Dieses Seitensteuerverzeichnis kann aus einem konventionellen
Assoziativspeicher bestehen und dient im !vorliegenden Fall· zur Feststellung, ob eine»gegebene
'informationsseite, oder ,gegebene Daten im .Randomspeicher
stehen' oder nicht. Befinden sich die angeforderten Daten nicht im Randomspeicher 31, wird ein
Diskrepanzsignal erzeugt. Die anfordernde Adresse wird in diesem Fall an die Plattendatei zur Suche und
zur anschließenden Ladung der angeforderten Seite in den Randomspeicher 31 weitergeleite:. Der Assoziativspeicher
32 wird mit der neuen Adresse (bzw. ihrem stellenwerthohen Teil) der Information im Randomspeicher
31 auf den neuesten Stand gebracht Wenn sich jedoch die angeforderte Information im Randomspeicher
31 befindet, wird ein Übereinstimmungssignal erzeugt, welches diese Tatsache anzeigt, und der
Speicherinhalt der betreffenden Stelle kann in diesem Fall öirekt durch eine Datensammelleitung 33 entweder
in den Hauptspeicher des Rechners oder in den schnellen Pufferspeicher oder in den Prozessor geleitet werden.
Zur Erläuter'ing der Arbeitsweise der in F i g. 5 dargestellten
Speichereinrichtung wird angenommen, daß der Plattenspeicher 1024 Datenseiten, der Randomspeicher
31 128 Seiten und die Adresseingabe 34 für die Speichereinrichtung 30 eine werthohe und eine wertniedere
Adresse von je 10 Bits enthalten. Die Adreßeingabe bei 34 verzweigt zu einer Sammelleitung 35,
die zu einem Steuertor 36 führt, zu einem Eingang 37 zum Assoziativspeicher (oder dem Seitensteuerverzeichnis)
32 und zu einem Eingang 35/4, der den Assoziativspeicher
32 umgeht und zu einem Diskrepanzsteuertor 38 führt. Im ersten Fall sei angenommen, daß
die Adresseingabe Information anfordert, die im Randomspeicher 31 enthalten ist Die werthohe Adresse
(Seitenadresse) gelangt durch die Eingabe 37 in den Assoziativspeicher 32 und zur Eingabeseite des Steuertores
36. Soweit der Assoziativspeicher 32 die Adressen der Seiten im Randomspeicher enthält, wird ein Ausgabesigna!
von der Ausgabe 39 des Assoziativspeichers 32 erzeugt und zum Steuertor 36 geleitet. Da im ge-
zeigten Beispiel der Randomspeicher 31 nur 128 Datenseiten
enthält, umfaßt die Ausgabe des Assoziativspeichers 7 Bits (2? = 128), eine neue werthohe Adresse
und ein Übereinstimmungssignal zum Öffn·- -. des Steuertores 36 und gestattet so die direkte Adressie-
rung des Randomspeichers 31, wodurch die angeforderten
Daten vom Randomspeicher auf die Datenausgabesammelleitung 33 übertragen werden. In diesem
Fall führt das Seitensteuerverzeichnis32eineTabelien-{süchfunktion
zur Erzeugung einer 7 Bit großen neuen
•60 |werthohen Adresse aus, die angibt, wo die angeforderfien
Daten im Randomspeicher 31 stehen. ' I Jetzt wird angenommen, daß die an der Adresseinga- j
|be 34 angeforderte Information nicht im Raridomspeicher
enthalten ist In diesem Fall enthält der Assoziativ- ί
^speicher nicht die werthohe oder Seitenadreise, und es;|
ijvird kein Signal für das Steuertor 36 erzeugt, damitH
|dieses den Zugriff zum Randomspeicher 31 durch" die^
S;Adresseingabe gestattet. Unter diesen Umständen"!
!steht die Adresseingabe am Diskrepanzsteuertor 38 zur
feerfügüng. Der Assoziativspeicher 32: gibt durch ein
ÜDiskrepanzsignal auf der Leitung 40 an das Diskrepanzsteüertor
38 an, daß der Randömspeicher 31 die
^gewünschte Information nicht enthält. Die anfordernde Hwerthöhe Adresse wird somit durch das Diskrepanzfsteuertor
38 weitergeleitet und der Abruf der angeforll'derten
Daten von dem Plattenspeicher mit der SeitenlÄÜresse
begonnen und dadurch dem Plattenspeicher er-Ämög'licht,
diese Daten durch die Datenausgabesammei-Peitung 41 in den Randomspeicher 31 zu laden. Gleichzeitig
bringt der Plattenspeicher den Assoziativspeicher 32 über die Ausgabeleitungv42 auf den neuesten
Stand, indem er die Seitenadressen der in den Randomspeicher geladenen Seiten in den Assoziativspeicher ,5
setzt. Danach wird das Steuertor 36 geöffnet, und der
Randomspeicher direkt durch die Adresse an der Adreßeingabe adressiert, so daß die Daten jetzt direkt
durch die Ausgabedatensammeileitung 33 in den
Hauptspeicher, den schnellen Pufferspeicher oder den Prozessor gesendet werden können.
Bei der Adressierung einer Plattend«« muß die Operation der Rechenmaschine bekanntlich unterbrochen werden, und letztere muß zw.schenze. hch,andere
Aufgaben übernehmen, bis die angeforderte Informa- z5
tion von der Plattendatei abgerufen und in den Hauptspeicher
gesetzt ist. Für diesen Zweck kann einfach em Unterbrechungssignal von der Leitung 40 wie bei 43
genommen werden, um anzuzeigen daß der Randomspeicher
31 nicht die notwendige information enthält
und das Ausgabesignal auf der Leitung 39 und das Emgabeadressignal
an das Steuertor 36 nicht übere.nst.m-
"16In' Figo ist der erfindungsgemäße Aufbau der
Speichereinrichtung 60 gezeigt worin der Randomspe,-eher
61 in zwei Teile aufgeteilt ist. dessen erster mit Jr
BezuESzahl 62Λ bezeichnet ist und die sogenannten
? SSeiten oder Kopfseiten der ^j"
hält und dessen zweiter Teil 620 f .sf'^*1'^"* ,0
des Randomspeichers tür die jewe.h folgenden Seiten Signer P.attendate, mit ^^£
ten und bei einem Randömspeicher der K^'tat von
η Seiten können die Führungsseiten nach einem de. folgenden Kriterien gewählt werden. ... 62A
1 Die Führungsseiten im ^ndomsP^·^/^
können jeweils die erste Seite auf der Platte, Ae
(P+I r Seite, (2P + 1 )te Seite usw. umfassen, wo
Z^F^^Äönnendiep
stimmten Daten sein, beispielsweise den g
' einer Lohnliste, den Anfang matnerfmti.ee, .-
. <■ bellen od. ä. enthalten. ,
\- Der zweite Teil 62B des R*idoinspeH*en mrt der
' ^genannten Bibliothek kann eine Kapazität yon P· 1
- Seiten in der ersten obengenannten Anordnung haben.
- ^Andererseits kann er auch eine feste Anzahl^n be.
/- i«n 7 R 128 Seiten in der oben beschriebenen zweiten
,. AnÄif Äi Die Gesamtkapazität des Ran-J
iomspeichers 61 ist jedoch be. beiderjnrt»gUcher1^
- Ordnungen die Summe der Kapazität der Führungsse.
r"i len und der Bibliothek. , . <. .,;_-„ as.
^ enthält die Speicheremnchtungtmen as
-' «immen mit Steüertoren, die
unten
schrieben werden. · ;
* Wenn angenommen wird, daß der Randomspeicher Ä.;:
,die Führungsseite der durch die Eingabeadresse ange- ^
forderten Informationen enthält, gibt der Assoziativspeicher 63 neue werthohe Bits als Ausgabe und'er-
|zeugt ein Übereinstimmungssignal; welches durch die '■
^Leitung 63A an das Tor 66 weitergeleitet· wird; gleich- ■
•zeitig mit der Adresseingabe auf der Leitüng;64A Auf V1',
jjiese Weise bewirkt der Führungsseitenteil 62Λ des /■'
IRandomspeichers 61 eine Datenübertragung durch die ;
!Sammelleitung 67 und das Steuertor 68 (welches nor- *
imalerweise für den Datenfluß vom Speicherteil 62Λ
geöffnet ist) zur Datenausgangssamrnelieitung 69. Gleichzeitig wird ein Übereinstimmungssignal vom Assoziativspeicher
63 über die Leitung 63B an den Zähler 65 angelegt und zeigt dem Zähier an, daß er eine Eins
zu seiner werthohen Zahl zu addieren hat Gleichzeitig wird der werthohe Teil der Eingabeadresse über die
Leitung 63 C durch den Assoziativspeicher 63 an den Zähler 65 geleitet. Wenn der Zähler eine Zahl addiert
wird die nächstfolgende Adresse dem Tor 70 zugeführt, welches öffnet, wenn gleichzeitig die erste Ausgangswortanzeige
von der durch den Randomspeicherteil 62Λ gewählten Führungsseite durch ein Signal auf der
Leitung 71 auftritt Somit öffnet das Tor 70, und es erfolgt der Zugriff zum Plattenspeicher. Nach dem Suchprozeß
lädt der Plattenspeicher seine nächstfolgende Informationsseite in den Bibliotheksteil 62ß des Randomspeirhers
61 über die Sammelleitung 72 und das Tor 73, welches normalerweise einen Datenfluß in den
Libliotheksteil durch die Sammelleitung 74 gestattet
Wenn das letzte Wort der Führungsseite aus dem Randomspeicherteil 62/4 herauskommt, geht vom Führungsteil
62Λ durch die mit dem Steuertor 68 verbundene Leitung 75 ein Signal aus. Wenn dieses Signal mit
einem Signal auf der Leitung 76 zusammentrifft welches anzeigt daß mindestens einige der nächstfolgenden
Seiten in den Bibliotheksteil 62ß des Randomspeichers geladen worden sind, wird ein Signal erzeugt und
über die Leitung 76 zum Steuertor 68 geleitet Das gleichzeitige Auftreten der Signale auf den Leitungen
75 und 76 gestattet der information, durch die Leitung 79 vom Bibliothekstell 62B des Randomspeichers durch
das Steuertor 68 in die Datenausgabesammelleitung 69 zu RieSen. Wenn die neue Information, die auf der der
übereinstimmenden Führungsseite folgenden Seite beginnt ankommt, wird ein Impuls durch den Bibliotheksteil 62j8 erzeugt Die Datenübertragung von der Bibliothek
zur anfordernden Stelle über die Datensammellei- > tung wird also ausgelöst durch die gleichzeitig auftretenden
Signale vom letzten Wort der Führungsseite und dem Signal einer oder mehrerer neuer Seiten. Auf
diese Weise und durch diese Anordnung wird verhindert, daß eine falsche Information über die Datensammelleitung
an die anfordernde Stelle; ausgesendet wird. Wenn der Assoziativspeicher 63 nicht die Adresse
enthält, die anzeigt, daß der Randomspeicher 61 mit den durch die Adresseingabe auf der Leitung 64 angeforderten
Daten übereinstimmende Daten enthält, arbeitet die Einrichtung ähnlich wie das im Zusammen- ■;
hang mit F i g. 5 beschriebenen System. Ein eine fehlen- :
de Übereinstimmung oder eine Diskrepanz anzeigendes Signal wird vom Assoziativspeicher 63 erzeugt und
über die Leitung 80 an das pi3krepanzsteuertqr 81 geleitet
welches die Adresseingabe 64 von der Leitung 64ß her durchschaltet Die Ausgabesignale des Diskre-;
panzsteuertores 81 werden dem Plattenspeicher züge- %
führt, der dann die Seitenanzeigebits im Assoziativspei-:
Ä0?525/242!
eher 63 durch Signale über die Leitung 32 auf den neuesten
Stand bringt und gleichzeitig ein Signal über die Leitung 83 an das Tor 73 sendet, wodurch der Informationsfluß
weiter über die Leitung 72Λ zum Führungsseitenteil 62A des Randomspeichers 61 ermöglicht
wird. Insoweit das Laden der Führungsseite und des Assoziativspeichers erfolgt, gleichzeitig für alle praktischen
Zwecke, tritt dann eine Übereinstimmung im Assoziativspeicher mit der Adresseingabe auf, und der Zyklus
beginnt unter Benutzung des Zählers und des Bibliotheksteils des Randomspeichers, wie oben beschrieben.
Nach außen hin arbeitet die Speichereinrichtung
Nach außen hin arbeitet die Speichereinrichtung
. praktisch genauso wie ein Speicher mit wahlfreiem Zugriff mit der großen Speicherkapazität einer Plattenda-'tei.
Der Randomspeicher in jeder derartigen Einrichtung ist billig genug und wirft vielleicht die zwei- bis
fünffachen Kosten pro Bit auf wie ein vergleichbarer Plattenspeicher und kann Tausende von Seiten spei-
■ ehern, welche die gerade benutzte Information enthalten,
sowie nachfolgende benachbarte Seiten, die wahrscheinlich als nächste benutzt werden. Für ein 1000-Megabyte-Plattensystem
kann der wahlfreie Zugriffsteil beispielsweise 1 Million Bytes mit einem Kapazitätsverhältnis
von 100 :1 enthalten. Mit einer sehr gro-Ben, im Randomspeicherteil der Einrichtung verfügbaren
Seitenzahl wird das Fehlerverhältnis drastisch reduziert, welches definiert ist als der prozentuale Zeitanteil,
in welchem die angeforderte Information nicht im Randomspeicher zur Verfügung steht. Somit liegt die
Gesamtleistung der Speichereinrichtung sehr dicht bei der realen Zugriffszeit der Einrichtung im vorderen
Randomspeicherteil.
Bei dem zweiten, in Fig.6 dargestellten Ausführungsbeispiel
erfolgen die Informationsübertragung von der übereinstimmenden Führungsseite zum anfordernden
Teil und das Suchen bzw. Laden der folgenden Seiten parallel oder überlappt. In Verbindung mit
intelligent ausgewählten Führungsseiten verbessert die se Betriebsart die Gesamtleistung der Speichereinrich
tung. Die Verbesserung wird auf Kosten einer größeren Maschinenausrüstung, bestehend aus Steuertoren,
Patenwegen und zusätzlichen Steuerleitungen, erreicht
Der Randomspeicher 61 ist gegenüber seinem Gegen stück 31 in F i g. 5 weiter verfeinert. Das gleichzeitige
Abrufen von Daten aus dem Speicherteil 62Λ (LESEN) und das Laden von Daten in den Bibliotheksteil 62ß
(SCHREIBEN) erfordert mindestens zwei Sätze von E/A-Verriegelungsschaltungen im Randomspeicher 61,
während im Randomspeicher 31 nur eine derartige E/A-Verriegelung benötigt wird. Bei der Informationsübertragung
vom Hauptspeicher oder von der Zentral einheit zur beschriebenen Speichereinrichtung erfolgen
in beiden Ausführungsbeispielen die Operationen sinngemäß in der umgekehrten Reihenfolge.
Die Vorteile des beschriebenen, mit einem zusätzli chen Speicherteil mit wahlfreiem Zugriff verbesserten
Plattenspeichers ergeben sich durch den Vergleich mit einem konventionellen Plattenspeicher. Einmal ergibt
sich aus einem solchen vereinheitlichten System eine Speichereinrichtung mit praktisch der Leistung eines
Großraumspeichers mit wahifreiem Zugriff und einer tausendmal schnelleren Zugriffszeit. Die Kostensteigerung
eines in dieser Weise verbesserten Plattenspeichers ist minimal. Außerdem ergibt sich eine bessere
Speicherleistung in einem hierarchischen Speichersystem. Die große Kapazität des Randomspeicherteils
eines solcherart verbesserten Plattenspeichers kann z. B. die gesamte, für ein vollständiges Programm benötigte
Information enthalten. Daher kann zur Durchführung einer bestimmten Aufgabe das Trefferverhältnis
vor dem Wechsel auf eine neue Aufgabe sehr dicht bei 100% liegen. Das Trefferverhältnis ist das Komplement
des oben definierten Fehlerverhältnisses.
Hierzu 3 Blatt Zeichnungen /Y
r 'J
-1C
ti ' '/
" -,r T
ι τ!
rl
I if
Xf ί
■ C-Ψί^
frV'vV'^'V/
Claims (3)
- 23 32 8!Patentansprflche:I. Speichersystem, das einen sequentiellen Speicher, insbesondere einen magnetischen Plaitenspei· eher und einen Speicher mit wahlfreiem Zugriff, ins-.besondere monolithischen Speicher kleinerer Kapazität, umfaßt, und einen als Adrese-Steuerspeicher 'ausgebildeten Assoziativspeicher aufweist, der die ' Adressen derjenigen Dateneinheiten aufnimmt, die jp Hm Speicher mit wahlfreiem Zugriff zur Verfügung stehen, der sowohl mit dem sequentiellen Speicher als auch mit dem Speicher mit wahlfreiem Zugriff verbunden ist, wobei die angeforderte Adresse a!s Suchargument den Assoziativspeicher abfragt und im Fall der Übereinstimmung bei der Suchoperation ,die angeforderten Daten vom Speicher mit wahl· freiem Zugriff auf die Datenausgabele-tung durchschaltet oder bei Nichtübereinstimmung die angeforderten Daten vom sequentiellen Speicher in den Speicher mit wahlfreiem Zugriff lädt, dadurch gekennzeichnet, daß der Speicher mit wahlfreiem Zugriff (61) aus zwei Teilen (62/1, 62ß) besteht, daß der erste Teil (62,4) nur die ersten Dateneinheiten von Dateien als Führungsseiten enthält und der zweite Teil (625) die jeweils folgenden Dateneinheiten der genannten Dateien als Bibliothek und daß ein Zähler zwischen dem sequentiellen Speicher (50/4) und dem Assoziativspeicher (63) angeordnet ist, der über Torgiieder (68,70,73), die mit dem Speicher mit wahlfreiem Zugriff (61) verbunden sind, die Datenwege steuert, um beim Abbruch einer Datei den Datenweg für die Übertragung der Führungsseite und der auf sie folgenden Dateneinheiten durchzuschalten.
- 2. Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Assoziativspeicher (32, 63) und der Speicher mit wahlfreiem Zugriff (31,61) als monolithischer Halbleiterspeicher ausgeführt ist.
- 3. Speichersystem nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Leitung (34) für die Adresseneingabe mit dem Assoziativspeicher (32), dem Speicher mit wahlfreiem Zugriff (31) und dem sequentiellen Speicher (50) verbunden ist und eine werthohe und eine v/ertniedere Adresse enthält
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26835372A | 1972-07-03 | 1972-07-03 | |
US26835372 | 1972-07-03 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2332819A1 DE2332819A1 (de) | 1974-01-24 |
DE2332819B2 true DE2332819B2 (de) | 1976-06-16 |
DE2332819C3 DE2332819C3 (de) | 1977-01-27 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
SE391594B (sv) | 1977-02-21 |
CA1003119A (en) | 1977-01-04 |
NL7309057A (de) | 1974-01-07 |
DE2332819A1 (de) | 1974-01-24 |
FR2237269A1 (de) | 1975-02-07 |
JPS4952935A (de) | 1974-05-23 |
CH554048A (de) | 1974-09-13 |
BR7304906D0 (pt) | 1974-08-29 |
IT988994B (it) | 1975-04-30 |
FR2237269B1 (de) | 1976-05-07 |
GB1432835A (en) | 1976-04-22 |
JPS5646175B2 (de) | 1981-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2656546C2 (de) | Datenblock-Austauschanordnung | |
DE2954731C2 (de) | Monolithischer Mikroprozessor | |
DE2415900C3 (de) | Rechenautomat mit mehreren mit je einem Vorratsspeicher versehenen Rechenanlagen | |
DE69827714T2 (de) | Assoziativspeichersystem | |
DE2501853A1 (de) | Prozessor fuer ein datenverarbeitungssystem | |
DE2630323A1 (de) | Datenspeichereinrichtung | |
DE2331589A1 (de) | Datenverarbeitungsanordnung | |
DE2547488C2 (de) | Mikroprogrammierte Datenverarbeitungsanlage | |
DE2125644A1 (de) | Verbunddatenspeicher | |
DE2241257A1 (de) | Datenverarbeitende anlage | |
DE4019135A1 (de) | Serieller speicher auf ram-basis mit parallelem voraus-lesen | |
DE1286789B (de) | Einrichtung an einem elektronischen Ziffernrechner zum schnellen Datenaustausch zwischen der Verarbeitungseinheit und dem zentralen Speicher | |
DE1524111C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE2856680A1 (de) | Befehlspuffer fuer ein datenverarbeitungssystem | |
DE1190706B (de) | In zwei abwechselnden Zyklen arbeitende programmgesteuerte elektronische digitale Rechenmaschine | |
DE1774607C3 (de) | Speicheranordnung mit einem informationszerstörend lesbaren Speicher | |
DE2539929A1 (de) | Rechnersystem mit busstruktur | |
DE2110458C3 (de) | Speicheranordnung in einem datenverarbeitenden System | |
DE2459476C3 (de) | ||
DE2610428A1 (de) | Anordnung zur steuerung der zwischenspeicherung von zwischen zwei funktionseinheiten zu uebertragenden daten in einem pufferspeicher | |
DE2332819C3 (de) | Speichersystem | |
DE2459476B2 (de) | Schaltungsanordnung fuer nichtzyklische datenpermutationen | |
DE2332819B2 (de) | Speichersystem | |
DE2750126B2 (de) | ||
DE2000608A1 (de) | Schaltungsanordnung fuer eine Nachrichtenverarbeitungs-,insbesondere fuer eine Nachrichtenvermittlungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |