DE2656546C2 - Datenblock-Austauschanordnung - Google Patents

Datenblock-Austauschanordnung

Info

Publication number
DE2656546C2
DE2656546C2 DE2656546A DE2656546A DE2656546C2 DE 2656546 C2 DE2656546 C2 DE 2656546C2 DE 2656546 A DE2656546 A DE 2656546A DE 2656546 A DE2656546 A DE 2656546A DE 2656546 C2 DE2656546 C2 DE 2656546C2
Authority
DE
Germany
Prior art keywords
memory
exchange
address
value
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2656546A
Other languages
English (en)
Other versions
DE2656546A1 (de
Inventor
Louis Ronald Poughkeepsie N.Y. Bryant
Raymond James Staatsburg N.Y. Pedersen
Arnold Poughkeepsie N.Y. Weinberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2656546A1 publication Critical patent/DE2656546A1/de
Application granted granted Critical
Publication of DE2656546C2 publication Critical patent/DE2656546C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12Replacement control
    • G06F12/121Replacement control using replacement algorithms
    • G06F12/123Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

Die Erfindung betrifft eine Datenblock-Austauschanordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung.
Bei einer Speicherhierarchie, in der Datenblöcke von einem Speicherniveau zum anderen übertragen werden, benötigt man Einrichtungen, um einen auszutauschenden Block zu identifizieren, wenn fehlende Daten in einen bereits voll besetzten Pufferspeicher geholt werden sollen. Durch die Austauscheinrichtungen wird nach ei-
3 4
ner vorgegebenen Austauschregel die Adresse desjeni- Blöcken im Puffer und den Wörtern in der Assoziativgen Datenbfocks bestimmt, der für den gewünschten, speicheranordnung ein 1:1-Verhältnis besteht Im Geneu in den Pufferspeicher zu übertragenden Datenblock gensatz zum Stapelspeicher, wo Adressen verschoben Platz machen muß. werde, werden bei diesem Schema den feststehenden
Eine solche bekannte Austauschregel ist die LRU-Re- 5 Adressen verschiedene Benutzungswerte zugeordnet gel (LRU » least recently used =■= am längsten unbe- Ein Nachteil des Meade-Verfahrens liegt darin, daß nutzt), durch die derjenige Datenblock im Puffer, der am durch die kontinuierliche Erhöhung der Benutzungslängsten nicht benutzt wurds, als der unwichtigste Block werte bald die Kapazität eines Zählers (des Aktualitätsermittelt wird, der daher mit geringster Beeinflussung zahlzählers) überschritten wird. Zu diesem Zeitpunlct der Systemleistung ersetzt werden kann. io wird der Zähler zurückgestellt oder läuft nach Null
Die LRU-Regel verlangt jedoch ein Verfahren zur über, und dann wird die LRU-Regel nicht mehr richtig Verfolgung der relativen Benutzung des Inhaltes der implementiert, da die relativen Benutzungswerte dii-Speicherblöcke im Puffer. Eine bekannte Lösung be- nach falsch sind. Es müssen alle Benutzungswerte zusteht darin, jede Blockadresse bei Benutzung in einen rückgestellt werden, und die LRU-Information für den Kellerspeicher oder Stapelspeicher einzugeben, wobei 15 Puffer geht verloren. Es muß dann zunächst eine andere die Position im Stapel die 3enutzungsaktualität des be- Regel als die LRU-Regel benutzt werden, bis wieder treffenden Blockinhaltes angibt Abhängig von der Grö- genügend neue Benutzungswerte vorhanden sind, so Be des Puffers und der Größe der Blöcke kann der daß die LRU-Regel wieder sinnvoll benutzt werden Stapelspeicher sehr groß und kostspielig in der Imple- kann, mentierung werden. 20 Ein weiteres Problem bei dem Meade-Verfahren liegt
Eine Verbesserung zu dem oben beschriebenen Ver- darin, daß es eine beträchtliche Verarbeitungszeit
fahren, weiche eine Reduzierung des Aufwandes gestat- braucht (gleich der Zeit zum bitweisen Verschieben ei-
tet ist in der US-PS 35 41 539 beschrieben. Dadurch nes Wortes) jedes Mal, wenn ein Block (eine Seite) im
werden die Datenblöcke im Pufferspeicher in zwei Puffer ersetzt werden muß. Die Austauschzeit für einen
Gruppen unterteilt: eine erste Gruppe weist die Daten- 25 Block (eine Seite) wird durch das LRU-Verfahren er-
blöcke auf, welche in der jüngsten Vergangenheit be- höht, wodurch die Systemleistung herunter geht
nutzt worden waren, und eine zweite Gruppe enthält die Ein weiteres Problem liegt beim Meade-Verfahren
Datenblöcke, die langer nicht benutzt worden waren. darin, daß ein Speicher für die Benutzungswerte, in dem Zum Austausch wird ein Datenblock vorgesehen, wel- die Wörter bitweise (und «zirkulierend) verschoben
eher der zweiten Gruppe angehört Dabei können zu- 30 werden können, keine Standardbaueinheit ist und die
sätzliche Kriterien in Betracht gezogen werden, wie Austauscheinrichtung somit kostspielig macht und die
z. B. die Frage, ob ein Datenblock in der weiter zurück- Benutzung intregrierter Speicherchips mit hoher Pak-
liegenden Vergangenheit verändert worden war oder kungsdichte ausschließt
nicht Der Erfindung liegt daher die Aufgabe zugrunde, eine
Eine andere LRU-Regel wurde veröffentlicht in ei- 35 Datenblock-Austauschanordnung der oben beschriebe-
nem Artikel von R. M. Meade mit dem Titel »Design nen Art anzugeben, ^reiche es gestattet, die relative
Approaches for Cache Memory Control« in COMPU- Größenordnung der Benutzungswerte und ihre Konti- TER DESIGN. Januar 1971, Seiten 87—93. Dabei wird nuität auch bei Überschreiten der Kapazität des Aktua-
mit binären Werten, die in einer Assoziativspeicheran- litätszahlzählers zu erhalten.
Ordnung gi speichert sind, die Benutzungsaktualität der 40 Diese Aufgabe wird durch die im Kennzeichen des Blöcke innerhalb eines Puffers festgehalten. Wenn ein Anspruchs 1 beschriebene Einrichtung gelöst Block adressiert wird, erhält er einen Wert zugeteilt der Durch die proportionale Verminderung aller Benut-
um 1 größer ist als der einem anderen Block, der zuletzt zungswerte bei einem drohenden Oberlauf des Aktuali-
vor dem laufenden Block adressiert wurde, zugeteilte tätszahl-Zählers bleibt die Relation der vorhandenen
Wert Es wird also dem nächsten adressierten Block 45 Benutzungswerte erhalten. Es ist also puch direkt nach
immer ein Benutzungswert zugeordnet der um 1 größer einem solchen Überlauf möglich, den geeignetsten Da-
ist als der dem zuletzt adressierten Block zugeordnete tenblock auszutauschen. Der Austausch eines Daten-
Wert usw. Der Block mit dem jeweils höchsten züge- blockes, der z. B. direkt oder knapp vorher benutzt wor-
ordneten Wert ist dann der zuletzt adressierte bzw. der den war, wir durch die Erfindung vermieden. Außerdem
am kürzesten unbenutzt Block (MRU = most recently 50 wird die Anwendung eines Überbrückungs-Austausch-
used). Entsprechend ist der Block mit dem niedrigsten algorithmus bis zu einer Zeit zu der wieder ein Mindest-
Benutzunjswert der am längsten unbenutzte Block maß an Benutzungswerten aufgebaut ist, überflüssig.
(LRU). Ein Benutzungswert wird nur beim jeweils er- Dies stellt eine wesentliche Vereinfachung der Aus-
sten Zugriff zu einem bestimmten Block zugeordnet und lausuh&nordnung dar.
bleibt für alle unmittelbar nachfolgenden Zugriffe zum 55 Ein Ausführungsbeispiel der Erfindung wird anschlie-
gleichen Block unverändert, wodurch sich diese Regel ßend anhand von Zeichnungen beschrieben. Ss zeigen
von derjenigen unterscheidet, bei welcher der am we- Fig. 1 bis 6 Schaltglieder und Baugruppen, die im
nigsten häufig benutzte Block ermittelt wird. Der Mea- Ausführungsbeispiel verwendet werden,
de-Artikel beschreibt eine Anordnung von Speicher- F i g. 7 ein Blockschaltbild des beschriebenen Ausfüh-
platzen, die beliebig adressiert werden können. Jedes 60 rungsbeispiels der Erfindung,
gespeicherte Wort kann bitweise parallel mit anderen Fig.8A und 8B Einzelheiten der Aktualitätssteue-
Wörtern verschoben werden, um das Wort mit dem rung,
niedrigsten Benutzungswert herauszufindea Die An- Fig.9A und 9B Einzelheiten der Tabellenspeicher·
Ordnung ist ausreichend, um zu jedem Pufferspeicher- steuerung,
block einen Zugehörigen Benutzungswert zu halten. Es 65 F i g. 10 Einzelne '.ten der Betriebsartensteuerung,
wird also kein Stapelspeicher benötigt Die ganze An- F i g. 11 Einzelheiten der Austauschadreßschaltung,
Ordnung muß wenigstes so viele Wort-Speicherplätze F i g. 12 die Zeitfolge der Arbeitszyklen in der Aus-
hahe. wie Blöcke betreffen sind, so daß zwischen den tauschanordnung.
Im Ausführungsbeispiel verwendete Schaltelemente und Baueinheiten
Bevorzugtes Ausführungsbeispiel
In den Fig. 1 bis 6 sind Standardbauelemente und Standardfunktionseinheiten gezeigt, die im Ausfünrungsbeispiel verwendet werden. Für Verknüpfungsschaltungen benutzt man UND-Glieder, ODER-Gheder verdrahtete ODER-Schaltungen und Inverter, die in den Fig. IA bis ID dargestellt sind. Für Speicherelemente ist ein synchron getaktetes System vorausgesetzt, in dem ein Taktsignal in jedem Zyklus auftritt, um festzustellen, ob und wie der Eingang den Ausgang beeinflußt In einem Kippglied, wie es in F i g. 2A gezeigt ist, wird der Schaltzustand umgekehrt, wenn das Eingangssignal während des Taktimpulses aktiv (binar »1«) ist; falls z. B. das Signal am 0-Ausgang abgeschaltet war und am 1-Ausgang eingeschaltet war, sind sie während des nachfolgenden Zyklus entsprechend umgekehrt In der Registerst'tife (Fig. 2B) ist das Signal am'Ausgang während des nachfolgenden Zyklus Ein (- binär »1«), Wenn das Signal am Eingang während des Taktimpulses Ein (-binär »1«) war. Entsprechendes gilt für das Signal Aus (-binär »0«). Ein n-Bit-Register (Fig.3) besteht aus η Registerstufen. . .
Eine Speicheranordnung, wie sie in F1 g. 4 gezeigt ist, enthält mehrere Speicherwörter, von denen während eines Zyklus nur eines entweder zum Lesen oder Schreiben (aber nicht für beides) adressiert werden kann. Das Wort wird durch eine Adresse gewählt In diesem Beispiel enthält die Anordnung 32 Wörter aus je 16 Bit Die Adresse besteht daher aus 5 Bits zum Wählen eines der 32 Wörter. Beim Lesen ist das Schreib/Lesesignal abgeschaltet und das Schreibtaktsignal gesperrt, so daß die Eingabedatenleitung unwirksam ist Die Anordnung wirkt als nicht getaktetes Schaltnetz, bei dem das adressierte Wort auf der Ausgabedatenleitung zur Verfügung steht Das Ausgabesteuersignal gestattet die ÄDgaDc des Inhaltes der adressierten Wort-Speicherstelle aus der Speicheranordnung auf die Ausgabedatenleitung. Zwei oder mehr Speicheranordnungen können mit lhren Ausgängen bitweise ODER-verknüpf t sein und eine gemeinsame Ausgabedatenleitung benutzea Es gibt aber nur jeweils eine Speicheranordnung ein Datenwort ab und zwar diejenige, bei der das Ausgabesteuersignal eingeschaltet (aktiv) ist, während dieses Steuersignal bei der anderen Speicheranordnung nicht aktiv ist
Solche Speicheranordnungen sind im Ausführungsbeispiel als Tabellenspeicher (T-Speicher) bezeichnet
Das Blockdiagramm in Fig.5 zeigt eine konventionelle Zählsctui'tang (Inkrementierschaltung), deren Funktion allgemein bekannt ist, so daß sie nicht näher beschrieben werden braucht Der Eingabewert, eine n-Bit-Zahl, wird um 1 erhöht und als 17-Bit-Wort abgegeben, das eine Zahl darstellt, die um 1 größer ist als die EingabezahL Außerdem wird durch ein zusätzlich erzeugtes Ausgangssignal angezeigt, wenn ein übertrag von der höchsten Bitposition erfolgt Eine 5-Bit-Eingabezahl, beispielsweise 10011 (-19), bewirkt einen Ausgabewert 10100 (=20) und einen Obertrag = 0. Ein Eingabewert Hill (-31) bewirkt den Ausgabewert 00000 (=0) und den Übertrag = 1.
Fi g. 6 zeigt in einem Blockdiagramm eine konventionelle Vergleicherschaltung. Dieser Vergleicher hat zwei Eingänge für π Bit-Zahlen X und Y, die miteinander verglichen werdea Wenn X < Y, ist das Ausgaiigssignal »KLEINER« eingeschaltet (aktiv); sonst ist es abgeschaltet, und das bedeutet X~z. Y.
Das bevorzugte Ausführungsform einer Austauschanordnung für Datenblöcke, die den jeweils am längsten unbenutzten Datenblock zum Austausch bestimmt (LRU-Verfahren, Aktualitätsprinzip) ist durch das Blockdiagramm der Fig.7 dargestellt Die einzelnen Schaltkreise sind in den Abbildungen gezeigt, die in den Blöcken der F ig. 7 angegeben sind.
Die Austauschanordnung arbeitet unter Steuerung eines schnellen Pufferspeichers 7. Der Pufferspeicher 7 ist ein konventioneller Hochgeschwindigkeitspuffer mit niedriger Kapazität in einer Speicherhierarchie. Er cmhalt 32 Blöcke mit je mehreren Speicherplätzen, in denen Steuerwörter, Instruktionen oder Daten aufgezeichnet werden können. Ein durch eine zugehörige und nicht dargestellte Zentraleinheit adressiertes Wort steht mit gewisser Wahrscheinlichkeit in einem ΒΙ<£*^™ ™i ferspeicher. wenn sich der adfessierie Dsicr.b!~k nsc.i im Pufferspeicher befindet wird ein Fehlanzeigesignal aktiviert und der Datenblock von einem größeren langsameren Speicher der Hierarchie geholt und in einen der 32 Blockbereiche im Pufferspeicher gesetzt und dadurch der frühere Inhalt dieses Blockes überschrieben. Die Austauschanordnung ermittelt den Blockbereich, in den der fehlende Datenblock zu setzen ist mit einer modifizierten Form eines bekannten LRU-Alonthmus (Ermittiung des am längsten unbenutzten Datenblocks als Austauschkanditat).
Die Einrichtung zur Ausführung des modifizierten LRU-Algorithmus enthält ein Akiualitätszahlregister 22 in einer Aktualitätssteuerung 8, die in F i g. 7 dargestellt sind. Die Aktualitätszahl im Register 22 kann durch eine Zählschaltung (Inkrementierschaltung) 109 (Fig.8A) jeweils um eine Einheit erhöht werden. Im detaillierten Ausführungsbeispiel wird ein 15 Bit fassendes Aktoaliiätszahlrc-bter inst einer !5-bit-ZähUchaltung dazu benutzt sequentielle Aktualitätszahlen zu erzeugen. Die Austauschanordnung wird für die verschiedenen benötigten Operationen in verschiedene Betriebsarten gesetzt Die sechs Betriebsarten, die in der Betriebsartensteuerung 10 eingestellt werden können, sind in der folgenden Betriebsartentabelle aufgeführt:
Betriebsartentabelle Bits
0 0 0 Ruhebetrieb
0 0 1 Tabellenspeicher-Ladebetrieb
0 1 X Betriebsart Aktualitätszahl erhönun
1 X 0 Betriebsart Fehlanzeige ohne Umschal
ten
1 X 1 Betriebsart Fehlanzeige mit Umschalten 1 X X Fehlanzeigebetrieb (entweder 1X0 oder
Inder Betriebsartentabelle wird durch X ein Bit in der Neutralstellung bezeichnet, die entweder 0 oder 1 sein kann. Die Taktierung für die verschiedenen Betriebsartenoperationen ist in F i g. 12 gezeigt, wo die Betriebsartenbestimmung in der Betriebsartensteuerung 10 im Zyklus 1 erfolgt
Ruhebetrieb
Der Ruhebetrieb liegt vor, wenn in der Austauschanordnung nichts verändert wird. Während des Normalbe-
7 8
triebes des Pufferspeichers herrscht meistenteils der zungswert, überläuft. Die Betriebsart »Fehlanzeige mit Ruhebetrieb. Der Ruhebetrieb liegt vor während dem Umschalten« wird unter ungewöhnlichen Umständen zweiten und jedem nachfolgenden Zugriff zu einem Da- angewendet, wenn der aktuelle Benutzungswert (die ten block während einer zusammenhängenden Folge Aktualitätszahl) in Gefahr gerät, überzulaufen,
von Zugriffen zu einem Block, der bereits im Pufferspei- 5
eher steht Während der ersten Adressierung eines Betriebsart »Fehlanzeige ohne Umschalten«
Blocks im Pufferspeicher läuft die Austauschanordnung
in der Betriebsart »Aktualitätszahl erhöhen«, in wel- Ein Austauschadreßregister 42 in der Austausch-
chem die bestehende Aktualitätszahl um 1 erhöht wird, adreßschaltung 11 enthält die jeweilige Adresse desjeni- und die erhöhte Zahl als neuer Benutzungswert für die- 10 gen Blocks im Pufferspeicher 7, wohin die fehlenden sen Block in den aktiven Tabellenspeicher (12a oder Daten zu setzen sind. Wenn seit dem Zeitpunkt, zu dem Mb) eingegeben wird. der betreffende Datenblock als am längsten unbenutz-
Der Ruhebetrieb tritt ein, sobald in F i g. 7 kein Signal ter Block ermittelt wurde, doch wieder ein Zugriff zu an die Betriebsartensteuerung gegeben wird, d. h, wenn diesem Block erfolgte, so ist er im gegenwärtigen Zeitdie Signale LADEN, NEUE ADRESSE und FEHLAN- 15 punkt zwar nicht mehr der am längsten unbenutzte ZEIGE alle abgeschaltet sind. Block. Trotzdem ist dieser Block noch eine relativ gute
Wahl für den Austausch, auch wenn er seit der letzten
Tabellenspeicher-Ladebetrieb Fehlanzeige benutzt wurde, da er ja immerhin beim
letzten Mal (d. h. zur Zeit der letzten Fehlanzeige) als
Der Tabellenspeicher-Ladebetrieb ist vorgesehen, 20 die beste Wahl herausgefunden wurde. Der Vorteil der um die Austauschanordnung zu initialisieren und sie in Benutzung einer früher bestimmten Austausch-Blockvorgegebener Weise zu starten, wenn das System, wel- adresse liegt darin, daß außer der normalen Blocküberches den Pufferspeicher enthält, gestartet wird. In tragungszeit keine zusätzliche Zeit gebraucht wird, um F i g. 7 initialisiert eine Initialisierungsquelle die Aus- die Austausch-Blockadresse zu bestimmen, so daß die tauschadresse. setzt einen der Tabellenspeicher (12a, 25 Austauschanordnung die Blockübertragungen zum Puf- \2b) in den aktiven Zustand, und gibt die Benutzungs- ferspeicher nicht verzögert
werte in den aktiven T-Speicher so ein, daß die Fehlan- Die in F i g. 7 gezeigte Austauschanordnung bestimmt
zeige-Adresse vorgegeben ist, wenn das System gestar- den jeweiligen Austausch-Block aus dem Inhalt des aktitet wird. Entweder das Anfangsprogrammladen (IPL) ven Tabellenspeichers während mehrerer Zyklen (in dedes Systems oder das Arfangsmikroprogrammladen 30 nen die fehlenden Daten in den Pufferspeicher übertra-(ΙΜΓ-L) setzen die Austauschanordnung in den Anfangs- gen werden) wie folgt: Zuerst wird in der Aktualitätszustand, wählen den aktiven T-Speicher, setzen eine er- Steuerung 8 der Inhalt des Aktualitätszahlregisters 22 ste Blockadresse in das Austausch-Adreßregister in den vorübergehend in das Schreibregister 21 so eingegeben, Austausch-Adreßschaltungen 11 zur Bestimmung des daß das Register 22 als Vergleichsregister benutzt werersten auszutauschenden Blockes, laden einen Satz von 35 den kann. In der T-Speichersteuerung 9 durchläuft dann Werten in den aktiven T-Speicher (beispielsweise lauter der Inhalt (5 Bit) des A-Adreßregisters 31 sequentiell Nullen in das Wort für den zweiten auszutauschenden alls Pufferspeicherblockadressen 0 bis 31 zur Abfrage Block und die Kombination 0... 01 in alle anderen Wör- der entsprechenden Benuizungswcrte in den gespeiter) und sezten das Aktualitätszahlregister auf 0... 01. cherten Wörtern im aktiven Tabellenspeicher. Während
40 jedes Zyklus wählt das A-Adreßregister 31 je ein Wort
Betriebsart »Aktualitätszahl erhöhen« aus dem aktiven T-Speicher. Das 15 Bit umfassende Be
nutzungswertfeld eines jeden gewählten Wortes im ak-
Sobald zu einem anderen gegenwärtig im Pufferspei- tiven T-Speicher wird mit dem Benutzungswert eines eher stehenden Block zugegriffen wird, gibt der Puffer- vorhergehenden Wortes im Aktualitätsregister 22 verspeicher ein Signal über die Leitung »Neue Adresse« an 45 glichen, und der niedrigere Benutzungswert dieser beidie Betriebsartensteuerung 10, die dann in die Betriebs- den benachbarten Wörter (durch Vergleich ermittelt) art »Aktualitätszahl erhöhen« übergeht Daraufhin wird wird im Aktualitätszahlregister 22 zugelassen. Wenn der der Inhalt des Aktualitätszahlregisters 22 erhöht, und gerade aus dem T-Speicher entnommene Wert kleiner der erhöhte Wert ebenfalls im Schreibregister 21 ge- ist als derjenige im Register 22, wird durch ein Signal auf speichert, von wo er auf die Dateneingangssammellei- 50 der Leitung KLEINER die laufende Adresse im A-tung 33 zum entsprechenden Platz im aktiven T-Spei- Adreßregister 31 in das Austauschadresse-Register 42 eher übertragen wird (entweder T-Speicher 0 oder \\ in den Austausch-Adreßschaltungen 11 kopiert Am En- Der Betrieb »Aktualititszahl erhöhen« erfolgt nur wan· de von 32 Zyklen (für die 32 Wörter des T-Speichers) rend dem ersten Zugriff zu einem Block, und die Aus- enthält das Austauschadreß-Register die Adresse des tauschanordnung schaltet bei einem nachfolgenden se- 55 Wortes mit dem niedrigsten Benutzungswert, die gleichquentiellen Zugriff zu demselben Block in den Ruhebe- zeitig die Austausch-Blockadresse ist Diese Adresse trieb. wird bei der nächsten Pufferspeicherfehlanzeige für den
. . Austauch benutzt
Fehlanzeigebetneb Während des 33. Zyklus wird die vorübergehend im
Wenn die gewünschten Daten im Pufferspeicher 7 60 Schreibregister 21 gespeicherte Aktualitätszah! in das fehlen, wird ein Fehlanzeigesignal vom Pufferspeicher Aktualitätszahlregister 22 zurückgegeben und der Fehlan die Betriebsartensteuerung 10 übertragen, um sie in anzeigebetrieb beendet Das Ende des 33. Zyklus wird den Fehlanzeigebetrieb zu bringen. Der Fehlanzeigebe- angezeigt durch ein Sigaal auf der Leitung ENDE FA trieb ist generisch für die Betriebsarten »Fehlanzeige (Ende der Fehlanzeige) von der T-Speichersteuerung 9 ohne Umschalten« und »Fehlanzeige mh Umschalten«. 65 an die Betriebsartensteuerung 10, wodurch die Aus- Die erstere ist die übliche Betriebsart, die beim Äuttre- tauschanordnung in dein Rühebetrieb umschaltet, wenn ten einer Fehlanzeige benutzt wird, wenn keine Gefahr beim nächsten Zyklus Signale fehlen, die die Wahl einer besteht daß die AktualitätszahL d.h. der aktuelle Benut- anderen Betriebsart auslösen wurden.
Betriebsart »Fehlanzeige mit Umschalten«
Eine Spezialoperation ist vorgesehen, wenn für die Aktualitätszahl und dadurch auch für die Benutzungswerte die Gefahr des Überlaufs besteht Dieser Zustand wird erkannt durch das Vorhandensein des Binärwertes »1« in den werf hohen beiden Bitstellen des Aktualitätszahlregisters 22. Die Feststellung der beiden 1-Werte erzeugt ein Signal auf der Leitung UMSCHALTEN von der Aktualitätssteuerung 8 zur Betriebsartensteuerung 10. Wenn ein Fehlanzeigesignal vom Pufferspeicher zusammenfällt mit einem Signal UMSCHALTEN, wird der Betrieb »Fehlanzeige mit Umschalten« begonnen anstelle des vorher beschriebenen Betriebes »Fehlanzeige ohne Umschalten«.
Der aktive T-Speicher wird durch die T-Speichersteuerung 9 auf die Position mit dem niedrigsten Benutzungswert abgesucht. Während die die Benutzungswerte enthaltenden Wörter sequentiell aus dem aktiven Speicher ausgelesen werden, werden sie durch 2 dividiert, d. h. jeder 15 Bit umfassende Benutzungswert wird bei seiner Übertragung in das Schreibregister in der Aktualitätssteuerung 8 um eine Bitposition nach rechts verschoben. Außerdem wird gleichzeitig der Inhalt des A-Adreßregisters 31 in das B-Adreßregister 32 übertragen, welches den entsprechenden Wortspeicherplatz im inaktiven T-Speicher wählt in den der verschobene (durch 2 geteilte) Benutzungswert aus dem Schreibregister 21 geschrieben wird. Während der Verschiebung wird ein in der höchsten Bitposition etwa vorhandener Binärwert »1« von der werthohen Bitposition (Bitposition 1) in die Bitposition 2 des Schreibregisters 21 geschoben, so daß in der Bitposition 1 des Schreibregisters ein O-Wert bleibt Der vorher vorhandene Bitwert in der Position 15 (wortniederste Position) geht verloren.
Am Ende des 33. Zyklus (Adresse B läuft einen Zyklus hinter acf Adresse her) enthält das B-Adreßregister lauter Einsen, (gleich 31), und dieser Zustand wird benutzt um den Fehlanzeigebetrieb zu beenden, indem ein entsprechendes Signal auf eine Leitung »ENDE FA« gegeben wird. Am Ende der Betriebsart »Fehlanzeige mit Umschalten« wird dann die Aktualitätszahl verändert. Während des letzten Zyklus dieser Betriebsart (33. Zyklus) wird das Aktualitätszahlregister 22 auf den Wert 10...0 gesetzt und sein Inhalt stellt so einen neuen laufenden Benutzungswert dar, der höher ist als irgendeiner der Benutzungswerte im inaktiven T-Speicher, aber der neue laufende Benutzungswert (Aktualitätszahl) ist weit genug vom Überlaufen entfernt so daß vor der nächsten Fehlanzeige wahrscheinlich kein Überlauf auftritt Während diese letzten Zyklus wird außerdem ein Steuerkippglied mit der Bezeichnung »Aktivanzeige« in der Betriebsartensteuerung 10 umgeschaltet so daß die Rollen der beiden Tabellenspeicher vertauscht werden (dabei wird der inaktive T-Speicher zum aktiven T-Speicher und umgekehrt).
Es werden zwei Tabellenspeicher benötigt weil ein einzelner T-Speicher nicht während desselben Zyklus für eine Schreiboperation und anschließend für eine Leseoperation adressiert werden kann. Könnte man einen Speicher mit Schaltungen betreiben, die eine Rechtsverschiebung innerhalb des Speichers für alle Wortpositionen mit Ausnahmen der Sperrbitposition vornehmen könnten, dann würde ein Speicher mit einem Adreßregister genügen. Solche Speicher sind jedoch heutzutage noch zu teuer.
Am Ende der Blockaustauschoperation sendet der Pufferspeicher für beide Fehlanzeige-Betriebsarten ein Signal auf die Leitung »NEUE ADRESSE« und veranlaßt dadurch die Betriebsartensteuerung 10 zum Ersetzen der gerade verwendeten Austausch-Blockadresse. Das Signal »NEUE ADRESSE« setzt die Austauschan-5 Ordnung in die Betriebsart »AktualUätszahl erhöhen«, und das Benutzungswertfeld in der entsprechenden Wortposition im aktiven Speicher wird dann auf den neuesten Stand gebracht.
Sperreinrichtung
Eine weitere Einrichtung im Ausführungsbeispiel ist für einen Pufferspeicher vorgesehen, in dem Blockpositionen aus der zentralen Benutzung herausgenommen werden können, beispielsweise aufgrund von Schaltungsfehlern in einem oder mehreren Blöcken des Pufferspeichers; diese Blockbereiche werden für die Benutzung gesperrt. Dann muß der aktive T-Spcicher in der Äustäuschanordnung anzeigen, welche Blöcke gesperrt sind. Die Speicherwortlänge wird daher um eine Bitposition erweitert die Sperrbit genannt wird, so daß jedes Speicherwort eine L?.nge von 16 Bits hat. Die Sperrbits werden während des T-Speicher-Ladebetriebes durch IPL oder IMPL gesetzt. Ein Speicherwort dessen Sperrbit - 1 ist wird während keiner Betriebsart (außer beim T-Speicherladebetrieb) benutzt, da der entsprechende Pufferspeicher-Blockbereich für den normalen Betrieb nicht verfügbar ist Während des Fehlanzeigebetriebes, bei dem der aktive T-Speicher sequen- tiell abgesucht wird, wird jedes Wort, dessen Sperrbit eingeschaltet ist, nicht in das Aktualitätszahlregister 22 ausgelesen. Während der Betriebsart »Fehlanzeige mit Umschalten« wird ein gesperrtes Wort unverschoben in das Schreibregister 21 übertragen und wird von dort in die entsprechende Position des inaktiven T-Speichers übertragen, um das Sperrbit in seine entsprechende Position zu bringen. Auf diese Weise werden die Sperrbits gerettet wenn die Austauschanordnung zwischen den beiden Tabellenspeichern umschaltet Die Speicher adresse eines gesperrten Wortes gelangt auch nicht in das Austauschadre-Register in den Schaltungen 11. Durch Rettung des gesperrten Wortes kann der Pufferspeicher das Benutzungswertfeld für andere Zwecke verwenden.
Überlaufeinrichtung für Aktualitätsregister
Für den unwahrscheinlichsten Fall, daß eine Fehlanzeige längere Zeit nicht auftritt und das Aktualitätszahl- register überläuft d.h. lauter 1-Bits enthält wird die Erhöhung der Aktualitätszahl ausgesetzt d. h, das Signal »NEUE ADRESSE« wird ignoriert, so daß die Aktualitätszahl nicht erhöht wird. Infolgedessen werden die alten Benutzungswerte in den Wörtern des aktiven T-Speichers festgehalten, bis die nächste Fehlanzeige auftritt
Einzelheiten im bevorzugten Ausführungsbeispiel
Einzelheiten in den Blöcken der F i g. 7 werden jetzt mit Hilfe der F i g. 8 bis 11 erklärt
In Fig, 10 ist ein SteuerkippgUed 191 gezeigt das »Aktivanzeige« genannt wird und bestimmt weicher Tabellenspeicher (0 oder 1) aktiv ist Es arbeitet wie das
ü in F i g. 2A gezeigte Kippglied Die Tabellenspeicher fr-Speicher) 0 und 1 in F i g. 7 haben jeweils einen gemeinsamen Satz von Dateneingängen, die mit der Sammelleitung 33 verbunden sind. Die Ausgange der 7-Speicher
sind bitweise ODER-verdrah»et mit der Datenausgangssammelleitung 34. Während eines Zyklus kann in einen T-Spcicher geschrieben werden. Während eines Zyklus kann auch ein T-Speicher ausgelesen werden; Lesen und Schreiben kann jedoch nicht während eines s Zyklus im gleichen T-Speicher erfolgen.
Die 16 Bits eines jeden Wortes in den beiden Tabeltenspeichers gehören zu zwei Feldtypen:
a) Ein 1-Bit-Feld wird gebildet von der Sperrbitposition. Diese Position gibt an, ob der entsprechende Block im Pufferspeicher gesperrt wurde. Eine 1 zeigt an, daß der entsprechende Block gesperrt ist. eine 0, daß er nicht gesperrt ist. Das Sperrbit kann nur im Y-Speicher- Ladebetrieb geändert werden. Wenn es den Wert »1« hat, wird das betreffende Wort normalerweise nicht benutzt, so daß ein anderes Feld dieses Wortes nicht beschrieben werden kann (woHurrh das Snerrhit eventuell zerstört werden könnte).
b) Ein 15 Bit langes Feld ist das Benutzungswertfeld, das den Aktualitätswert des entsprechenden Blocks im Notizspeicher angibt. Je höher der Benutzungswert in diesem Feld relativ zu den Benutzungswerten in den anderen Feldern des aktiven T-Speichers ist, um so kurzer ist die Zeitspanne seit der letzten Benutzung dieses Blocks im Pufferspeicher.
Aktualitätssteuerung 8 (F i g. 8) Fehlanzeigebetrieb läuft und der Pufferspeicher kein Signal »NEUE ADRESSE« erzeugt (d. h. der Inverter 128 gibt binär »1« ab). Das UND-Glied wird eingeschaltet, wenn die Austauschanordnung im Fehlanzeigebetrieb läuft (Betriebsartenleitung 0 ist auf dem Binärwert »1«), aber das aus dem aktiven T-Speicher gewählte Wort sein Sperrbit eingeschaltet hat, so daß der Inhalt des Aktualitätszahlregisters 22 gehalten wird, da er den bisher ermit telten niedrigsten Benetzungswert darstellt b) Erhöhen der Aktualitätszahl (UND-Glied 116): Der erhöhte Wert, der durch die 15-Bit-Inkrementierschaltung (Zählschaltung) 109 geliefert wird, wird über die UND-Glieder 131 unter Steuerung des UND-Gliedes 116 eingegeben. Das erfolgt, wenn die Austauschanordnung nicht im Fehlanzeigebetrieb läuft (d. h. Inverter 126 gibt binär »1« ab) und ein Signal »NEUE ADRESSE« vom Pufferspeicher eintrifft und die Inkrementierschaltung 109 kein Übertragungssignal erzeugt (Inverter 1 i gibt binär
30
Die Aktualitätssteuerung 8 enthält das 15 Bit umfassende Aktualitätszahlregister 22 und das 16 Bit umfassende Schreibregister 21 sowie unterstützende Schaltkreise.
Die Hauptfunktion des Aktualitätszahlregisters besteht in seiner Wirkung als Referenzwertgeber für die Austauschanordnung durch Speicherung des laufenden Benutzungswertes, der Aktualitätszahl, (15 Bit lange Zahl), die jedes Mal um 1 erhöht wird, wenn zu einem anderen Block im Pufferspeicher zugegriffen wird. Diese Erhöhung erfolgt im Betrieb »Aktualitä·- \ erhöhen«, in dem die Zählschaltung 109 die Za... aus dem Register 22 empfängt, diese um 1 erhöht, die erhöhte Zahl in das Aktualitätszahlregister 22 sowie in das Schreibregister 21 überträgt, von wo sie über die Dateneingangssammelleitung 33 in das gegenwärtig adressierte Wort im aktiven T-Speicher als neuer Benutzungswert übertragen wird. Eine weitere Funktion des Aktualitätzahlregisters 22 im Fehlanzeigebetrieb ist die kurzzeitige Speicherung des niedrigsten Benutzungswertes so aus dein aktiven T-Speicher, während dieser zur Bestimmung des Austauschblocks abgesucht wird Im einzelnen arbeiten die in den P i g. SA und 8B gezeigten Schaltungen wie folgt, damit eine der vier Datenquellen Zugang zum Aktualitätszahlregister 22 erhält:
a) Halten der Aktualitätszahl (UND-Glieder 113,114, 115): Der Inhalt des Aktualitätszahlregisters 22 wird für den nächsten Zyklus durch die UND-Glieder 130 unter Steuerung der UND-Glieder 113,114 und 115 gehaltea Das UND-Glied 113 wird eingeschaltet, wenn die Zählschaltung 109 einen Obertrag erzeugt und damit anzeigt, daß das Aktualitätszahlregister 22 am Oberlaufen ist, und wenn die Austauschanordnung nicht im Fehlanzeigebetrieb es läuft (Betriebsartenleitung 0 wird Ober den Inverter komplementiert). Das UND-Glied 114 wird eingeschaltet, wenn die Austauschanordnung nicht im
c) Aktualitätszahl rückspeichern (UND-Glied 117): Die Bits 1 bis 15 aus dem Schreibregister 21 werden unter Steuerung des UND-Gliedes 117 über die UND-Glieder 132 in das Aktualitätszahlregister zurückübertragen. Dies geschieht im letzten Zyklus (Ende Fehlanzeige) der Betriebsart »Fehlanzeige ohne Umschalten«. (Betriebsartleitung 0 eingeschaltet, Betriebsartleitung 2 am Inverter 127 ist abgeschaltet):
d) Niedriger Benutzungswert zum Aktualitätszahlregister (UND-Glied 118): Der von einem T-Speicher auf der Datenausgangssammelleitung 34 empfangene Benutzungswert wird unter Steuerung des UND-Gliedes 118 über die UND-Glieder 133 eingegeben. Das erfolgt während eines Fehlanzeigebetriebes (Betriebsartenleitung 0 ist eingeschaltet), wenn der Benutzungswert von der Datenausgangssammelleitung 34 im Vergleicher 18 kleiner ist als der bis dahin gefundene kleinste Wert, und wenn er nicht von einem gesperrten Wort kommt (Sperrbit ist »0«, aber von Inverter 119 komplementiert). Das Vergleichersignal »KLEINER« ist daher eingeschaltet
e) In das Aktualitätszahlregister 10...0 eingeben (UND-Glied 112): Der Wert 10...0 wird in das Aktualitätszahlregister 22 über das UND-Glied 112 eingegeben während des Betriebes »Fehlanzeige mit Umschalten« (Betriebsartenleitung 0 und Betriebsartenleitung 2 eingeschaltet), während der letzte Zyklus abläuft (Signal »ENDE FEHLANZEIGE« aktiv).
Das Schreibregister 21 liefert die Eingabedaten für den gewählten T-Speicher auf die Dateneingangssammelleitung 33. Das Register 21 dient auch als Kurzzeitspeicher für den letzten Benutzungswert im Aktualitätszahlregister, wenn die Betriebsart »Fehlanzeige ohne Umschalten« eingeleitet wird Je eine von sechs Datenquellen kann wie folgt in das Schreibregister eingeben:
a) Aktualitätszahlregister zum Schreibregister (UND-Glied 120): Das Schreibregister 21 empfängt die Bits 1 bis 15 über die UND-Glieder 140 unter Steuerung des UND-Gliedes 120, so daß die Aktualitätszahl (der laufende Benutzungswert) vom Register vorübergehend während einer Fehlanzeigeoperation im Register 21 gespeichert werden kann.
13 14
Das UND-Glied 120 wird eingeschaltet, wenn der ven T-Speicher, das A-Adreßregister 31 bzw. B-Adreß- Pufferspeicher ein Fehlanzeigesignal sendet und register 32. Außerdem gibt die Steuerung ein Steuersi-
die beiden werthöchsten Bits des Aktualitätszahlre- gnal »Ende Fehlanzeige« (ENDE FA) auf Leitung 38
gisters nicht beide den Wert »1« haben und anzei- aus, um den Fehlanzeigebetrieb zu beenden,
gen, daß es eäu Fehlanzeigebetrieb ohne Umschal- 5 Das A-Adreßregister 31 wird normalerweise von der
ten ist Das Sigaal »kein Umschalten« wird vom Adreßsammelleitung 41 über die UND-Glieder 150 ge-
Inverter 129 geliefert laden, die durch das UND-Glied 173 gesteuert werden.
b) Erhöhte Aktualitätszahl zum Schreibregister Das UND-Glied 173 wird eingeschaltet während eines (UND-Glied 116): Der durch die 15-Bh-Inkremen- fehlanzeigefreien Betriebes (Betriebssnenleitung 0 ist tierschaltung 109 abgegebene erhöhte Wert wird in io »aus«, komplementiert durch den Inverter 170), wenn das Schreibregister 21 über die UND-Glieder 141 der Pufferspeicher kein Fehlanzeigesignal sendet (Ineingegeben unter Steuerung desselben UND-Glie- verter 172 gibt »0« ab).
des 116, das auch die Speicherung der erhöhten Wenn ein Fehlanzeigesignal auf die Leitung 44 gesen-
Aktualitätszahl in das Aktualitätszahlregister 22 det wird, geschieht das während des Zyklus 0 (siehe steuert 15 Fig. 12), in dem das A-Adreßregister 31 gelöscht wird
c) Schreähregister halten (UND-Glied 12t): Die Bits 1 (auf 0 gesetzt), weü alle UND-Güeder 150 und 151 ge- f bis 15 des Schreibregisters 21 werden gehalten sperrt sind, wem der Takt während des ZykiusO auftritt Ober die UND-Glieder 142 unter Steuerung des Die Leitung 0 in den Betriebsartenleitungen 36 wird im $ UND-Gliedes 121, wenn Betriebsart »Fehlanzeige Zyklus 1 aktiv, um eine sequentielle Suche im aktiven J-? ohne Umschalten vorliegt (& h. Betriebsartenlei- 20 T-Speicher zu beginnen, wobei die Α-Adresse im Re- g tung ö und Inverter 127~geben beide ein binäres gister 31 von 0 auf 31 schrittweise erhöht wird durch die ^ »le-Signal ab). Das Schreibregister 22 hä?i vor- 5-Bit-Inkrementierschaltung (Zählschaltung) 177 (über ;.: übergehend den laufenden Benutzungswert (die die UND-Glieder 151) während der Zyklen 1 bis 32, Aktualitätszahl). wobei die Betriebsartenleitung 0 eingeschaltet ist
d) Sperrwort übertragen (UND-Glied 122): Das Wort 25 In F i g. 9A wird das Steuersignal »Schreiben/Lesen auf der Datenausgangssammelleitung 34 wird in 0« ersengt durch eines der UND-Glieder 160,161 oder das Schreibregister 21 über die UND-Glieder 143 162, um das Lesen oder Schreiben des adressierten während der Betriebsart »Fehlanzeige mit Um- Wortes im T-Speicher 0 zu steuern. In den T-Speicher 0 schalten« angegeben (Betriebsartenleitung 0 und wird geschrieben, wenn das UND-Glied 160 durch die :; Betriebsartenleitung 2 haben beide ein »!«-Signal), 30 Austauschanordnung freigegeben wird, die im Betrieb wenn das Sperrbit gesetzt ist Dadurch kann ein »Aktualitätszahl erhöhen« läuft (UND-Glied 174 ist gesperrtes Wort unverändert vom aktiven in den freigegeben) und die Leitung »0 aktiv« eingeschaltet ist inaktiven T-Speicher unter Steuerung des UND- In den T-Speicher 0 wird auch geschrieben, wenn die Gliedes 122 übertragen werden. Austauschanordnung im T-Speicher-Ladebetrieb läuft
e) Benutzungswert Verschieben und Obertragen 35 (UND-Glied 175 ein) und das Signal »CMuctiy«^ einge-(UND-Güed 234): Der auf der Datenausgangssam- schaltet ist (Eingangssignäic für UND-GHed 162). melleitung 34 empfangene Benutzungswert wird Schließlich wird noch in den T-Speicher 0 geschrieben, um eine Bitposition nach rechts verschoben (d. h. wenn das UND-Glied 161 durch die Austauschanorddurch zwei geteilt) durch die UND-Glieder 144, nung eingeschaltet ist, sobald diese im Fehlanzeigebewenn der Benutzungswert in das Schreibregister 21 40 trieb läuft (Betriebsartenleitung 0 ist ein), wenn außereingegeben wird (d. h. Bit 1 bis 14 auf der Datenaus- dem der T-Speicher 0 inaktiv ist (angezeigt durch eingegangssammelleitung 34 werden in die Bitpositionen schaltetes Signal auf Leitung »1 aktiv«). In den inaktiven 2 bis 15 des Scnreibregisters 21 übertragen durch T-Speicher braucht nur bei Betriebsart »Fehlanzeige die UND-Glieder 144 unter Steuerung des UND- mit Umschalten« geschrieben zu werden (jedoch muß es Gliedes 123). Das erfolgt während der Betriebsart 45 nicht nur auf die spezielle Fehlanzeigebetriebsart be-λFehlanzeige mit Umschalten« (Betriebsartenlei- schränkt sein).
tung 0 und Betriebsartenleitung 2 beide »ein«) un- In ähnlicher Weise wird in F i g. 9B das Steuersignal
ter der Voraussetzung, daß das betreffende Wort »Schreiben/Lesen 1« durch eines der UND-Glieder 164,
nicht gesperrt ist (d. h. das Sperrbit ist 0, bestimmt 165 oder 166 erzeugt, um in den T-Speicher 1 zu schrei-
durch den Inverter 124). so ben oder aus diesem zu lesen. Die Bedingungen für diese
f) Externe Daten Laden (UND-Glied 125): Externe UND-Glieder sind analog denen für das Schreiben in Datensignale einer externen Initialisierungsquelle den T-Speicher 0 (gemäß der Beschreibung der UND-werden in das Register 21 über die UND-Glieder Glieder 160,161 und 162, jedoch sind die Rollen für die 145 unter Steuerung des UND-Gliedes 125 einge- Leitung »0 aktiv« und die Leitung »1 aktiv« vertauscht), geben, wenn der Pufferspeicher ein Ladesignal sen- 55 Die Adreßleitung des T-Speichers 0 ist an den Ausgang det, während er nicht im Fehlanzeigebetrieb läuft des A-Adnsßreigsters 31 über die UND-Glieder 153 an-(Betriebsartenleitung 0 »aus«, komplementiert geschlossen, wenn die Leitung »0 aktiv« eingeschaltet durch den Inverter 126). at, und an den Ausgang vom B-Adreßregister 32 über
die UND-Glieder 154, wenn die Leitung »1 aktiv« ein-
Die Aktualitätssteuerung 8 (F ig. 8B) gibt drei Steuer- 60 geschaltet ist, und an den Ausgang vom B-Adreßregisignale aus mit den Bezeichnungen »kleiner«, »kein ster 32 üb«r die UND-Glieder 154, wenn die Leitung»! Übertrag« und »Umschalten«, die an Schaltungen ge- aktiv« eingeschaltet ist In ähnlicher Weise wird die langen, welche in F i g. 10 und 11 dargestellt sind. Adreßleitung des T-Speichers 1 an die beiden Adreßre-
„ , „ . , „ -_ _ . . χ gister über die UND-Glieder 155 bzw. 156 angeschlos-
TabellenspeichersteuerunggCT-Speichersteuerung) ^ J^ wenn die Signale fflr dje ^frLeittll|ge|| um?e.
Die T-Speichersteuerung 9 ist im einzelnen in den kehrt sind. Die Ausgabesteuerleitungen für 0 und 1 sind F i g. 9A und 9B gezeigt Zur T-Speichersteuerung 9 ge- direkt mit den Leitungen »0 aktiv« bzw. »1 aktiv« verhören die Adreßregister für den aktiven und den inakti- bunden.
■ Das B-Adreßregister 32 kann vom A-Adreßregister 31 Ober die UND-Glieder 152 jeder Zeh geladen werden mit Ausnahme der Situation, daß ein Fehlanzeigesi gnal auf der Leitung 44 vom Pufferspeicher gesendet wird, um einen Fehlanzeigebetrieb einzuleiten. Dann verhindert der Inverter 172 ein Laden des B-Adreßregisters und löscht es effektiv durch Sperren der UND-Glieder 152 während eines Taktimpulses. Auf diese Weise enthält in der Betriebsart »Fehlanzeige« das B-Adreßregister immer den A-Adreßwert des vorhergehenden Zyklus. Während des 33. Zyklus beträgt die B-( Adresse 11 111 (=31); dies wird durch das UND-Glied festgestellt, das dann das Steuersignal »Ende Fehlanzeige« erzeugt
Betriebsartensteuerung (Fig. 10)
Die Betriebsartensteuerung 10 enthält vier bistabile Kippglieder 191,192,193 und 194, die die Austauschanordnung steuern.'
a) Betriebsartenbits 0,1 und 2: Sie werden durch die Kippglieder 192,193 und 194 geliefert und geben die Operationsarten an, die in der Austauschanordnung stattfinden können, entsprechend den in der obigen Betriebsartentabelle angegebenen Codewörtern. Die Betriebsart wird bestimmt durch die 3 Eingangssignale »laden«. »Neue Adresse« und »Fehlanzeige« sowie durch die Signale »Kein "Übertrag« und »Umschalten« von F i g. 8B. Das Signal »Kein Obertrag« ergibt sich, wenn die Inkrementierschaltung (Zählschaltung) 109 keinen Überlauf feststellt Wenn die beiden werthöchsten Bits des Aktualitätszahlregisters auf 1 stehen, ergibt sich das Signal »Umschalten«. Die Signale »La- 3s den«, »Neue Adresse« und »Fehlanzeige« schließen sich gegenseitig aus, d. h, während eines Zyklus kann höchstens eines dieser Signale vorliegen.
Wenn nicht im Fehlanzeigebetrieb gearbeitet wird (Betriebsartenleitung 0 ist »aus«, das ergibt ein Ausgangssignal »1« vom Inverter 185), schaltet ein Ladesignal während eines Zyklus 0 ein Betriebsarten-Kippglied 2 Ober das UND-Glied 186 ein, um den T-Speicher-Ladebetrieb während des nachfolgenden Zyklus 1 einzuleiten, da die Verknüpfungsglieder 182,183 und 184 kein »1 «-Signal abgeben und da der »O«-Wert des Betriebsartenbit 0 die Freigabe des UND-Gliedes 188 verhindert der T-Speicher-Ladebetrieb dauert eine Zyklusperiode (Fig. 12), um die Eingabe eines externen Wortes in einen Speicherplatz im aktiven T-Speicher zu ermöglichen. Das Ausgangssignal des Kippgliedes 194 »Betriebsart 2« wird aber das UND-Glied 188 daran gehindert daß Kippglied 194 zu verriegeln, weil das Betriebsartenbit 0 ausgeschaltet ist
Wenn das Signal »Neue Adresse« eingeschaltet ist der laufende Benutzungswert (die Aktualitätszahl) noch nicht aberläuft (Signal »kein Übertrag« ist eingeschaltet), und wenn das Betriebsartensignal eo »Fehlanzeige« nicht eingeschaltet ist schaltet das UND-Glied 184 das Betriebsarten-Kippglied 1 (193) ein. um die Betriebsart »Aktualitätszahl erhöhen« während des nachfolgenden Zyklus far die Dauer eines Zyklus einzuleiten.
Wenn das Fehlanzeigesignal eingeschaltet ist, beginnt im nachfolgenden Zyklus ein Fehlanzeigebetrieb von 33 Zyklen. Es wird entweder die Be triebsart »Fehlanzeige ohne Umschalten« (1ΧΌ) oder die Betriebsart »Fehlanzeige mit Umschalten« (LJfI) eingeleitet Während des Fehlanzeigebetriebs werden keine weiteren Fehlanzeigesignale erwartet, so daß das Signal auf der Betriebsartenleitung 0 ausgeschaltet sein sollte, wenn ein Fehlanzeigesignal auftritt Das Fehlanzeigesignal erscheint während eines Zyklus 0 (siehe F i g. 12) und leitet die Fehlanzeigebetriebsart Ober die Trenn schaltung (ODER-Glied) 182 ein. Wenn die wertho hen Bits 1 und 2 des Aktualitätszahlregisters beide den Binärweit »1« haben, erzeugen sie das Signal »Umschalten« durch UND-Glied 110 in Fig.8A, das mit dem Fehlanzeigesignal im UND-Glied 187 kombiniert wird und das Betriebsart-Kippglied 2 (194) einschaltet Betriebsartenbit 0 wird für 33 aufeinanderfolgende Zyklen flber das UND-GK>il83 auf dem Binärwert »0« gehalten, d. h. solange das Signal »Ende Fehlanzeige« ausgeschaltet ist (abgefühlt durch den Inverter 181). Das Betriebsartenbit 2 wird für dieselbe Anzahl von Zyklen Ober das UND-Glied 188 durch den Inverter 181 und das Betriebsartenbit 0 auf dem Binärwert »1« gehalten, b) Ausgangsleitungen »0« aktiv« und »1 aktiv« vom Kippglied »Aktivanzeige«: Das Kippglied 191 gibt die komplementären Ausgangssignal mit den Bezeichnungen »0 aktiv« und »1 aktiv« in F i g. 10 ab, die angeben, welcher der beiden Tabellenspeicher aktiv ist Wenn das Signal auf Leitung »0 aktiv« eingeschaltet ist, ist der T-Speicher 0 aktiv, wenn das Signal auf Leitung »1 aktiv« eingeschaltet ist, ist es der T-Speicher L Das Kippglied 191 wird durch das UND-Glied 150 während des letzten Zyklus (Ende Fehlanzeige) der Betriebsart »Fehlanzeige« mit Umschalter gesteuert (Betriebsartenleitungen ö und 2 eingeschaltet).
Austausch- Adreßschaltungen (F i g. 11)
Die Austausch-Adreßschaltungen 11 enthalten das Austauschadreß-Register 42, das die Adresse desjenigen Blocks im Pufferspeicher angibt, die während des letzten Fehlanzeigebetriebes bestimmt wurden. Es ist diejenige Blockadresse, die vom Pufferspeicher zu verwenden ist um den Speicherblock zu finden, in den der fehlende Datenblock einzugeben ist Das Register 42 wird von der A-Adreßleitung 51 während eines Fefc'.anzeigebetriebes aber die UND-Glieder 90 in Fig. 11 geladen, wenn das Sperrbit für das gewählte Wort aus dem aktiven T-Speicher den Binärwert »0« hat (Inverter 94 gibt »1« ab), und sein Benutzungswert durch die Aktualitätssteuerung 8 als kleiner ermittelt wurde als der Benutzungswert im Aktualitätszahlregister 22 (Signal «KLEINER« ist eingeschaltet). Diese Bedingungen werden durch das UND-Glied 96 in F i g. 11 festgestellt Die Adresse dieses Wortes wird dadurch in das Austauschadreßregister 42 eingegeben. Wenn das UND-Glied % gesperrt ist gibt der Inverter 97 binär »1« ab und verhindert eine Veränderung des Inhaltes des Austauschadreßregisters. Der Inhalt des Austauschadreßregisters wird durch die UND-Glieder 91 gehalten, die den Registerinhalt bei jedem Taktzyklus auf sich selbst zurückkoppeln, solange der Inverter 97 den Binärwert »1« abgibt wenn das Signal »KLEINER« ausgeschaltet ist oder das Signal für
17 18
Betriebsart O den Binärwert »0« hat, oder das Sperrbitsignal den Binärwert »1« hat Das Rückstellsignal von der InitialisierungsqueUe kann auch das AustauschadreBregister über die UND-Glieder 91 löschen.
Hierzu 9 Blatt Zeichnungen
10
15
20
25
30
35
40
45
50
55

Claims (10)

Patentansprüche:
1. Datenblock-Austauschanordnung mit Bereitstellung von Austauschadressen von nach einer Datenblock-Fehlanzeige auszutauschenden Datenblöcken eines Pufferspeichers in einer Speicherhierarchie, mit einer Tabellenspeichereinrichtung zur Speicherung von Benutzungswerten in Positionen, die den Speicherblöcken für austauschbare Datenbiocke im Pufferspeicher entsprechen, mit einer Zähleinrichtung zur Bereitstellung einer laufenden Aktualitätszahl, die bei jedem neuen Zugriff zu einem Speicherblock im Pufferspeicher um eine Einheit erhöht wird und als neuer Benutzungswert in der dem adressierten Speicherblock entsprechenden Tabellenspeicherposition gespeichert wird, und mit Einrichtungen zum Durchsuchen der Positionen der Tabellenspeichereinrichtung zur Ermittlung der Austauschadresse durch Feststellung des niedrigsten Benutzungswertes, gekennzeichnet durch eine Einrichtung (Leitung »Umschalten«; Fig.7, 10) zur Anzeige eines drohenden Oberlaufs der Zähleinrichtung (Aktualitätszahlregisters 22; Fig.7, 8A) sowie durch eine durch diese Einrichtung (Leitung »Umschalten«) gesteuerte Anordnung (187, 194; Fig. 10) zur Verminderung der in der Zähleinrichtung (22) gespeicherten Aktualitätszahl und zur Verminderung der in der Tabellenspeichereinrichtung (12) gespeicherten Benutzungswerte.
2. Austauschanordmng nach Anspruch 1, dadurch gekennzeichnet, daS zu«· Verminderung der Benutzungswerte Schaltungsmiael (Γ*, 123,144; F i g. 8B) vorhanden sind zur bitweisen Verschiebung jedes aus der Tabeüenspeichcfcinnchtung (12) ausgeiese» nen Benutzungswertes in festgelegter Richtung um eine festgelegte Anzahl von Stellen, und zur Wiedereingabe des verschobenen .Benutzungswertes in die Tabellenspeichereinrichtung (12).
3. Austauschanordnung nach Anspr,"^ 1, dadurch gekennzeichnet, daß die Tabellenspeichereinrichtung (12) zwei gleiche Tabellenspeicher (12a, 126; Fig.7) enthält; daß Schaltungseinrichtungen (180, 191; Fig. 10) vorgesehen sind zur Auswahl je eines der beiden Tabellenspeicher als aktiver Tabellenspeicher; und daß Steuer- und Übertragungsmittel (31, 32, 151 ...156, 177; Fig.9A, B; 21, 123,144; Fig.8B) vorgesehen sind zum sequentiellen Auslesen aller Benutzungswerte aus dem aktiver. Tabellenspeicher, zum bitweisen Verschieben aller Benutzungswerte um den gleichen Betrag, und zum Einschreiben der verschobenen Benutzungswerte in den anderen, inaktiven Tabellenspeicher unter der gleichen Adresse, die der unverschobene Benutzungswert im aktiven Tabellenspeicher hatte.
4. Austauschanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Verminderung der Aktualitätszahl bei Verminderung aller Benutzungswerte Schaltungsmittel (112; F i g. 8A) vorhanden sind, um in dem die laufende Aktualitätszahl enthaltenden Aktualitätszahlregister (22) die werthöchste Bitposition auf den Binärwert 1 und alle anderen auf den Binärwert 0 zu setzen.
5. Austauschanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtungen (31, 32, 151 .... 156,177; F i g. 9A1 B; 22,108,133; F i g. 8A) zum Durchsuchen der Positionen der Tabellenspeichereinrichtung (12) und die Schaltungsmittel (21, 123. 144; F i g. 8B) zum Vermindern der Benutzungswerte so kombiniert sind, daß der Inhalt aller Positionen sequentiell ausgelesen wird, daß jeder Benutzungswert nach Vergleich mit dem vorher ausgelescnen Benutzungswert bitweise um eine Stelle verschoben wird, und daß der verschobene Benufzungsweri dann mit gleicher Adresse wieder in die TaJellen speichereinrichtung (12) eingegeben wird.
6. Austauschanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Betriebsartensteuercinrichiung (10; F i g. 7) vorgesehen ist, die durch Anzeigesignale (FEHLANZEIGE. NEUE ADRESSE; Fig.7, 10) vom Pufferspeicher (7) in verschiedene Zustände einstellbar ist und entsprechende Steuersignalkombinationen an die mit ihr verbundene Aktualitätssteuerung (8) und Tabellenspeichersteuerung (9) zur Austauschadreßfestlegung und zur Ver- minderung der Benutzungswerte abgibt, und daß ierner eine Koinzidenzschaltung (110; F i g. 8A) vorgesehen ist, welche dann, wennn eine bestimmte Anzahl der werthöchsten Bitpositionen in dem Aktualitätszahlregister (22) den Binärwert 1 enthält, das An- zeigesignal (»Umschalten«) zur Auslösung der Verminderung der Benutzungsweite an die Betriebsartensteuereinrichuing (10) abgibt
7. Austauschanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltungsmittel (21, 123,
144) ein Schreibregister (21) sowie Torschaltungen (144) enthalten, wobei durch letztere die von der Tabellenspeichereinrichtung (12) bitparallel abgegebenen Benutzungswerte um eine Bitstelle verschoben in das Schreibregister (21) eingegeben werden können.
8. Austauschanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ermittlung der Aust?.uschadresse und eine nötige Datenbiockübertragung in den Pufferspeicher (7) zeifüch üb klappend erfolgen.
9. Austauschanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die während einer Datenblock-Übertragung ermittelte Austauschadresse erst bei der darauffolgenden Datenblockübertragung zur Abspeicherung des übertragenen Datenblocks im
Pufferspeicher verwendet wird.
10. Austauschanordnung nach Anspruch 9, dadurch gekennzeichnet, daß jeweils außer der nächsten (ersten) auch die übernächste (zweite),... usw, Austauschadresse ermittelt wird, derart, daß im Falle
so eines Zugriffs zum Datenblock an der ersten Austauschadresse zwischen Ermittlungszeitpunkt und Übertragungszeitpunkt, die zweite Austauschadresse,... usw, verwendet wird.
DE2656546A 1975-12-24 1976-12-14 Datenblock-Austauschanordnung Expired DE2656546C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/644,006 US4008460A (en) 1975-12-24 1975-12-24 Circuit for implementing a modified LRU replacement algorithm for a cache

Publications (2)

Publication Number Publication Date
DE2656546A1 DE2656546A1 (de) 1977-07-07
DE2656546C2 true DE2656546C2 (de) 1986-01-02

Family

ID=24583058

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2656546A Expired DE2656546C2 (de) 1975-12-24 1976-12-14 Datenblock-Austauschanordnung

Country Status (10)

Country Link
US (1) US4008460A (de)
JP (1) JPS5280748A (de)
AU (1) AU504154B2 (de)
CA (1) CA1059643A (de)
CH (1) CH627580A5 (de)
DE (1) DE2656546C2 (de)
ES (1) ES454537A1 (de)
FR (1) FR2336769A1 (de)
GB (1) GB1512596A (de)
IT (1) IT1074077B (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1504112A (en) * 1976-03-17 1978-03-15 Ibm Interactive enquiry systems
US4095283A (en) * 1976-07-02 1978-06-13 International Business Machines Corporation First in-first out memory array containing special bits for replacement addressing
US4229789A (en) * 1977-12-22 1980-10-21 Ncr Corporation System for transferring data between high speed and low speed memories
EP0019358B1 (de) * 1979-05-09 1984-07-11 International Computers Limited Hierarchisches Datenspeichersystem
US4310902A (en) * 1979-05-09 1982-01-12 International Computers Limited Information storage arrangements
JPS55157181A (en) * 1979-05-25 1980-12-06 Nec Corp Buffer memory control system
US4322795A (en) * 1980-01-24 1982-03-30 Honeywell Information Systems Inc. Cache memory utilizing selective clearing and least recently used updating
US4394732A (en) * 1980-11-14 1983-07-19 Sperry Corporation Cache/disk subsystem trickle
US4510582A (en) * 1981-06-01 1985-04-09 International Business Machines Corp. Binary number substitution mechanism
US4531199A (en) * 1981-06-01 1985-07-23 International Business Machines Corporation Binary number substitution mechanism in a control store element
US4458310A (en) * 1981-10-02 1984-07-03 At&T Bell Laboratories Cache memory using a lowest priority replacement circuit
US5270922A (en) * 1984-06-29 1993-12-14 Merrill Lynch & Company, Inc. System for distributing, processing and displaying financial information
EP0195371A3 (de) * 1985-03-14 1988-07-20 Tokyo Electric Co., Ltd. Verkaufspunktsystem
EP0452990A3 (en) * 1985-05-29 1992-04-15 Kabushiki Kaisha Toshiba Cache system adopting an lru system
JPS6356731A (ja) * 1986-08-27 1988-03-11 Mitsubishi Electric Corp デ−タ処理装置
US5218685A (en) * 1987-01-02 1993-06-08 General Electric Company System for write once read many optical storage devices to appear rewritable
US5140690A (en) * 1988-06-14 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Least-recently-used circuit
US5159677A (en) * 1988-11-21 1992-10-27 International Business Machines Corp. Method and system for storing data in and retrieving data from a non-main storage virtual data space
US5224217A (en) * 1988-12-30 1993-06-29 Saied Zangenehpour Computer system which uses a least-recently-used algorithm for manipulating data tags when performing cache replacement
US5060136A (en) * 1989-01-06 1991-10-22 International Business Machines Corp. Four-way associative cache with dlat and separately addressable arrays used for updating certain bits without reading them out first
FR2645986B1 (fr) * 1989-04-13 1994-06-17 Bull Sa Procede pour accelerer les acces memoire d'un systeme informatique et systeme pour la mise en oeuvre du procede
US5125085A (en) * 1989-09-01 1992-06-23 Bull Hn Information Systems Inc. Least recently used replacement level generating apparatus and method
US5109496A (en) * 1989-09-27 1992-04-28 International Business Machines Corporation Most recently used address translation system with least recently used (LRU) replacement
US5150472A (en) * 1989-10-20 1992-09-22 International Business Machines Corp. Cache management method and apparatus for shared, sequentially-accessed, data
US5359557A (en) * 1992-12-04 1994-10-25 International Business Machines Corporation Dual-port array with storage redundancy having a cross-write operation
US5539893A (en) * 1993-11-16 1996-07-23 Unisys Corporation Multi-level memory and methods for allocating data most likely to be used to the fastest memory level
US5606688A (en) * 1994-08-31 1997-02-25 International Business Machines Corporation Method and apparatus for dynamic cache memory allocation via single-reference residency times
US6170047B1 (en) 1994-11-16 2001-01-02 Interactive Silicon, Inc. System and method for managing system memory and/or non-volatile memory using a memory controller with integrated compression and decompression capabilities
US7190284B1 (en) 1994-11-16 2007-03-13 Dye Thomas A Selective lossless, lossy, or no compression of data based on address range, data type, and/or requesting agent
US6002411A (en) * 1994-11-16 1999-12-14 Interactive Silicon, Inc. Integrated video and memory controller with data processing and graphical processing capabilities
US5974471A (en) * 1996-07-19 1999-10-26 Advanced Micro Devices, Inc. Computer system having distributed compression and decompression logic for compressed data movement
US6078995A (en) * 1996-12-26 2000-06-20 Micro Magic, Inc. Methods and apparatus for true least recently used (LRU) bit encoding for multi-way associative caches
TW374873B (en) * 1997-06-30 1999-11-21 Hyundai Electronics Ind A high-performance LRU memory capable of supporting multiple ports
US6879266B1 (en) 1997-08-08 2005-04-12 Quickshift, Inc. Memory module including scalable embedded parallel data compression and decompression engines
US6321375B1 (en) 1998-05-14 2001-11-20 International Business Machines Corporation Method and apparatus for determining most recently used method
US6141743A (en) * 1998-09-17 2000-10-31 Advanced Micro Devices, Inc. Token-based storage for general purpose processing
US6145069A (en) * 1999-01-29 2000-11-07 Interactive Silicon, Inc. Parallel decompression and compression system and method for improving storage density and access speed for non-volatile memory and embedded memory devices
US7538694B2 (en) * 1999-01-29 2009-05-26 Mossman Holdings Llc Network device with improved storage density and access speed using compression techniques
US6819271B2 (en) 1999-01-29 2004-11-16 Quickshift, Inc. Parallel compression and decompression system and method having multiple parallel compression and decompression engines
US6885319B2 (en) * 1999-01-29 2005-04-26 Quickshift, Inc. System and method for generating optimally compressed data from a plurality of data compression/decompression engines implementing different data compression algorithms
US6208273B1 (en) 1999-01-29 2001-03-27 Interactive Silicon, Inc. System and method for performing scalable embedded parallel data compression
US6822589B1 (en) 1999-01-29 2004-11-23 Quickshift, Inc. System and method for performing scalable embedded parallel data decompression
US7129860B2 (en) * 1999-01-29 2006-10-31 Quickshift, Inc. System and method for performing scalable embedded parallel data decompression
US6523102B1 (en) 2000-04-14 2003-02-18 Interactive Silicon, Inc. Parallel compression/decompression system and method for implementation of in-memory compressed cache improving storage density and access speed for industry standard memory subsystems and in-line memory modules
US6842826B1 (en) 2000-06-07 2005-01-11 International Business Machines Incorporated Method and apparatus for providing efficient management of least recently used (LRU) algorithm insertion points corresponding to defined times-in-cache
FR2846114A1 (fr) * 2002-10-16 2004-04-23 Thomson Licensing Sa Dispositif de memorisation d'une liste d'elements et procede de memorisation d'un element dans un tel dispositif
US7870342B2 (en) * 2003-07-24 2011-01-11 Marvell International Ltd. Line cache controller with lookahead
US7669009B2 (en) * 2004-09-23 2010-02-23 Intel Corporation Method and apparatus for run-ahead victim selection to reduce undesirable replacement behavior in inclusive caches
US20060248277A1 (en) * 2005-04-29 2006-11-02 Anand Pande System, method, and apparatus for least recently used determination for caches
US20140189244A1 (en) * 2013-01-02 2014-07-03 Brian C. Grayson Suppression of redundant cache status updates
US9484954B1 (en) 2015-09-10 2016-11-01 Intel Corporation Methods and apparatus to parallelize data decompression
CN112579482B (zh) * 2020-12-05 2022-10-21 西安翔腾微电子科技有限公司 一种非阻塞Cache替换信息表超前精确更新装置及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB792707A (en) * 1954-10-22 1958-04-02 Nat Res Dev Electronic digital computers
GB979633A (en) * 1960-04-20 1965-01-06 Nat Res Dev Improvements in or relating to electronic digital computing machines
GB1124017A (en) * 1964-12-17 1968-08-14 English Electric Computers Ltd Data storage apparatus
US3466613A (en) * 1967-01-13 1969-09-09 Ibm Instruction buffering system
US3541539A (en) * 1968-11-29 1970-11-17 Us Air Force Integrated fire and overheat detection system for manned flight vehicles
US3541529A (en) * 1969-09-22 1970-11-17 Ibm Replacement system
US3670307A (en) * 1969-12-23 1972-06-13 Ibm Interstorage transfer mechanism
US3699533A (en) * 1970-10-29 1972-10-17 Rca Corp Memory system including buffer memories
US3866183A (en) * 1973-08-31 1975-02-11 Honeywell Inf Systems Communications control apparatus for the use with a cache store
US3889243A (en) * 1973-10-18 1975-06-10 Ibm Stack mechanism for a data processor
US3840863A (en) * 1973-10-23 1974-10-08 Ibm Dynamic storage hierarchy system

Also Published As

Publication number Publication date
JPS5651430B2 (de) 1981-12-05
US4008460A (en) 1977-02-15
CH627580A5 (de) 1982-01-15
IT1074077B (it) 1985-04-17
AU2101276A (en) 1978-07-06
FR2336769A1 (fr) 1977-07-22
AU504154B2 (en) 1979-10-04
CA1059643A (en) 1979-07-31
FR2336769B1 (de) 1981-12-11
DE2656546A1 (de) 1977-07-07
ES454537A1 (es) 1977-12-01
JPS5280748A (en) 1977-07-06
GB1512596A (en) 1978-06-01

Similar Documents

Publication Publication Date Title
DE2656546C2 (de) Datenblock-Austauschanordnung
DE2523414C3 (de) Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen
DE2515696C2 (de) Datenverarbeitungssystem
DE2428348C2 (de) Verfahren zur Weiterbenutzung eines fehlerhaften Datenspeichers und Einrichtung zur Durchführung dieses Verfahrens
DE1449765C3 (de) Einrichtung zur Abfrage eines assoziativen Speichers
DE2331589A1 (de) Datenverarbeitungsanordnung
DE2163342C3 (de) Hierarchische binäre Speichervorrichtung
DE2501853A1 (de) Prozessor fuer ein datenverarbeitungssystem
EP0013737A1 (de) Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem
CH650600A5 (de) Zentralprozessoreinheit einer datenverarbeitungsanlage mit operationscode-erweiterungsregister.
DE2749850B2 (de) Hybrider Halbleiterspeicher mit assoziativer Seitenadressierung, Seitenaustausch und Steuerung auf dem Chip
DE1286789B (de) Einrichtung an einem elektronischen Ziffernrechner zum schnellen Datenaustausch zwischen der Verarbeitungseinheit und dem zentralen Speicher
DE2721599C2 (de) Schaltungsanordnung zur Verhinderung der Ausgabe von Datenworten aus einer EDV-Anlage ohne Sicherheitsverifizierung
DE1285219B (de) Steuerwerk zur Ausfuehrung von Unterprogrammen
DE2703559C2 (de)
DE1524788C3 (de) Schaltungsanordnung zum Erkennen und zum automatischen Ersetzen von schadhaften Speicherstellen in Datenspeichern
DE2610428C3 (de) Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher
DE2459476C3 (de)
DE2519195C2 (de) Assoziativspeicher
DE1449774B2 (de) Speichereinrichtung mit kurzer Zugriffszeit
DE2459476A1 (de) Schaltungsanordnung fuer nichtzyklische datenpermutationen
DE2750126B2 (de)
DE1524878A1 (de) Verfahren zum Erzeugen von Steuersignalen fuer die Steuerung adressierbarer Speicher
DE2911147C2 (de)
DE2954533C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee