DE2332819A1 - Speichersystem - Google Patents

Description

Böblingen, den 22.6.1973 2332819 ru-aa

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 9-71-085

Speichersystem

Die Erfindung betrifft ein Speichersystem, das einen sequentiellen Speicher, insbesondere magnetischen Plattenspeicher und einen Speicher mit wahlfreiem Zugriff, insbesondere monolithischen Halbleiterspeicher, kleinerer Kapazität umfaßt.

Speicherhierachien, insbesondere Plattenspeicher mit Pufferspeichern und nachgeschalteten Hauptspeicher sind prinzipiell bekannt.

Ein derartiges hierarchisches Speichersystem ist in "Concepts for Buffer Storgage", IEEE Computer Group News, März 1969, pages 9-12 und "How a Cache Memory Enhances a Computer's Performance", Electronics Magazine, Januar 17, 1972, pages 58-63 beschrieben. Obwohl ein derartig aufgebautes Speichersystem den Vorteil hat, daß bei relativ geringen Kosten eine große Speicherkapazität bei geringer Zugriffszeit erreicht wird, besteht jedoch der Nachteil, daß in den angegebenen Speiehersytemen der Datenaustausch zwischen den einzelnen Speichern nicht optimal erfolgt, so daß auch die Zugriffszeit wesentlich unter die theoretisch mögliche

300004/1345

a.

Grenze gedrückt wird.

Außerdem sind unter dem Namen "Virtuelle Speicher" Speiehersysteme bekanntgeworden, bei denen die Blocks von Datenworten in Seiten organisiert sind. Ein Benutzer hat dabei direkten Zugriff nur zu den Seiten, die im Hauptspeicher gespeichert sind. Wenn auf ein Datenwort Bezug genommen wird, welches zu einer Seite gehört, die nur im Rückgriffspeieher steht, muß diese Seite in den Hauptspeicher verschoben und dadurch eine Seite aus diesem Hauptspeicher ausgeschoben werden. Dabei kann es vorkommen, daß gerade die Seite aus dem Hauptspeicher ausgeschoben wird, die schon bald wieder dorthin.zurückgeschoben werden muß, um zur Auswahl zur Verfügung zu stehen. Um dies zu verhindern, hat man Algorithmen entwickelt, die die Auswahl der auszuschiebenden Seiten steuern. Ein Nachteil dieser verfeinerten Algorithmen besteht darin, daß sie wertvolle Prograiranausführungszeit belegen und so die Zeit für die Durchführung der Auswahl wieder verlorengeht, die gewonnen wurde, bei der Auswahl der Seite zum Ausschieben aus dem Hauptspeicher, die mit der geringsten Wahrscheinlichkeit in nächster Zeit adressiert wird. Dieses Problem könnte zwar durch Logikschaltungen und Steuerschaltungen gelöst werden, die einen jeweils gegebenen Algorithmus berechnen. Diese Lösung ist jedoch unverhältnismäßig teuer und insofern nicht flexibel genug, als verschiedene Algorithmen nicht leicht gegeneinander auszutauschen und die Parameter eines Algorithmus nicht leicht zu verändern sind, wenn die Steuerein-^v heit einmal installiert ist.

309884/1345

FI 9-71-085 - 2 -

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Speichersystem, bestehend aus einem sequentiellen Speicher und einem Speicher mit wahlfreiem Zugriff, zu schaffen, das es ermöglicht, daß die Zugriffszeit des Speichersystems nahezu der des Speichers mit wahlfeiern Zugriff entspricht, bei einer Speicherkapazität, die sich aus der Summe der im Speichersystem verwendeten Speicher mit unterschiedlichen Charakteristika ergibt.

Die erfindungsgemäße Lösung der Aufgabe besteht nun darin, daß ein Assoziativspeicher, der die Adressen derjenigen Dateneinheiten aufnimmt/ die im Speicher mit wahlfreiem Zugriff zur Verfügung stehen über Torglieder mit dem sequentiellen Speicher und mit dem Speicher mit wahlfreiem Zugriff verbunden ist, und daß eine Adresseneingabeleitung für angeforderte Dateneinheiten sowohl mit dem genannten Assoziativspeicher als auch mit den genannten Torgliedern zum Durchschalten von Datenwegen zwischen den einzelnen Speichern verbunden ist, wobei die angeforderte Adresse als Suchargument den Assoziativspeicher abfragt und im Falle der Übereinstimmung die Torglieder so steuert, daß die angeforderten Daten vom Speicher mit wahlfreiem Zugriff auf die Datenausgabeleitung durchgeschaltet werden, und im Falle der Diskrepanz die Torglieder so steuert, daß die angeforderten Daten vom sequentiellen Speicher in den Speicher mit wahlfreiem Zugriff geladen v/erden.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben.

309884/1345

FT 9-71-O85 - 3 -

Es zeigen:

Fig. 1 schematisch ein Systemaufbau einer bekannten

Rechenanlage mit E/A-Geräten, die nur über Kanäle ansteuerbar sind,

Fig. 2 schematisch die direkte Adressierbarkeit des

sequentiellen Speichers in einer erfindungsgemäßen Rechenanlage,

Fig. 3 in einem Ausschnitt schematisch eine mögliche

Speicherorganisaiton eines aus Ladungskopplungszellen bestehenden Randomspeichers ,

Fig. 4 in einem Ausschnitt schematisch eine der Ladungs-

kopplungs zeIlen,

Fig. 5 schematisch die wichtigsten Datenwege eines er

sten Ausführungsbeispiels einer erfindungsgemäß verbesserten Plattendatei mit einem aus einem
Randomspeicher bestehenden wahlfreien Zugriffsteil, und

Fig. 6 in einem Ausschnitt schematisch Datenwege eines

zweiten Ausführungsbeispiels des einen Randomspeicher enthaltenen Zugriffsteiles, welcher mit einer Plattendatei gekoppelt ist und eine Modifikation der in Fig. 5 gezeigten Einrichtung
darstellt.

309884/1345

FI 9-71-085 - 4 -

Der Systemauibau eines Rechners umfasst gemäss Tig. I normalerweise den eigentlichen Prozessor/ mindestens einen schnellen Pufferspeicher und den Hauptspeicher, wobei der schnelle Pufferspeicher und eier Hauptspeicher durch den Prozessor direkt adressierbar sind. In einem hierarchischen System ist üblicherweise die Zugriffszeit am kürzesten und die Speicherkapazität am kleinsten beim schnellen Pufferspeicher, während ein peripherer Grossraumspeicher, wie z.B. ein Plattenspeicher, die grösste Speicherkapazität und aber auch die langsamste Zugriffnzeit hat. Der Hauptspeicher als Arbeitsspeicher des Systems liegt bezüglich Kapazität und Geschwindigkeit zwischen diesen beiden genannten Speichern. Der externe Speicher oder der periphere Plattenspeicher ist im allgemeinen nicht direkt durch den Prozessor adressierbar, und spezielle Eingabe-/ Ausgabegeräte/ wie Schreibmaschinen, Kartenlocher werden wie die Plattenspeicher und Drucker über Kanüle 10 gesteuert, die zwischen dem Hauptspeicher und dem jeweils adressierten E/A-Gerät liegen. Die meiste der von der peripheien Datei entnommenen oder in sie geladenen Information wird durch Programme gesteuert. Zum Adressierverfähren einer PJattendatei gehört auch die Adressanderung und die Adressumwandlung. Ein spezielles Betriebsprogramm, das sogenannte Eingabe-/Ausgabe-Steuersystem (IOCS) steuert alle E/A-Operationen.

ΓΙ 9-71-085

309884/1345

Der zu dem in Fig. 1 gezeigten hierarchischen Speichersystem gehörige schnelle Pufferspeicher liegt funktionsmüssig zwischen dem Prozessor (er kann gerä'temässig auch Teil der Zentraleinheit sein) und der.·: Hauptspeicher. Ein zweites hierarchisches Speichersystem, weiches virtueller Speicher genannt wird, liegt funktion smässig zwischen dein Hauptspeicher und dem peripheren Grossröumspeicher, der meist ein sequentieller Speicher mit Magnetplatten oder Magnetbändern ist. Die Leistungssteigerung eines hierarchischen Systomes ist. weitgehend darauf zurückzuführen, dass die Anlage üblicherweise gespeicherte Informationen in einer geordneten Reihenfolge und nicht willkürlich benutzt. In einem Pufferspeicher wird die gebräuchliche, vorn Hauptspeicher in den schnellen Pufferspeicher Übertragene Informationseinheit ein Block genannt. Ein Block enthält üblicherweise 32 Bytes, und die Art der Uebertragung von Datenblöcken aus dem Hauptspeicher in den schnellen Pufferspeicher wird durch die Konstruktion der Maschine bestiri.int. In einem virtuellen Speicher wird die vom sequentiellen Grossraurnspeicbcr in den Hauptspeicher übertragene Informationseinheit eine Seite genannt, die beispielsweise 32 Blöcke oder 1024 Bytes enthalt, Dia Infcrrr-ationsübertrag'ing vcni sequentiellen Grossraumspeicher in den Hauptspeicher wird im allgemeinen durch Progranme gesteuert. Sowohl der schnelle Pufferspeicher als auch der Hauptspeicher können jedoch d.relct von dei Zentraleinheit, adressiert werden, während der sequentielle Oro;:sr.?um~

309884/1345

speicher im allgemeinen nicht direkt adressierbar ist.

Die Zugriffszeiten zum Hauptspeicher und zum schnellen Pufferspeicher stehen etwa im Verhältnis 10:1, und beim Grossraumspeicher und dem Hauptsp3icher stehen sie im Verhältnis 1000:1. Wegen dieser grossen Differenzen zwischen den Zugriffszeiten muss der Haupt speicher mehr Information s seit cn enthalten als der schnelle Pufferspeicher Dater,-blöcko. Die Informationsübertragung zwischen dem sequentiellen Grossraumspeichcr und dem Hauptspeicher erfolgt durch die in Fig. 1 als Funktionsblöcke dargestellten Kanäle 10. Die Zugriffszeit in einem durchschnittlichen hierarchischen Speichersystem wird mehr durch den Steuer.veg als durch die reale Zugriffszeit des Hauptspeichers begrenzt.

Es gibt zahlreiche Speicher mit wahlfreiem Zugriff, die in einer erfindungsgeniuSs zusammengestellten Speichereinrichtung verwenden werden können. Im Ausiührungsbeispiel wird ein dynamisch betriebener, monolithischer Halbleiter speicher verwendet. Eine solche Speicherorganisation ist in Fig. 3 beispielsweise hergestellt und enthält ir ihrer Grundstruktur Speicherzellen, win nie in Fig. 4 gezeigt sind. Die neueste Entwicklung bei der Informationsspeicherung biachte die 3enutzur.g und Manipulation elektrischer ii Halbleilerstrukturen gespeicherte Lüdungen. Eine vereinfachte Vf)Hn einor r-; lch^n Einrichtung und ihre Betriebsweise sind bei-

309884/1345

BAD ORIQtNAL

spielsweise in der US-Patentschrift Nr, 3.387.286 näher beschrieben.

Die in Fig. 4 gezeigte Ladungskopplung.sspjaiGherzelle 15 besteht im wesentlichen aus einem Halbleiterkörper 16, der in drei benachbarte Bereiche 17, 18 und 19 unterteilt ist. In den ersten Bereich 17 wurden Fremdatome eindiffudiert oder Ionen eingepflanzt, und er dient als Quelle für Ladungsträger. Der zweite Bereich 18 dient als Steuerelektrode zwischen dem ersten und dritten Bereich und der dritte Bereich 19 dient als Kondensator zum Speichern elektrischer Ladungen oder von MinoiitdtstrSgern. Im gezeigten Falle ist die Speicherzelle ein P-Kanalbauelement. Ein N-Kanalbauelement arbeitet sinngemSss in ähnlicher Weise. Der Speicherkondensator 19 ist ein Metall-Oxyd-Siliciurnkondensator (MOiJ).

der durch Anlegen einer hinreichend grosser!, negativen Haltespannung V

an die metallische Kalteelektrode 19 A oben auf der dünnen SiO -Schicht gebildet wird. Bei Speicneropera honen kann der erste» Rereich 17 als Bitleitungsanschluss 21 der SpeicherzelJe 15 benutzt werden. Der aufwärts weisende Pfeil in der Fig. 4 über denn Bereich 17 mit dem B^zugs-eich-r. 23 kann den Abiühlpunkt der Speicherzelle bezeichne;·,. Der Widerstand ist zum Ermöglichen des Abfü'üens hinzugefügt. Auch andere in Fachkreisen bekannte Leseverfahren sind möglich. Der zweite Bereich 18 kann als Wortleitung der Speicherzelle durch di* damit verbandens Steueielt?ktrodo 18A benutzt werden, und der driue Beich dient uurc.h di.> Eiektrode 19A ..:is

FI 'J-?!-06S

309884/1345 BAD ORlQiNAU

dynamisches Speicherelement. Der MOS-Kondcnsator im dritten Bereich 19.wird durchAnlegcn einer hinreichend grossen negativen Haltespannung

V gebildet. Die Steuerelektrode 18A dient als Wortleitung und steuert ri

den Fluss von Minoritätsträgern in den MOS-Kondensator hinein und aus ihm heraus. Die Minoritätstra'ger sind in diesem Fall Defektelektronen im Halbleitermaterial. Wenn zahlreiche Defektelektronen im MOS-Kondensator vorhanden sind, speichert die Zelle eine binäre Eins. Wenn keine Minoritätsträger oder nur ein geringer Rest von Minoritätsträgern im MOS-Kondens3tor enthalten sind, speichert die Zelle eine binäre Null.

Die in Fig. 3 dargestellte Speichermatrix kann aus einer Vielzahl von Speicherzellen 15 der anhand der Fig. 4 beschriebenen Art bestehen. In einer solchen monolithischen Speichereinrichtung adressiert beispielsweise ein Wortleitungsdecodierer eine der Wortleitungcn in der Y-Koordinatenrichtung. Ein Bitleitungsdecodierer adressiert gleichzeitig auf herkömmliche Weise eine der Bitleitungcn 21. Am Schnittpunkt der gewählten Wortleitung und der Bitleitung wird so eine Speicherzelle angesteuert. Beim Lesen kann das Ausgangssignal einer abgefragten Speicherzelle in herkömmlicher Weise über einen Leseverstärker abgenommen werden. Die notwendige Regenerierungsschaltung und Einzelheiten der Leseschaltung sind nicht mit dargestellt .

FI 9-71-085

30988^/1348

Nach dem Erfindungsgedanken ist ein schneller Speicher mit wahlfreiem Zugriff mit einem Plattenspeicher so gekoppelt, dass sie funktionsmo'ssig ein einheitliches Speichersystem 30 bilden, v/ie es in Fig. 2 gezeigt ist. Der von Natur aus schnellere Speicher mit wahlfreiem Zugriff ist durch die Zentraleinheit direkt adressierbar, wodurch die mittlere.Zugriffszeit auch zu dem sequentiellen Speicher, im vorliegenden Beispiel einem Plattenspeicher, herabgesetzt wird. Jn der Darstellung der Fig. 2 sind die schematisch gezeigten Teile des Systemaufbaus eines Computers mit den in Fig. 1 gezeigten praktisch gleich, jedoch mit Ausnahme des Speichers mit wahlfreiem Zugriff 30, der nach der Darstellung direkt an die Plattendatei angeschlossen ist. Die Kanäle'10 sind gleichartig gebaut und tragen daher dieselbe Bezeichnungszahl 10 wie in Fig. 1. Nur sind sie jetzt ausschliesslich mit den übrigen, extern an den Computerhauptteil angeschlossenen E/A-Geräten verbunden.

Die im Blockschaltbild der Fig. 5 dargestellte Speichereinrichtung 30 ist mit einem herkömmlichen Plattenspeicher 50 gekoppelt, um so die Leistung der Plattendatei zu verbessern und die direkte Adressierung ihres Inhaltes zu ermöglichen, so dass die 'ganze Anorcauno f'ir die Zentraleinheit als virtueller Grossraumspeicher mit wv.Miioiern Zugriff erscheint. Zu diesem Zwecke enthält die Speichereinrichtung einen Rcinclom-

Π 9-71-035 - 10 -

309884/134&

speicher 31, der ähnlich organisiert sein kann wie der in Fig. 3 dargestellte und oben beschriebene Speicher, und eine kleinere Bytekapazität, aber eine höhere Zugriffsgeschwindigkeit hat als der Plattenspeicher 50. Mit dom Randomspeicher 31 ist ein Assoziativspeicher 32 gekoppelt, der im vorliegenden Fall als Inforrnationsseitcn-nteuervcrzeichnis bezeichnet werden kann. Dieses Seiteristeuerverzeichnis kann aus einem konventionellen Assoziativspeicher bestehen und dient im vorliegenden Fall zur Feststellung, ob eine gec bene Informationsseite oder gegebene Daten im Randomspeicher stehen oder rieht. Befinden sich die angeforderten Daten nicht im Randomspeicher 31, Wird ein Diskrepanzsignal erzeugt. Die anfordernde Adresse wird in diesem Falle an die Plattendatei zur Suche und zur anschliessendon Ladung der engefordQiten Seite in den Randomspeicher 31 weitergeleitet. Dsr Assoziativspeicher 32 wird mit der neuen Adresse (bzw ihrem stelJenwerthohen Teil) der Information im Randomspeicher 31 auf den neuesten Stand erbracht. Wenn sich jedoch die angeforderte Information im Randomspeicher 31 befindet, wird ein Uebereinstimmungssignal erzeugt, welches diese Tatsache anzeigt, und der Speicherinhalt der botreffenden Stelle kann in diesem Falle direkt durch eine Datensammclleitung 33 entweder in den Hauptspeicher des Rechners oder in den schneHen Pufferspeicher oder in don Prozessor geleitet werden.

Vi '--n- ov, - - η -

Zur Erläuterung der Arbeitsweise der in Fig. 5 dargestellten Speichereinrichtung wird angenommen, dass der Plattenspeicher 1024 Datenseiten, der Randomspeicher 31 128 Seiten und die Aaresseingabe 34 für die Speichereinrichtung 30 eine werthohe und eine wertniedere Adresse von je 10 Bits enthalten. Dje Adresseingabe bei 34 verzweigt zu einer Sammelleitung 35, die zu einem Steuertor 36 führt, zu einem Eingang 37 zum Assoziativspeicher oder dem Seitensteuerverzeichnl s 32 und zu einem Eingang 35A, der den Assoziativspeicher 32 umgeht und zu einem Diskrepanzsteuertor 38 führt. Im ersten Fall sei' angenommen, dass die Adresseingabe Information anfordert, die im Randomspeicher 31 enthalten ist. Die werthohe Adresse (Seitenadresse) gelangt durch die Eingabe 37 in den Assoziativspeicher 32 und zur Eingabeseite des Steuertores 36. Soweit der Assoziativspeicher 32 die Adressen der Seiten im Randomspeicher enthält, wird ein Ausgabesignal von der Ausgabe 39 des Assoziativspeichers 32 erzeugt und zum Steuertor 36 geleitet. Da im gezeigten Beispiel der Randomspeicher 31 nur 128 Dotensciten enthält, umfasst die Ausgabe des

Assoziativspeichers 7 Bits (2 = 128), eine neue werthohe Adresse und ein Uebereinstimmungssignal zum Oeffnen des Steuertores 36 und gestattet so die direkte Adressierung des Randomspeichers 31, wodurch dio angeforderten Daten vom Randomspeicher auf die Datcnaucgabasammolleitung 33 übertragen werden. In diesem Fall führt das Seitcnsteucrvcrzeichnis 32 eine Tabellen--

Suchfunktion zur Erzeugung einer 7 Bit grossen neuen werthohen Adresse aus, die angibt, wo die engeforderten Daten im Rondomspeichcr 31 stehen.

Jetzt wird angenommen, dass die an der Adresseingabe 34 angeforderte Information nicht im Randorn speicher enthaJten ist. In diesem Fall enthält der Assoziativspeicher nicht die werthohe oder Seitenadrosse, und es wird kein Signal für das Steuertor 36 erzeugt, damit dieses den Zugriff zum Randomspeicher 31 durch die Adresseingabe gestattet. Unter diesen Umständen steht die Adresseingabe am Diskrepanzsteuertor 38 zur Verfugung. Der Assoziativspeicher 32 gibt durch ein Diskrepanzsignal auf der Leitung 40 on das Diskrepanzsteuertor 38 an, dass der Randomspeicher 31 die gewünschte Information nicht enthalt. Die anfordernde werthohe Adresse wird somit durch das Diskrepanzsteuertor 30 weiterytloitct und der Abruf dor angeforderten Daten von dem Platten speicher mit der Seitenadresse begonnen und dadurch dem Plattenspeicher ermöglicht, diese Daten durch die DatenausgäbesammelJeitung 41 in den Randomspeicher 31 zu laden. Gleichzeitig bringt der Plattenspeicher den Assoziativspeicher über die Ausgabeleitung 42 auf den neuesten Stand, indem er die Seitenadressen der in den Randomspeicher geladenen Seiten in den Assoziativspeicher setzt. Danach wird das Steuertor 36 geöffnet, und der Randomspeicher direkt durch die Adresse an der Adresseingabe adressiert, so

F * 9 -'/ S — 13 -

3U-I884/1346

dass die Daten jetzt direkt durch die Ausgabedcitensammellcitung 33 in den Hauptspeicher, den schnellen Pufferspeicher oder den Prozessor gesendet weiden können.

Bei der Adressierung einer Plattendatei muss die Operation der Rechenmaschine bekanntlich, unterbrochen werden und letztere muss zwischenzeitlich andere Aufgaben übernehmen, bis die angeforderte Information yon der Plattendatei abgerufen und in den Hauptspeicher gesetzt ist. Für diesen Zweck kann einfach ein Unterbrechungssignal von der Leitung 40 wie bei 43 genommen werden, um anzuzeigen, dass der Randomspeicher 31 nicht die notwendige Inform at on enthält und das Ausgabesignal auf der Leitung 39 und da5 Eingabeadressignal an das Steuertor 36 nicht

In Fig. 6 ist eine andere Version der Speichereinrichtung CO gezeigt, wori der Randomspeicher 61 in zwei Teile aufgeteilt ist, dessen erster rut d?r Bezugszahl 62A bezeichnet ist und die sogenannten Führung ε sei ten oder Kopfseiten der Plattendatei enthält und dessen zweiter Teil &2B als Seitenbibliothek des Random speie!· -rs fUr die jeweils folgenden Seiten arbeitet.

•'■■71 -035 - 14 -

30S$8

Bei einer Plattendatei mit der Kapazität von m Seiten und bei einem Randomspeichcr der Kapazität von η Seiten können die Führungsseiten nach einem der folgenden Kriterien gewählt v/erden. (1) Die Ftihrungsseiten im Randomspeichertcil 62A können jeweils die erste Seite auf

te te

der Platte, die (P + D Seite, (2P + 1) Seite usw. umfassen, wobei P = m/n ist, oder (2) die Führungsseiten können die Kopfseiten von bestimmten Daten sein, beispielsweise den Anfang einer Lohnliste, den Anfang mathematischer Tabellen oder ahnliches enthalten.

Der zweite Teil 62B des Randomspeichers mit der sogenannten Bibliothek kann eine Kapazität von P-I Seiten in der ersten oben genanten Anordnung haben. Andererseits kann er auch eine feste Anzahl von Seiten, z.B. 128 Seiten in der oben beschriebenen, zweiten Anordnung, entholten. Die Gesnmtkapazitht des Randomspeichers 61 ist jedoch bei beiden möglichen Anordnungen die Summe der Kapazität der Führungsseiten und der Bibliothek.

Wie oben enthalt die Speichereinrichtung einen Assoziativspeicher 63, der als Seitensteuerverzeichnis für die werthohen AdresEeingaben auf der Dateneingabeleitung 64 dient. Ausserdem vervollständigen ein Plattenspeicher 5OA und ein Zähler 65 die Einrichtung zusammen mit Steuertoren, die weiter unten näher beschrieben werden.

π ⁽)-7i-oes - is -

Wenn angenommen wird, dass der Rondomspeicher die Führungsseite der durch die Eingabeadresse angeforderten information enthält, gibt der Assoziativspeicher 63 neue werthohe Bits als Ausgabe und erzeugt ein Uebereinstirnmungssignal, welches durch die Leitung 63Λ an das Tor 66 weitergeleitet wird, gleichzeitig mit der Adresseingabe auf der Leitung 64A. Auf diese Weise bewirkt der Führungsseitenteil G2A des Randomspeichers 61 eine Datenübertragung durch die Sammelleitung 67 und das Steuertor 68 (welches normalerweise für den Datenfluss vom Speicherteil 62A geöffnet ist) zur Datenausgangssammelleitung 69. Gleichzeitig wird ein Uebereinstimmungssignal vom Assoziativspeicher 63 über die Leitung 63B an den Zähler 65 angelegt und zeigt dem Zähler an, dass er eine Eins zu seiner werthohen Zahl zu addieren hat. Gleichzeitig wird der werthohe Teil der Eingabeadresse über die Leitung 63C durch den Assoziativspeicher 63 an den Zähler 65 geleitet. Wenn der Zähler eine Zahl addiert, wird die nächstfolgende Adresse dem Tor 70 zugeführt, welchem öffnet, wenn gleichzeitig die erste Ausgangswortanzeige von der durch den Randomspeicherteil 62A gewählten Führungskette durch ein Signal auf der Leitung 71 auftritt. Somit öffnet das Tor 70, und es erfolgt dor Zugriff zum Plattenspeicher. Nach dem Suchprozess lädt der Plattenspeicher seine nächstfolgende Informationsseite in den Bibliotheksieil G2B des Randomspeichers 61 über die Sammelleitung 72 und das Tor 73, v.elches normalerweise einen Datenfluss in den Bibliotheksteil durch die Sammelleitung 7·"

gestattet. Wenn das letzte Wort der Führungsseite aus dem Randomspeicherteil 62Λ herauskommt, geht vom Führungsteil 62A durch die mit dem Steuertor 60 verbundene Leitung 75 ein Signal aus. Wenn dieses Signal mit einem Signal auf der Leitung 76 zusammentrifft, welches anzeigt, dass mindestens einige der ncichstfolgenden Seiten in den Bibliotheksteil-62B des Random Speichers geladen worden sind, wird ein Signal erzeugt und über die Leitung 76 zum Steuertor 68 geleitet. Das gleichzeitige Auftreten der Signale^euf den Leitungen 75 und 76 gestattet der Information, durch die Leitung 79 vom Bibliotheksteil 62B des Randomspeichers durch das Steuertor 68 in die Datenausgabesammelleitung 69 zu fliessen. Wenn dia neue Information, die auf der der übereinstimmenden Führungsseite folgenden Seite beginnt, ankommt, wird ein Impuls durch den Bibiiotheksteil 62B erzeugt. Die Datenübertragung von der Bibliothek zur anfordernden Stelle über die Datensammelleitung wird also ausgelöst durch die gleichzeitig auftretenden Signale vom letzten Wort der Führungsseite und dem Signal einer oder mehrerer neuer Seiten. Auf diese Weise und durch diese Anordnung wird verhandelt, dass eine falsche Information über die Datensammelleituncr an die anfordernde Stelle ausgesendet wird.

Wenn der Assoziativspeicher 63 nicht die Adresse enthält, die anzeigt, ddss der Randomspeicher 61 mit den durch die Adresseingabe auf der Leitung 64 angeforderten Daten übereinstimmende Daten enthält, arbeitet die Einrichtung

ähnlich wie das im Zusammenhang mit Fig. 5 beschriebene System. Ein eine fehlende Uebereinstimmung oder eine Diskrepanz anzeigendes Signal wird vom Assoziativspeicher 63 erzeugt und über die Leitung 80 an das Diskrepanzsteuertor 81 geleitet, welches die Adresseingabe 64 von der Leitung 64B her durchschaltet. Die Ausgabesignale des Diskrepanzsteuertores 81 'werden dein Plattenspeicher zugeführt, der dann die Seitenanzeigebits im Assoziativspeicher 63 durch Signale über die Leitung 82 auf den neuesten Stand bringt und gleichzeitig ein Signal über die Leitung 83 an das Tor 73 sendet, wodurch der Informationsfluss weiter über die Leitung 72h zum FUhrungsseitenteil 62A des Random Speichers 61 ermöglicht wird, Insoweit das Laden der Tührungsseite und des Asüc-~icitiv£peichers erfolgt, gleichzeitig für alle praktischen Zwecke, tritt dann eine Uebereinstimmung im Assoziativspeicher mit der Adresseingabe auf, und der Zyklus beginnt unter Benutzung des Zählers und des Bibliotheksteiles des Randomspeichers, wie eben beschrieben.

Nach aussen hin arbeitet die Speichereinrichtung praktisch genauso wie ein Speicher mit v/ahlfreiem Zugriff mit Cer grossen Sccicherkapazitateiner Plattendatei. Der Randomspsich-^:;r in jeder derartigen Einrichtung ist billig genug und wirft vielleicht die zwei- bis fünffachen Kosten pro Bit auf wie ein vergleichbarer Plattenspeicher und kann 'lausende von Seiten speichern, welche die gerade benutzte Information enthalten, sowie

ΓΙ 3-71--0Β5

nachfolgende benachbarte Seiten, die wahrscheinlich als nächste benutzt werden. Für ein 1000-Megabyte-Plaitensystein kann der wahlfreie Zugriffsteil beispielsweise 1 Million Bytes mit einem Kapazität svecha'ltni ε von 100:1 enthalten. Mit einer sehr grossen, im Randomspeicherteil der Einrichtung verfügbaren Seitenzahl wird das Fehlerverhältnis drastisch reduziert, welches definiert ist als der prozentuale Zeitanteil, in welchem die angeforderte Information nicht im Randomspeicher zur Verfugung steht. Somit liegt die Gesamtleistung der Speichereinrichtung sehr dicht bei der realen Zugriffszeit der Einrichtung im vorderen Randomspeicherteil.

Bei dem zweiten, in F.ig. 6 dargestellten Ausführungsbcispiel erfolgen die Informationsübertragung von der übereinstimmenden Führungsseite zum anfordernden Teil und das Suchen bzw. Laden der folgenden Seiten para-llel oder überlappt. In Verbindung mit intelligent ausgewählten Führungsseiten verbessert diese Betriebsart die Gesamtleistung der Speichereinrichtung. Die Verbesserung wird auf Kosten einer grösseren Maschinenausrüstung, bestehend aus Steuertoren, Datenwegen und zusätzlichen i'teuorieitungen, erreicht. Der Randomspeicher Gl ist gegenüber seinem Gegenstück 31 in Fig. 5 weiter verfeinert. Das gleichzeitige Abrufen von Daten aus dem Speicherteil 62A (LESEN) und das Laden von Daten in den BiLliotheksteil 62B (SCHREIBEN) erfordert mindestens XW(M Sätze von r/A-Veiriegclungfischoltungen im Randornsi eichcr Cl, Wci hi end iii Paado-nri γ·1(-.)·.;γ 3J nur eino '^J.or<"iitigo E/A-Von ioqoJung be-1'? ¹J '· ' -08 S · M¹ ·

nötigt wird. Bei der Informationsübertragung vom Hauptspeicher oder von der Zentraleinheit zur beschriebenen Speichereinrichtung erfolgen in beiden AusführungsbeispieJon die Operationen sinngemäss in der umgekehrten Reihenfolge.

Die Vorteile des beschriebenen, mit einem zusätzlichen Speiche)teil mit wahlfreiem Zugriff verbesserten Plattenspeichers ergeben sich durch den Vergleich mit einem konventionellen Plattenspeicher. Einmal ergibt sich aus einem solchen vereinheitlichten System eine Speichereinrichtuncj mit praktisch der Leistung eines Grossreumspeichers mit wahlfreiem Zugriff und einer tausendmal schnelleren Zucjriffszeit. Dio Kostensteigerurig eines in dieser Weise verbesserten Plattenspeichers ist minimal. Ausserdem ergibt sich eine bessere Speicherleistung in einem hierarchischen Speichersystem. Die grosse Kapazität des Randomspeicherteiles eines solcherart verbesserten Plattenspeichers kann z.B. die gesamte, für ein vollständiges Programm benötigte Information enthalten. Daher kann zur Durchführung einer bestimmten Aufgabe das Trefferverha'ltnis vor dem Wechsel auf eine neue Aufgabe sehr dicht bei 100 % liegen. Das Trefferverhältnis ist das Komplement des oben definierten Fehlerverhäitnisses.

π 9-71-085 3098&4(M34S

Claims (5)

1. PATENTANSPRÜCHE

   (l) Speichersystem, das einen sequentiellen Speicher, insbesondere einen magnetischen Plattenspeicher und einen Speicher mit wahlfreiem Zugriff, insbesondere monolithischen Speicher kleinerer Kapazität, umfaßt, dadurch gekennzeichnet, daß ein Assoziativspeicher (32, 6 3) der die Adressen derjenigen Dateneinheiten aufnimmt, die im Speicher (31, 61) mit wahlfreiem Zugriff zur Verfügung stehen über Torglieder (36, 38; 66, 81) mit dem sequentiellen Speicher (50, 50A) und mit dem Speicher mit wahlfreiem Zugriff (31, 61) verbunden ist, und daß eine Adresseneingabeleitung (34, 64) für angeforderte Dateneinheiten sowohl mit dem genannten Assoziatispeicher (32, 63) als auch mit den genannten Torgliedern (36, 38; 66, 81) zum Durchschalten von Datenwegen zwischen den einzelnen Speichern verbunden ist, wobei die angeforderte Adresse als Suchargument den Assozitativspeicher (32, 63) abfragt und im Falle der Übereinstimmung die Torglieder (36, 66) so steuert, daß die angeforderten Daten vom Speicher mit wahlfreiem Zugriff auf die Datenausgabeleitung durchgeschaltet werden, und im Falle der Diskrepanz die Torglieder (38, 81) so steuert, daß die angeforderten Daten vom sequentiellen Speicher in den Speicher mit wahlfreiem Zugriff geladen werden.

   309884/1345

   FI 9-71-085 - 21 -
2. 2. Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß der sequentielle Speicher (50, 50Λ) als Plattenspeicher und der Assoziativspeicher (32, 63) sowie der Speicher mit wahlfreiem Zugriff (31, 61) als monolithischer Halbleiterspeicher ausgeführt ist.
3. 3. Speichersystem nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Speicher mit wahlfreiem Zugriff (61) aus zwei Teilen (62A, 62B) besteht, wovon der erste Teil (62A) nur die ersten Dateneinheiten von Dateien als Führungsseiten enthält und der zweite Teil (6 2B) die jeweils folgenden Dateneinheiten der genannten Dateien als Bibliothek.
4. 4. Speichersystem nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß ein Zähler (65) zwischen dem sequentiellen Speicher (5OA.) und dem Assoziativspeicher (6 3) angeordnet ist, der über Torglieder (68, 70, 73), die mit dem Speicher mit wahlfreiem Zugriff (61) verbunden sind, die Datenwege steuert, um beim Abbruch einer Datei den Datenweg für die übertragung der Führungsseite und der auf sie folgenden Dateneinheiten durchzuschalten.
5. 5. Speichersystem nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Leitung für die Adresseneingabe (34) zur Speichereinrichtung (30) eine werthohe und eine wertniedere .Adresse enthält.

   3098Ö4/1345

   FI 9-71-085 - 22 -