DE2332342A1 - Verfahren und einrichtung zur fehlerpruefung fuer eine gruppe von kontrollogikeinheiten - Google Patents

Verfahren und einrichtung zur fehlerpruefung fuer eine gruppe von kontrollogikeinheiten

Info

Publication number
DE2332342A1
DE2332342A1 DE2332342A DE2332342A DE2332342A1 DE 2332342 A1 DE2332342 A1 DE 2332342A1 DE 2332342 A DE2332342 A DE 2332342A DE 2332342 A DE2332342 A DE 2332342A DE 2332342 A1 DE2332342 A1 DE 2332342A1
Authority
DE
Germany
Prior art keywords
parity
control logic
constant
output signals
checker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2332342A
Other languages
German (de)
English (en)
Inventor
Howard Lytle Steadman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tymshare Inc
Original Assignee
Tymshare Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tymshare Inc filed Critical Tymshare Inc
Publication of DE2332342A1 publication Critical patent/DE2332342A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
DE2332342A 1972-06-28 1973-06-26 Verfahren und einrichtung zur fehlerpruefung fuer eine gruppe von kontrollogikeinheiten Pending DE2332342A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00267040A US3805233A (en) 1972-06-28 1972-06-28 Error checking method and apparatus for group of control logic units

Publications (1)

Publication Number Publication Date
DE2332342A1 true DE2332342A1 (de) 1974-01-17

Family

ID=23017078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2332342A Pending DE2332342A1 (de) 1972-06-28 1973-06-26 Verfahren und einrichtung zur fehlerpruefung fuer eine gruppe von kontrollogikeinheiten

Country Status (7)

Country Link
US (1) US3805233A (enExample)
JP (1) JPS4952947A (enExample)
BE (1) BE801532A (enExample)
CA (1) CA980008A (enExample)
DE (1) DE2332342A1 (enExample)
FR (1) FR2191781A5 (enExample)
GB (1) GB1402080A (enExample)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2505475A1 (de) * 1975-02-10 1976-08-19 Licentia Gmbh Verfahren und vorrichtung zur paritaetspruefung bei einem programmierbaren logikwerk fuer die ausfuehrung logischer funktionen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606669C2 (de) * 1976-02-19 1983-07-07 Fried. Krupp Gmbh, 4300 Essen Verfahren zum Testen digitaler Systeme und Vorrichtung zur Durchführung des Verfahrens
US5107507A (en) * 1988-05-26 1992-04-21 International Business Machines Bidirectional buffer with latch and parity capability
US6975238B2 (en) * 2003-10-01 2005-12-13 Infineon Technologies Ag System and method for automatically-detecting soft errors in latches of an integrated circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3113204A (en) * 1958-03-31 1963-12-03 Bell Telephone Labor Inc Parity checked shift register counting circuits
NL265706A (enExample) * 1960-06-09
US3245049A (en) * 1963-12-24 1966-04-05 Ibm Means for correcting bad memory bits by bit address storage
DE1762905B1 (de) * 1968-09-19 1970-11-19 Messerschmitt Boelkow Blohm Schaltungsanordnung zur UEberwachung der Schaltfunktion eines Verteilerschalters
US3699322A (en) * 1971-04-28 1972-10-17 Bell Telephone Labor Inc Self-checking combinational logic counter circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2505475A1 (de) * 1975-02-10 1976-08-19 Licentia Gmbh Verfahren und vorrichtung zur paritaetspruefung bei einem programmierbaren logikwerk fuer die ausfuehrung logischer funktionen

Also Published As

Publication number Publication date
US3805233A (en) 1974-04-16
GB1402080A (en) 1975-08-06
JPS4952947A (enExample) 1974-05-23
FR2191781A5 (enExample) 1974-02-01
BE801532A (fr) 1973-10-15
CA980008A (en) 1975-12-16

Similar Documents

Publication Publication Date Title
DE3206891C2 (enExample)
DE2132565C3 (de) Umsetzer
DE2614000A1 (de) Einrichtung zur diagnose von funktionseinheiten
DE2515297A1 (de) Pruefsystem fuer logische netzwerke mit simulatororientiertem fehlerpruefgenerator
DE3009945A1 (de) Integrierter, logischer schaltkreis mit funktionspruefung
DE3687401T2 (de) Integrierter viterbi-dekoder und verfahren zur pruefung desselben.
DE2550342A1 (de) Matrixanordnung von logischen schaltungen
DE2518588C3 (de) Verfahren zur Überwachung der Folgerichtigkeit von Codesignalgruppen in Einrichtungen der Nachrichtentechnik
DE69010275T2 (de) Methode zur Verhinderung von latenten Fehlern in einem logischen Netzwerk für Mehrheitsauswahl von binären Signalen.
DE2536625C2 (de) Paritätsprüfschaltung für ein binär zählendes Register
DE3600092A1 (de) Signalverarbeitende schaltung
DE3635736A1 (de) Verfahren zum fehlersuchtesten von digitalen systemen und schaltung zur durchfuehrung des verfahrens
DE2441351C2 (de) Selbstprüfende Fehlerprüfschaltung
DE3782321T2 (de) Eingabenverwaltungsschaltung fuer programmierbare steuerung.
DE3786853T2 (de) Gerät zur Erkennung und Klassifizierung von Steuerwortfehlern.
DE2332342A1 (de) Verfahren und einrichtung zur fehlerpruefung fuer eine gruppe von kontrollogikeinheiten
DE2235802C2 (de) Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise
DE2641700A1 (de) Taktueberwachung in digitalsystemen
DE1937259C3 (de) Selbstprüf ende Fehlererkennungsschaltung
EP0031025B1 (de) Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung
DE1965314C3 (de) Verfahren zum Betrieb einer Datenverarbeitungsanordnung mit zwei Datenverarbeitungsanlagen
DE69129728T2 (de) Operationsanalyseeinrichtung vom Abtastpfadtyp mit nur einem Abtasttaktgeber und nur einer Ausgangsphase für eine integrierte Schaltung
DE69905238T2 (de) Einrichtung zur vollständigen Diagnose eines Treibers
DE2756033C2 (de) Verfahren und Einrichtung zur Diagnose von Störungen von durch ein Hauptmikroprogramm gesteuerten Rechenmaschinen mittels eines diagnostischen Mikroprogramms
DE4233837A1 (de) Rechenanlage