DE2328976A1 - Kapazitiver festspeicher - Google Patents
Kapazitiver festspeicherInfo
- Publication number
- DE2328976A1 DE2328976A1 DE2328976A DE2328976A DE2328976A1 DE 2328976 A1 DE2328976 A1 DE 2328976A1 DE 2328976 A DE2328976 A DE 2328976A DE 2328976 A DE2328976 A DE 2328976A DE 2328976 A1 DE2328976 A1 DE 2328976A1
- Authority
- DE
- Germany
- Prior art keywords
- lines
- line
- sense
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/04—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using capacitive elements
Landscapes
- Read Only Memory (AREA)
- Analogue/Digital Conversion (AREA)
- Static Random-Access Memory (AREA)
Description
Burroughs Corporation
Patentgesuch vom 6. Juni 1973
Patentgesuch vom 6. Juni 1973
3353 Bad Gandersheim, 6. Juni 1973
Postfach 129 Hohenhöfen 5 Telefon: (05382)2842
Telegramm-Adresse: Siedpatent Badgandershelm
Unsere Akten-Nr. 788/267
Burroughs Corporation
Burroughs Place
Detroit. Mich. 48232
Detroit. Mich. 48232
U.S.A.
Kapazitiver Festspeicher
Die Erfindung betrifft einen kapazitiven Festspeicher
mit Wortleitungen, Abfühlleitungen und mit Gliedern zum kapazitiven
Koppeln bestimmter Wortleitungen mit bestimmten Abfühlleitungen.
Zusammensetzbare kapazitive Festspeicher (CCROM) werden unter anderem dazu verwendet, Prototypen von rechnerorientierten
Produkten zu entwickeln und neue Produkte störungsfrei zu machen. Solche CCROM sind an Ort und Stelle änderbar, d.h. es
können an Ort und Stelle verschiedene logische Verbindungen geändert werden, z.B. während des Störungsfreimachens bei der
Entwicklung. Dadurch entfällt die Notwendigkeit, jedesmal einen neuen Festspeicher zu bestellen, wenn ein Fehler in der Logik
festgestellt wird oder wenn eine andere logische Folge ausgewertet werden soll.
309882/1295 WHn.
Festspeicher, die nach der englischen Abkürzung gewöhnlich auch als ROM bezeichnet werden, werden seit einigen
Jahren in Form von Halbleiterfestspeichern und kapazitiven
Festspeichern verwendet. Halbleiterfestspeicher sind große Anordnungen von Halbleiterzellen, die auf einer einzigen
Siliziumscheibe in MOS-Technik hergestellt werden. Kapazitive Festspeicher sind wie erläutert deshalb günstig, weil
man bei ihnen an Ort und Stelle Änderungen vornehmen kann, doch haben sie bislang den Nachteil, daß sie nur ODER-Verknüpfungen
ermöglichen, also die boolesche Summenfunktion, (die im folgenden durch das Pluszeichen ausgedrückt wird).
Es ist deshalb eine Aufgabe der Erfindung, eine Schaltung für einen kapazitiven Festspeicher anzugeben,
welche eine boolesche UND-Verknüpfung ermöglicht, mit der also das boolesche Produkt von Eingangsaignalen erzeugt
werden kann.
Erfindungsgemäß wird dies bei einem eingangs genannten
Festspeicher dadurch erreicht, daß dieser zum Erzeugen eines logischen Produkts Eingangsschaltungen zum Invertieren
(Negieren) von Eingangssignalen auf den Wortleitungen und zum Pulsen von allen hiermit verbundenen Abfühlleitungen
aufweist, und daß bei Abwesenheit eines Impulses an einer Abfühlleitung jeweils ein Ausgangssignal erzeugt wird.
Ein solcher kapazitiver Festspeicher hat also z.B. zwei
Platten oder Speicherebenen, die miteinander kapazitiv gekoppelt sind. Die Eingangsschaltungen dienen z.B. dazu, die
Eingangsimpulse für die erste Ebene umzukehren, also zu
negieren, und eine selektive Anordnung von kapazitiven Gliedern bewirkt, daß mit Ausnahme der gewünschten Abfühlleitung
alle Ausgänge der zweiten Ebene gepulst werden. Weitere Schaltelemente dienen zum Negieren der Impulse von
der zweiten Ebene, so daß man ein Ausgangssignal erhält, welches das logische Produkt der Eingangssignale ist.
In weiterer Ausgestaltung der Erfindung wird ein solcher Festspeicher mit Vorteil so ausgebildet, daß er am
Eingang Verknüpfungsglieder zum Pulsen aller Abfühlleitungen
3 0 9 8 3 2/1295
mit Ausnahme der gewünschten Abfühlleitung sowie mindestens eine Ausgangsvorrichtung aufweist, welch letztere abhängig
von der Abwesenheit eines Impulses auf einer Abfühlleitung das boolesche Produkt von Eingangsimpulsen bildet, daß jeder
Ausgangs-Abfühlleitung ein Pufferregister zum zeitweiligen Speichern des Ausgangssignals der zugeordneten Abfühlleitung
zugeordnet ist, und daß ein zweiter, vorzugsweise kapazitiver Pestspeicher vorgesehen ist, dessen Eingang die Pufferregister
des ersten Festspeichers sind. Hierbei wird also mindestens ein zweiter Festspeicher dem ersten nachgeschaltet,
und es ergibt sich so die Möglichkeit, verschiedene boolesche Verknüpfungen zu erhalten, z.B. UND-ODER, UND-UND,
ODER-ODER, ODER-UND, sowie ähnliche Kombinationen von drei oder mehr Speichern.
Weitere Einzelheiten und vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den im folgenden beschriebenen
und in der Zeichnung dargestellten Ausführungsbeispielen. Es zeigen:
Fig. 1 einen zur Bildung des booleschen Produkts ausgebildeten Halbleiter-Festspeicher nach dem Stand der Technik,
Fig. 2 einen kapazitiven Festspeicher zur Summenbildung,
nach dem Stand der Technik,
Fig. 3 ein erstes Ausführungsbeispiel eines kapazitiven
Festspeichers, welcher zur Bildung des booleschen Produkts
ausgebildet ist, und
Fig. 4 eine Schaltungsanordnung für die Reihenschaltung zweier kapazitiver Festspeicher.
In den einzelnen Figuren werden gleiche oder gleichwirkende Teile jeweils mit denselben Bezugszeichen bezeichnet
und gewöhnlich nur beim ersten Auftreten beschrieben.
In der folgenden Beschreibung werden, soweit möglich, die Begriffe nach DIN 44300, Ausgabe März 1972, verwendet.
Pur Paare von binären Signalen werden unter anderem die Begriffe
wahres Signal und komplementäres Signal, oder hohes Signal und niederes Signal verwendet. Damit sind Paare von
Binärzeichen gemeint.
Zur Erläuterung der vorliegenden Erfindung ist es zweckmäßig, zunächst kurz die Pestspeicherschaltungen nach
dem Stand der Technik zu beschreiben. Pig. 1 zeigt einen Halbleiter-Pestspeicher 10 nach dem Stand der Technik,
welcher so geschaltet ist, daß er eine UND-Verknüpfung ergibt,
welche auch als boolesches Produkt bezeichnet werden kann. Der Pestspeicher 10 enthält Eingangsleitungen 12A, 12B
sowie Ausgangsleitungen HA, HB. Jede "wahre" Eingangsleitung 12A, 12B verzweigt sich zu einem NICHT-Glied 16A,
bzw. 16B, an dessen Ausgang eine komplementäre Eingangsleitung 1ΘΑ bzw. 1ΘΒ angeschlossen ist. Ausgewählte wahre
und komplementäre Leitungen sind über MOS-Transistoren an die entsprechenden Ausgangsleitungen HA, 14B angeschlossen,
und zwar abhängig von der Verknüpfung, welche mit diesem Festspeicher bewirkt werden soll. Palis bei dem Ausführungsbeispiel nach Fig. 1 das boolesche Produkt A . B' erzeugt
werden soll, wird die Eingangsleitung 12A für das Signal A über einen MOS-Transistor 2OA mit der Abfühl- oder Ausgangsleitung
HA verbunden. Diese Verbindung erfolgt dadurch, daß man das GATE des MOS-Transistors 2OA mit der Eingangsleittung
12A verbindet, die SOURCE-Elektrode mit einer Spannung Vg, und die DRilN-Elektrode über einen Widerstand 22A mit
einer negativen Potentialquelle (oder alternativ mit Masse),
Das Komplement des Signals B, welches Komplement an der Leitung 1ΘΒ auftritt, wird über den Transistor 2OB mit
der Ausgangsleitung HA verbunden.
Die Schaltung nach 1 arbeitet wie folgt: Falls die Leitung 12A aktiv und die Leitung 12B nicht aktiv ist, sind
die Transistoren 2OA und 2OB beide ausgeschaltet und der
30988?/129S
Ausgang 24A befindet sich auf dem Potential -V. Im anderen Fall befindet sich der Ausgang 24A auf dem Potential Vg. Es
wird also das boolesche Produkt A . B1 abgefühlt.
Als nächstes wird die Arbeitsweise eines kapazitiven Festspeichers beschrieben, dessen Schaltung nach dem Stand
der Technik ausgeführt ist und der nur eine boolesche ODER-Verknüpfung ausführen kann. Einen solchen Festspeicher 26
zeigt Fig. 2; er hat Eingangs- oder Wortleitungen VL, VL, W, ... W in einer ersten Ebene, und Abfühl- oder Ausgangsleitungen
S1, Sp, S, ... S in einer zweiten Ebene. Verschiedene
Wortleitungen und Abfühlleitungen sind, wie bei 28 dargestellt, kapazitiv gekoppelt, und zwar entsprechend den
gewünschten Verknüpfungen, welche mittels dieses Speichers bewirkt werden sollen. Zum Beispiel wird bei der Schaltung
nach Fig. 2 gewünscht, die Abfühlleitung S1 beim Pulsen von
W1 oder W? zu aktivieren, und in diesem Fall wird der Schnittpunkt
von W1 und S1 kapazitiv gekoppelt, ebenso der Schnittpunkt
von Wp und S1. Ein Signal an W1 oder Wp oder an beiden
Wortleitungen erzeugt über die kapazitive Kopplung einen Ausgangsimpuls an der Leitung S1. In Fig. 2 ist unten eine
Tabelle eingezeichnet, welche die verschiedenen booleschen Verknüpfungen darstellt, für die der kapazitive Festspeicher
26 nach Fig. 2 ausgebildet ist.
Fig. 2 zeigt also, daß die kapazitiven Festspeicher nach dem Stand der Technik nur für die boolesche Summenbildung,
also eine ODER-Verknüpfung, geeignet waren. Für eine logische UND-Verknüpfung mußte bislang ein nicht-kapazitiver Speicher
verwendet werden.
Fig. 3 zeigt einen kapazitiven Festspeicher gemäß der Erfindung mit den zugeordneten Negationsschaltungen gemäß den
Prinzipien der vorliegenden Erfindung, welche es ermöglichen, diesen Festspeicher zur booleschen Produktbildung zu verwenden.
Der Festspeicher nach Fig. 3 hat Eingangs- oder Wortleitungen W1, Wp ... W in einer ersten Ebene sowie Abfühl-
oder Ausgangsleitungen S1, Sp ... S in einer zweiten Ebene«
309882/1295
Jede Eingangs leitung "treibt den Festspeicher sowohl in der
wahren wie in der komplementären Form. Ein Zweig der Ein gangsleitung
VL geht über ein NICHT-Glied 30, und dessen Ausgang ist ein Eingang eines UND-Glieds 32 mit zwei Eingängen.
Wegen des NICHT-Glieds 30 ist dies das komplementäre
Signal für den Eingangsimpuls. Das "wahre " Eingangssignal
an der Leitung 34 ist ein Eingangssignal eines UND-Glieds 36 mit zwei Eingängen. Der zweite Eingang der beiden UND-Glieder
32, 36 ist jeweils ein Taktgeberimpuls zum Zeitpunkt T... Das Ausgangssignal des ersten UND-Glieds 32 erscheint
an der Leitung 38, und das Ausgangssignal des zweiten UND-Glieds 36 an der Leitung 40. Ähnliche Schaltungen
sind für jede -ßingangs- oder Wortleitung vorgesehen, wie das
Fig. 3 deutlich zeigt, so daß eine Beschreibung der Schaltungen für die übrigen Wortleitungeri nicht erforderlich ist.
Ausgewählte Wortleitungen sind bei 42 kapazitiv mit bestimmten Abfühlleitungen gekoppelt, und zwar bestimmt durch
die frei wählbaren Verknüpfungen, welche mit diesem Festspeicher bewerkstelligt werden sollen.
Die Abfühlleitungen S, ... S sind jeweils mit einem
Eingang eines zugeordneten, zwei Eingänge aufweisenden Komparators 44 mit negiertem Ausgang verbunden; diese Komparatoren
44 haben verschiedene. Funktionen. Ihr anderer Eingang ist eine Schwellenspannung VmT1. Die Komparatoren 44
vergleichen jeweils die Schwellenspannung mit der Spannung an der zugeordneten Abfühlleitung, und falls letztere die
Schwellenspannung übersteigt, wird der Komparator 44 aktiviert. Gleichzeitig wird der Ausgang negiert, so daß sich
ein niedriges Signal ergibt. Falls die Spannung an der Abfühlleitung niedriger ist als die Schwellenspannung, so ist
der Ausgang des Komparators 44 hoch oder "Eins".
Die Ausgänge der Komparatoren 44 dienen jeweils als ein Eingangssignal, nämlich das "D" oder Daten-Eingangssignal
eines Flipflops 46 vom D-Typ. Diese Flipflops 46 haben ferner einen zweiten Eingang, den sogenannten C-Eingang,
an den jeweils zum Zeitpunkt Tp ein Taktgeberimpuls
309882/129 «3
angelegt wird. Das Ausgangssignal der Flipflops 46 vom D-Typ erscheint jeweils an deren Q-Ausgängen 48.
Im folgenden wird die Arbeitsweise der Schaltung nach Fig. 3 bei verschiedenen Bedingungen beschrieben. Hierbei
soll nochmals darauf hingewiesen werden, daß die Anordnung der Kondensatoren 42, welche die Wortleitungen und die Abfühlleitungen
miteinander koppeln, entsprechend einem vorgegebenen Muster vorgegeben ist, um die gewünschten Verknüpfungen
zu erhalten, und diese Anordnung wird nach den Prinzipien der vorliegenden Erfindung in der im folgenden
erläuterten Weise invertiert.
Als erster Fall soll betrachtet werden, daß gewünscht wird, ein Ausgangssignal an der Abfühlleitung S. zu erhalten,
wenn ein Eingangsimpuls an der Wortleitung W. aber kein Eingangsimpuls
an einer anderen Wortleitung vorliegt. Der Eingangsimpuls an W. wird durch das NICHT-Glied 30 negiert und
bewirkt dadurch ein niedriges Eingangssignal am UND-Glied Zum Taktgeberzeitpunkt T1 ist das Ausgangssignal des UND-Glieds
32 niedrig und die Leitung 38 hat kein Signal. Der NICHT-negierte Impuls an der Wortleitung W. erscheint als
hohes Signal an der Leitung 34 und ergibt so ein aktivierendes Signal für das UND-Glied 36. Zum Taktgeber-Zeitpunkt T.
hat die Leitung 40 ein Signal, welches über die kapazitive Kopplung 42A die Abfühlleitung Sn ajctiviert oder "pulst".
Jede Eingangsleitung Wp ... W hat ihre entsprechende
"wahre11 Leitung 50,' 52 und ihre komplementäre Leitung 54,
in der ersten Ebene. Das Fehlen eines Impulses an den Eingangsleitungen Wp bis W bewirkt einen Ausgangsimpuls an jeder
komplementären Leitung 54, 56, aber kein Ausgangssignal an den "wsteren" Leitungen 50, 52. Die Leitung W2 liefert einen
Impuls an der komplementären Leitung 54, welcher ebenfalls über 42B kapazitiv auf die Abfühlleitung S gekoppelt wird.
Die üingangsleitung W wird durch einen Impuls an ihrer
komplementären Leitung 56 über den Kondensator 42C mit der Abfühlleitung Sp gekoppelt. Man erkennt also, daß zum Taktgeber-Zeitpunkt
T. alle Abfühlleitungen Sp bis S pulsen,
3098 8 7/129 »5
also einen Impuls führen, während an S1 kein Impuls vorliegt.
Dies ist Teil des erfindungsgemäßen Negationsverfahrens; alle
Abfühlleitungen mit Ausnahme der gewünschten Abfühlleitungen führen Impulse.
Da die Spannungen an allen impulsführenden Abfühlleitungen größer sind als die Schwellenspannung Vm^t m^ Ausnahme
einer Spannung, welche an der nicht-impulsführenden Abfühlleitung S1 auftreten könnte (was ein niedriges Signal an
zeigen würde), zeigen die Komparatoren 44 an, daß jede Abfühlleitung mit Ausnahme der Abfühlleitung S1 ihre Schwellenspannung
überschreitet. Durch die Negation am Ausgang der Komparatoren 44 erhält man jedoch ein Ausgangssignal, welches
für die Abfühlleitung S.. hoch ist, jedoch für alle anderen
Abfühlleitungen niedrig ist. Man erhält also ein hohes Signal am Eingang des D-Flipflops 46, welcher der Abfühlleitung S1
zugeordnet ist, und ein niedriges Signal an allen anderen Flipflops 46. Die Ausgangssignale der einzelnen Flipflops 46
werden wie bereits beschrieben an deren Q-Anschlüssen 48 abgenommen.
Es folgt nun eine kurze Zusammenfassung der Arbeitsweise eines WDM-Flipflops. Die Information, welche am D- oder
Dateneingang eines solchen Flipflops ansteht, wird zum Q- oder Ausgangsanschluß übertragen, wenn der Taktgeberimpuls
am Eingang G hoch ist. Solange der Taktgeberimpuls hoch bleibt, folgt der Q-Ausgang dem Daten-Eingang D. Wenn der
Taktgeberimpuls sein Potential von hoch nach niedrig ändert, wird die Information, welche am Dateneingang D zum Zeitpunkt
der Potentialänderung des Taktgeberimpulses vorhanden war, am Q-Ausgang beibehalten, bis der Taktgeberimpuls wieder
eine Potentialänderung nach hoch erfährt.
Bezogen auf die Arbeitsweise der Schaltung nach Fig. 3 bedeutet dies, daß kurz vor und während des Auftretens eines
Taktgeberimpulses Τ« der Ausgang des Komparators 44, welcher
der Abfühlleitung S1 zugeordnet ist, hoch war (wegen der
Negation, da S1 keinen Impuls führte) und daß der Ausgang
aller anderen Komparatoren niedrig war. Somit ist während des
30988?/ 1295
Taktgeberimpulses Tp und an seinem Ende der D-Eingang des der
Leitung S. zugeordneten D-Flipflops 46 hoch, aber die D-Eingänge
und infolgedessen auch die Q-Ausgänge der anderen Flipflops 46 sind niedrig. Man erkennt also an den Verknüpfungen
des vorliegenden kapazitiven Festspeichers, daß die aufeinanderfolgenden Negationen ein Ausgangssignal von
dem der Abfühlleitung S1 zugeordneten Flipflop ergeben, welches
eine Kombination eines Eingangs an der Leitung W. aber keiner
anderen Eingangsleitung darstellt.
Als zweites Beispiel für eine Verknüpfung soll der Fall erläutere, daß nur ein Eingangssignal an den Leitung VL und
W auftritt. An der Wortleitung W1 tritt also zum Taktgeber-Zeitpunkt
T1 ein Impuls an seiner "wahren11 Leitung 40 auf,
und infolgedessen ist die Abfühlleitung S impulsführend.
Das Fehlen eines Impulses an der Eingangsleitung W„ ergibt über die Negation einen Ausgangsimpuls an der komplementären
Leitung 54, wodurch die Leitung S ebenfalls impulsführend
wird. Der Impuls an der Leitung W ergibt einen Ausgangsimpuls an der wahren Leitung 52, und die Abfühlleitung S.
wird impulsführend. Da mit Ausnahme der Abfühlleitung S2 alle
Abfühlleitungen impulsführend sind, entsteht nur am Ausgang 48 des der Abfühlleitung S2 zugeordneten D-Flipflops 46 ein
Ausgangsimpuls zur Taktgeberzeit T2, wie das eben beschrieben
wurde.
Eine dritte, häufig verwendete Verknüpfung ist diejenige, welche mit "egal wie" bezeichnet werden könnte. Das heißt,
das Eingangssignal an einer bestimmten Leitung ist unwichtig. Als Beispiel sei angenommen, daß gewünscht wird, das Fehlen
eines Impulses an der Leitung W1 und die Anwesenheit eines
Impulses an der Leitung W2 anzuzeigen, gleichgültig, ob 'ein
Impuls auf der leitung W auftritt oder nicht. Das Fehlen
eines Impulses an der Leitung W1 führt dann zu einem Impuls
zum Zeitpunkt T1 an der Leitung 38, wodurch die Abfühlleitung
S1 erregt wird. Die Anwesenheit eines Impulses an der Leitung
W2 führt zu einem Impuls an der wahren Leitung 50 und
hierdurch werden die Leitungen S1 und S2 impulsführend.
309887/1295
Da es gleichgültig ist, ob ein Impuls an der Leitung W auftritt
oder nicht, ist es gleichgültig, ob ein Impuls an den zugeordneten Leitungen 52 oder 56 auftritt. In diesem Fall
führen die Abfühlleitungen S. und S2 Impulse, aber die Abfühlleitung
S führt keinen Impuls, wodurch - über den Flipflop 46 - ein Impuls für die Abfühlleitung S erzeugt
erfindungsgemaßen
Man kann also die Arbeitsweise des/kapazitiven Festspeichers wie folgt zusammenfassen: Jedes Eingangssignal
treibt die kapazitive Matrix sowohl in wahrer wie in komplementärer Form. Durch die Verwendung von NIGHT-G-liedern und
durch bestimmte kapazitive Kopplung werden mit Ausnahme der gewünschten Abfühlleitung alle Abfühlleitungen impulsführend,
wenn bestimmte Eingangssignale auftreten. Negierende Verknüpfungsschaltungen am Ausgang, welche auf den impulsführenden
oder nicht-impulsführenden Zustand an der Abfühlleitung ansprechen, ergeben ein Ausgangssignal nur für diejenigen
Abfühlleitungen, welche nicht-impulsführend sind. Man erhält also eine "doppelte Negation", wobei die erste dazu
dient, die Abfühlleitungen auszuwählen, und die zweite dazu, den Ausgangsflipflop auszuwählen.
Nach der Beschreibung der UND-Verknüpfung bei einem kapazitiven Festspeicher soll dessen Nützlichkeit in Reihenschaltung
mit anderen logischen Speichern oder Matrizen erläutert werden. Hierzu wird auf Fig. 4 Bezug genommen, welche
eine kapazitive ODER-Matrix zeigt, die derjenigen nach Fig.
2 ähnlich ist mit der Ausnahme, daß die ODER-Matrix nach Fig. 4 Ausgangsschaltungen aufweist. Zum Zwecke der Erläuterung
weist die Matrix nach Fig. 4 die Flipflops 46 der Matrix nach Fig. 3 auf. Die Ausgänge 48 der einzelnen
D-Flipflops 46 dienen jeweils als ein Eingang eines UND-Glieds 58 mit zwei Eingängen, von denen jeweils dem anderen
Eingang zum Zeitpunkt T, ein Taktgeberimpuls zugeführt wird. An die Ausgänge der einzelnen UND-Glieder 58 sind Abfühlleitungen
S1 bis S angeschlossen; die Wortleitungen der
Matrix nach Fig. 4 werden mit VL bis W bezeichnet, und die
309887/129 5
kapazitiven Kopplungen 60 sind entsprechend den gewünschten Verknüpfungen vorgesehen.
Jede Wortleitung dient als ein Eingang eines UND-Glieds
62 mit zwei Eingängen, dessen Ausgang als Daten- oder D-Eingang eines Flipflops 64 vom D-Typ dient. Die Ausgänge 0. bis
0 der Flipflops 64 werden an deren Q-Anschlüssen abgenommen.
Den anderen Eingängen der UND-Glieder 62 wird jeweils eine Schwellenspannung V™« zugeführt. Der Taktgeber-Eingang
oder Taktgeber-Impuls für die einzelnen Flipflops 64 erfolgt zum Zeitpunkt T.,
Es wird nun die Arbeitsweise der in Reihe geschalteten kapazitiven Festspeicher nach den Fig. 3 und 4 erläutert.
Hierbei wird nur auf die Verknüpfungen nach dem ersten und zweiten Beispiel gemäß der Erläuterung zu Fig, 3 Bezug genommen,
da dies für das Verständnis der Prinzipien der vorliegenden Erfindung ausreicht. Wie bereits beschrieben, erzeugt
der für eine UND-Verknüpfung ausgebildete kapazitive Festspeicher nach Fig. 3 bei einem Eingangsimpuls nur an der
Eingangsleitung W1 einen Ausgangsimpule nur am Flipflop 46,
welcher der Abfühlleitung S^ zugeordnet ist. Falls es gewünscht
wird, einen Ausgangsimpuls an allen Ausgangs-Wortleitungen
O1 bis 0 zu erzeugen, wenn die Abfühlleitung S.
nach Fig. 4 aktiviert wird, sollten Kondensatoren 60 mit dem Schnittpunkt der Abfühlleitung S1. mit jeder Wortleitung W1
bis W beim kapazitiven Festspeicher nach Fig. 4 verbunden sein. Dann wird ein Impuls am Ausgang des der Ab-'
fühlleitung S1 nach Fig. 3 zugeordneten Flipflops 46 zum
Zeitpunkt T3 der Abfühlleitung S1 im kapazitiven Festspeicher
nach Fig. 4 zugeführt. Die kapazitive Kopplung aktiviert alle Wortleitungen W1 bis W im Festspeicher nach Fig. 4,
und da sie alle die Schwellenspannung V,j„ überschreiten, werdenalle
UND-Glieder 62 aktiviert und erzeugen Daten an den D-Eingängen aller Flipflops 64. Wenn der Taktgeberimpuls T.
niedrig wird, behält das Ausgangssignal an der Q-Klemme der einzelnen Flipflops 64 das Signal, welches zu dem Zeitpunkt
aufgetreten war, als der Taktgeberimpuls seinPotential änderte.
309887/129 r!
Somit erzeugt also jeder Ausgang O1 bis 0 ein Ausgangssignal.
Das zweite Beispiel, welches im Zusammenhang mit Fig. erläutert wurde, war, daß ein Eingangsimpuls an den Leitungen
W^ und W auftritt. Dies führte wie erinnerlich zu einem Ausgangssignal
nur an demjenigen Flipflop 46, welcher der Abfühlleitung Sp zugeordnet ist. Falls gewünscht wird, Ausgangs
signale an den Leitungen O1. und 0 nach Fig. 4 zu erzeugen,
wenn der Flipflop 46, der der Abfühlleitung Sp nach Fig. 3
zugeordnet ist, impulsführend ist, wird eine kapazitive Kopplung 60 zwischen der Abfühlleitung Sp und sowohl W1 wie
W benötigt, um ein solches Ausgangssignalmuster zu erhalten. Dann werden in der gerade beschriebenen Weise sowohl W. wie
W impulsführend, und zwar mit einem Signal, welches größer
ist als die Schwellenspannung Vmui und die UND-Glieder 62 f
welche W1 und W zugeordnet sind, werden aktiviert, und die
Flipflaps 64 von W1 und W erzeugen Ausgangsimpulse.
Durch die Erfindung erhält man also einen kapazitiven Festspeicher, welcher eine boolesche UND-Verknüpfung ermöglicht,
und zwar durch die Negation des Eingangssignals und die Negation des Ausgangssignals. Es wurde auch gezeigt, daß
der Ausgang einer solchen Produkt-Matrix dem nachgeschalteten Eingang einer anderen Matrix zuführbar ist. In Fig. 4 wurde
eine ODER-Matrix dargestellt, doch ist es selbstverständlich, daß die verschiedenen Abfühlleitungen nach Fig. 3 als itbfühlleitungen
jeder beliebigen logischen Matrix dienen können. Auch können die Schaltung zum Durchführen der beiden Negationen
in verschiedendster Weise ausgeführt werden. Selbstverständlich müssen je nach Art der verwendeten Negationsschaltungen verschiedene Arten von Ausgangs-Flipflops mit
verschiedenen Zeitsteuerungs- und Verknüpfungseigenschaften verwendet werden. Das wesentliche an der vorliegenden Erfindung
ist, daß alle Abfühlleitungen mit Ausnahme der gewünschten Abfühlleitung impulsführend werden, und dies ist
nur erreichbar durch Verwendung einer booleschen Negation vor dem Eingang zur kapazitiven Kopplung, und durch eine nach-
309 8 87/129 5
folgende Negation am Ausgang der Abfühlleitungen, um das gewünschte
Ausgangssignal zu erhalten.
Patentanwälte Dipl.-Ing. Horst Rose
Dipl.-lng. Peter Kosel
309887/129 5
Claims (12)
- DIPL-ING. HORST RdSE DIPL-ING. PETER KOSEL3353 Bad Gandershelm, 6. Juni 1973 Postfach 129 Hohenhöfen 5 Telefon: (05382) 2842 Telegramm-Adresse: Siedpatent BadgandersheimUnsere Akten-Nr. 788/267Burroughs Corporation Patentgesuch vom 6. Juni 1973Patentansprüche1/ Kapazitiver Pestspeicher mit Wortleitungen, Abfühlleitungen und mit Gliedern zum kapazitiven Koppeln bestimmter Wortleitungen mit bestimmten Abfühlleitungen, dadurch gekennzeichnet, daß der Pestspeicher zum Erzeugen eines booleschen Produkts üingangsschaltungen zum Negieren von Eingangssignalen auf den Wortleitungen und zum Pulsen von allen hiermit verbundenen Abfühlleitungen aufweist, und daß bei Abwesenheit eines Impulses an einer Abfühlleitung jeweils ein Ausgangssignal erzeugt wird.
- 2. Kapazitiver Pestspeicher mit Wortleitungen, Abfühlleitungen und mit Gliedern zum kapazitiven Koppeln bestimmter Wortleitungen mit bestimmten Abfühlleitungen, dadurch gekennzeichnet, daß der Pestspeicher zum Erzeugen des booleschen Produkts von Eingangssignalen Eingangsschaltungen zum Negieren von Eingangsimpulsen auf den Wortleitungen und zum Pulsen aller Abfühlleitungen mit Ausnahme der gewünschten Abfühlleitung aufweist, und daß Ausgangsschaltungen vorgesehen sind, welche bei Abwesenheit eines Signals auf einer Abfühlleitung jeweils ein Signal erzeugen, um das boolesche Produkt der Eingangs impulse anzuzeigen.
- 3. Pestspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Wortleitungen jeweils einen wahren und einen komplementären Signalweg aufweisen, und daß die Eingangsschaltungen bei jedem Eingangssignal zum Pulsen der Wortleitun-Ra/Hn.Bankkonto: Norddeutsche Lande«b«nk. 309882/ 1 9 Q CPostscheckkonto: Hannover 86715-a- 7328976gen sowohl in der wahren wie in der komplementären Form ausgebildet sind.
- 4. Festspeicher nach Anspruch 3, dadurch gekennzeichnet, daß die üingangsschaltungen ferner jeweils ein zwei Eingänge aufweisendes UND-Glied zum Aktivieren jedes wahren und komplementären Signalwegs sowie ein NICHT-Glied im komplementären Signalweg aufweisen.
- 5. Pestspeicher nach mindestens einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die logischen Auagangsschaltungen auf die Abwesenheit eines Impulses ansprechende NICHT-Glieder zum Erzeugen eines Ausgangssignals aufweisen.
- 6. Festspeicher nach Anspruch 5, dadurch gekennzeichnet, daß die Ausgangsschaltung eine Vorrichtung zum Speichern des Ausgangssignals des NICHT-Glieds aufweist.
- 7. Festspeicher nach Anspruch 6, dadurch gekennzeichnet, daß die Speichervorrichtung als Flipflop (46) vom D-Typ ausgebildet ist.
- 8. Festspeicher mit Wortleitungen, Abfühlleitungen und mit Gliedern zum kapazitiven Koppeln bestimmter Wortleitungen mit bestimmten Abfühlleitungen, dadurch gekennzeichnet, daß auf der Eingangsseite Vorrichtungen zum Ansteuern der einzelnen Wortleitungen mit der wahren und der komplementären Form jedes Eingangssignals vorgesehen sind, welche mit den zum kapazitiven Koppeln vorgesehenen Gliedern (42) zusammenwirken, um alle Abfühlleitungen mit Ausnahme der gewünschten Abfühlleitung zu aktivieren, und daß am Ausgang mindestens eine Vorrichtung vorgesehen ist, welche abhängig vom Signalbild an den Abfühlleitungen ein Ausgangssignal erzeugt.
- 9. Kapazitiver Festspeicher mit Wortleitungen, Abfühlleitungen und mit Gliedern zum kapazitiven Koppeln bestimmter Wortleitungen mit bestimmten Abfühlleitungen, dadurch gekennzeichnet, daß der Festspeicher zum Ausführen der booleschen Produktfunktion ausgebildet ist und am Eingang Verknüpfungsglieder zum Pulsen aller Abfühlleitungen mit Ausnahme der gewünschten Abfühlleitung sowie mindestens eine309882/1295Ausgangsvorrichtung aufweist, welch letztere abhängig von der Abwesenheit eines Impulses auf einer Abfühlleitung das boolesche Produkt von Eingangsimpulsen bildet, daß jeder Ausgangs-Abfühlleitung ein Pufferregister (46) zum zeitweiligen Speichern des Ausgangssignals dieser Abfühlleitung zugeordnet ist, und daß ein zweiter, vorzugsweise kapazitiver Pestspeicher vorgesehen ist, dessen Eingang die Pufferregister (46) des ersten Festspeichers sind (Fig. 4).
- 10# Kapazitiver Festspeicher mit Wortleitungen, Abfühlleifungen und mit Gliedern zum kapazitiven Koppeln bestimmter Wortleitungen mit bestimmten Abfühlleitungen, wobei Wort- und Abfühlleitungen eine erste Matrix bilden, dadurch gekennzeichnet, daß Pufferregister (46) vorgesehen sind, welchen Ausgangssignale von den Abfühlleitungen zuführbar sind und welche sich normalerweise in einem bestimmten logischen Zustand befinden und abhängig von einem Signal von der ersten Matrix die Pufferregister (46) vom Normalzustand in einen geschalteten logischen Zustand umschalten, daß eine zweite Matrix mit Wortleitungen vorgesehen ist, welch letztere jeweils elektrisch mit dem den geschalteten logischen Zustand angebenden Ausgang der Pufferregister gekoppelt sind, wobei ein Aktivierungssignal vom geschalteten logischen Zustand der Pufferregister ausgewählten Wortleitungen der zweiten Matrix zuführbar ist, und daß elektrische Verknüpfungsglieder mit den Wortleitungen der ersten Matrix elektrisch verbunden sind, um die Wortleitungen in eine Mehrzahl von Mengen zu unterteilen, wobei ein an diese Verknüpfungsglieder einer dieser Mengen angelegtes elektrisches Signal nur eine Wortleitung einer solchen Menge erregt, um die erste Matrix zu aktivieren und alle anderen Leitungen dieser Menge entregt, so daß die erste Matrix ein eine boolesche UND-Verknüpfung ausführender Produktgenerator ist.309882/1295-\- n 7328976
- 11. Pestspeicher nach Anspruch 10, dadurch gekennzeichnet, daß Pufferregister vorgesehen sind, welche jeweils mit einer der Abfühlleitungen der zweiten Matrix verbunden sind, wobei sich diese Register normalerweise in einem bestimmten logischen Zustand befinden und abhängig von einem Ausgangssignal der zweiten Matrix auf den Abfühlleitungen den Puffer vom Normalzustand in einen geschalteten logischen Zustand umschalten.
- 12. Pestspeicher nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die elektrischen Verknüpfungsglieder die Wortleitungen in eine Mehrzahl von Mengen mit je zwei Leitungen aufteilen, wobei eine Leitung jeder Menge über ein NIGHT-Glied (30) mit der anderen Leitung verbunden ist, so daß das elektrische Signal an der einen Leitung komplementär zum elektrischen Signal an der anderen Leitung ist.PatentanwälteDipl.-Ing. Horst Rose Dipl.-Ing. Peter Kosel309832/1295
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26596372A | 1972-06-26 | 1972-06-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2328976A1 true DE2328976A1 (de) | 1974-01-10 |
DE2328976C2 DE2328976C2 (de) | 1982-06-03 |
Family
ID=23012609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2328976A Expired DE2328976C2 (de) | 1972-06-26 | 1973-06-07 | Schaltwerk mit einem kapazitiven, änderbaren Festwertspeicher |
Country Status (7)
Country | Link |
---|---|
US (1) | US3790959A (de) |
JP (1) | JPS4952544A (de) |
BE (1) | BE800584A (de) |
DE (1) | DE2328976C2 (de) |
FR (1) | FR2191198B1 (de) |
GB (1) | GB1400889A (de) |
NL (1) | NL167790C (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3967251A (en) * | 1975-04-17 | 1976-06-29 | Xerox Corporation | User variable computer memory module |
DE3520003A1 (de) * | 1985-06-04 | 1986-12-04 | Texas Instruments Deutschland Gmbh, 8050 Freising | Elektrisch programmierbare verknuepfungsmatrix |
US6826223B1 (en) | 2003-05-28 | 2004-11-30 | The United States Of America As Represented By The Secretary Of The Navy | Surface-emitting photonic crystal distributed feedback laser systems and methods |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3350691A (en) * | 1964-05-06 | 1967-10-31 | Burroughs Corp | Alterable read-only storage device |
US3566153A (en) * | 1969-04-30 | 1971-02-23 | Texas Instruments Inc | Programmable sequential logic |
DE2063199A1 (de) * | 1969-12-30 | 1971-07-08 | Ibm | Einrichtung zur Ausfuhrung logischer Funktionen |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1101851A (en) * | 1965-01-20 | 1968-01-31 | Ncr Co | Generalized logic circuitry |
GB1128576A (en) * | 1967-07-29 | 1968-09-25 | Ibm | Data store |
AT314225B (de) * | 1969-05-02 | 1974-03-25 | Internat Business Maschines Co | Modulares elektronisches Datenverarbeitungssystem |
US3701120A (en) * | 1969-09-18 | 1972-10-24 | Boeing Co | Analog capacitor memory with slow write-in and fast nondestructive read-out |
US3678473A (en) * | 1970-06-04 | 1972-07-18 | Shell Oil Co | Read-write circuit for capacitive memory arrays |
US3681764A (en) * | 1971-03-15 | 1972-08-01 | Litton Systems Inc | Low power memory system |
-
1972
- 1972-06-26 US US00265963A patent/US3790959A/en not_active Expired - Lifetime
-
1973
- 1973-04-16 FR FR7313700A patent/FR2191198B1/fr not_active Expired
- 1973-06-07 BE BE131983A patent/BE800584A/xx not_active IP Right Cessation
- 1973-06-07 DE DE2328976A patent/DE2328976C2/de not_active Expired
- 1973-06-12 NL NL7308111A patent/NL167790C/xx not_active IP Right Cessation
- 1973-06-12 GB GB2786473A patent/GB1400889A/en not_active Expired
- 1973-06-12 JP JP6629673A patent/JPS4952544A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3350691A (en) * | 1964-05-06 | 1967-10-31 | Burroughs Corp | Alterable read-only storage device |
US3566153A (en) * | 1969-04-30 | 1971-02-23 | Texas Instruments Inc | Programmable sequential logic |
DE2063199A1 (de) * | 1969-12-30 | 1971-07-08 | Ibm | Einrichtung zur Ausfuhrung logischer Funktionen |
Non-Patent Citations (2)
Title |
---|
Elektronik-Informationen, 2. Jg., H. 1, 1970, S. 12 * |
IBM Techn. Discl. Bull., Vol. 13, No. 5, Oct. 1970, S. 1072, 1073 * |
Also Published As
Publication number | Publication date |
---|---|
BE800584A (fr) | 1973-10-01 |
FR2191198A1 (de) | 1974-02-01 |
DE2328976C2 (de) | 1982-06-03 |
GB1400889A (en) | 1975-07-16 |
NL7308111A (de) | 1973-12-28 |
US3790959A (en) | 1974-02-05 |
FR2191198B1 (de) | 1977-12-30 |
JPS4952544A (de) | 1974-05-22 |
NL167790C (nl) | 1982-01-18 |
NL167790B (nl) | 1981-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3645221C2 (de) | ||
DE3102799C2 (de) | Halbleiter-Speichervorrichtung | |
DE2723821C2 (de) | Programmierbare logische Anordnung | |
DE2548564A1 (de) | Halbleiterspeicher mit wahlfreiem zugriff | |
DE2635028A1 (de) | Auf einem halbleiterplaettchen integriertes speichersystem | |
DE2325151A1 (de) | Anordnung zum erzeugen von zahlenfolgen fuer pruefzwecke bei integrierten schaltungen | |
DE68918810T2 (de) | Übertragungstor-Multiplexer. | |
DE2347968C3 (de) | Assoziative Speicherzelle | |
DE1774708B2 (de) | ||
DE2707456B2 (de) | Dynamischer RAM-Speicher | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE3939849A1 (de) | Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb | |
DE4108996C2 (de) | Halbleiterspeichereinrichtung | |
DE2165445C3 (de) | Logikschaltung | |
EP0275884A2 (de) | Halbleiterspeicher mit wahlfreiem Zugriff über zwei getrennte Ein/Ausgänge | |
DE3104880C2 (de) | Speicher für wahlfreien Zugriff | |
DE3921404C2 (de) | Elektrisch löschbarer, programmierbarer Speicher mit freischwebendem Gate und Verfahren zum Auslesen desselben | |
DE2646653A1 (de) | Leseverstaerker fuer statische speichereinrichtung | |
DE3329096C2 (de) | ||
DE1959374C3 (de) | Einspeicherungs- und Ausspeicherungsschaltungsanordnung für eine binäre Halbleiter -Speicherzelle | |
DE2640731A1 (de) | Dynamische decoderstufe | |
DE2328976A1 (de) | Kapazitiver festspeicher | |
DE2840329C2 (de) | Adreßpuffer in MOS-Technik | |
DE2618760C3 (de) | Halbleiter-Speichervorrichtung | |
DE3887817T2 (de) | Steuerschaltung für Leseverstärker. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |