DE2324924A1 - Schaltungsanordnung fuer die multiplikation von delta-codierten signalen - Google Patents

Schaltungsanordnung fuer die multiplikation von delta-codierten signalen

Info

Publication number
DE2324924A1
DE2324924A1 DE19732324924 DE2324924A DE2324924A1 DE 2324924 A1 DE2324924 A1 DE 2324924A1 DE 19732324924 DE19732324924 DE 19732324924 DE 2324924 A DE2324924 A DE 2324924A DE 2324924 A1 DE2324924 A1 DE 2324924A1
Authority
DE
Germany
Prior art keywords
delta
signal
signals
switches
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732324924
Other languages
German (de)
English (en)
Inventor
Henri Jean Nussbaumer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2324924A1 publication Critical patent/DE2324924A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
DE19732324924 1972-06-20 1973-05-17 Schaltungsanordnung fuer die multiplikation von delta-codierten signalen Pending DE2324924A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7222689A FR2189939A1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1972-06-20 1972-06-20

Publications (1)

Publication Number Publication Date
DE2324924A1 true DE2324924A1 (de) 1974-01-17

Family

ID=9100671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732324924 Pending DE2324924A1 (de) 1972-06-20 1973-05-17 Schaltungsanordnung fuer die multiplikation von delta-codierten signalen

Country Status (4)

Country Link
JP (1) JPS4952546A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
DE (1) DE2324924A1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
FR (1) FR2189939A1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
GB (1) GB1422588A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)

Also Published As

Publication number Publication date
JPS4952546A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1974-05-22
GB1422588A (en) 1976-01-28
FR2189939A1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1974-01-25

Similar Documents

Publication Publication Date Title
DE2556274C2 (de) Programmierbare logische Schaltung
DE3607045A1 (de) Digitale addier- und subtrahierschaltung
EP0453582A1 (de) Medianfilter
DE4101004A1 (de) Paralleler multiplizierer mit sprungfeld und modifiziertem wallac-baum
DE1909657A1 (de) Digitale Filter
DE2517230C2 (de) Impulsgenerator
DE3323607A1 (de) Digitales rechenwerk
DE2324924A1 (de) Schaltungsanordnung fuer die multiplikation von delta-codierten signalen
EP0346750B1 (de) Anordnung zur DPCM-Codierung mit hoher Datenrate
EP0288783B1 (de) Anordnung zur DPCM-Codierung von Fernsehsignalen
DE1241159B (de) UEbertragschaltung fuer ein Schnelladdierwerk
EP0333884B1 (de) CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen
EP0180001A2 (de) Schaltung zur Zwischenspeicherung digitaler Signale
DE1961666A1 (de) Rueckkopplungscoder und Decoder,die bewertete Codefolgen verwenden
DE2052519C3 (de) Logische Schaltung
DE1524156A1 (de) Elektronische Recheneinrichtung
DE3346570A1 (de) Verfahren zum erhoehen der aufloesung eines digitalisierten zeitabhaengigen signals
EP0433315A1 (de) Schaltungsanordnung zur addition oder subtraktion von im bcd-code oder dual-code codierten operanden
DE2737483C3 (de) Korrektur-Schaltungsanordnung für Additions- oder Substraktionsoperationen mit nicht-hexadezimalen Operanden in hexadezimalen Rechenwerken
EP0840206B1 (de) Schwellwertlogik-Schaltungen mit geringem Flächenbedarf
DE1574603A1 (de) Binaere Addierschaltung
DE1803607C3 (de) Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD Kode ver schlüsselte Dezimalzahl
EP0288782B1 (de) Anordnung zur DPCM-Codierung von Fernsehsignalen mit schneller Signalverarbeitung
DE2207566C3 (de) Serien-Parallel-Multiplizierwerk
DE1298317B (de) Binaeres Addierwerk

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee