DE2302194B2 - Herstellung von duennfilm-schaltungen mittels fotoaetzverfahren - Google Patents
Herstellung von duennfilm-schaltungen mittels fotoaetzverfahrenInfo
- Publication number
- DE2302194B2 DE2302194B2 DE19732302194 DE2302194A DE2302194B2 DE 2302194 B2 DE2302194 B2 DE 2302194B2 DE 19732302194 DE19732302194 DE 19732302194 DE 2302194 A DE2302194 A DE 2302194A DE 2302194 B2 DE2302194 B2 DE 2302194B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- etching
- noble metal
- palladium
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/07—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
35
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Dünnfilm-Schaitungen, bei welchem
auf ein Substrat eine dünne Zwischen- bzw. Haftschicht und eine obere Edelmetallschicht abgeschieden
und zur Bildung der gewünschten Schaltung mittels Fotoätzung strukturiert werden, wobei die zu
beseitigenden Bereiche der Edelmetallschicht durch anodische Ätzung und die zu beseitigenden Bereiche
der Zwischen- bzw. Haftschicht durch stromlose Ätzung entfernt werden und wobei die Zwischen bzw.
Haftschicht im gewählten Elektrolyten unlöslich ist.
Dünnfilm-Schaltungen werden heute mit hoher Packungsdichte der aktiven und passiven Elemente
hergestellt. Die gute Leitfähigkeit der Edelmetalle ergibt eine niederohmige Verdrahtung. Werden besonders
widerstandsarme Verdrahtungen gefordert, wird
eine galvanische Verstärkung der Edelmetallschicht auf 10|im und mehr notwendig. Dies kann durch
eanzflächige Verstärkung der Edelmetallschicht oder purch alleinige Verstärkung der Verdrahtungsstrukluren
geschehen. Im ersten Fall müssen die Edelmetallschicht und die Verstärkungsschicht, im zweiten
Fall nur die Edelmetallschicht geätzt werden.
Ideal sind Ätzmittel, die streng selektiv wirken, Also nur die gewünschte Schicht abtragen und alle
Übrigen Schichten nicht angreifen.
Die Kontaktpotentiale an den Grenzflächen der Schichten heben jedoch die selektive Wirkung der
Ätzmittel teilweise auf, so daß sich im Bereich der Grenzflächen die Ätzraten oftmals sehr stark verändern.
Das bringt folgende Nachteile: Bestimmte Schichtkombinationen, die an sich wegen ihrer mikroelektronischen
Eigenschaften interessant wären, können nicht verwendet werden, denn es treten Unterätzungen
auf, die die elektrischen und mechanischen Eigenschaften unkontrollierbar und der Berechnung
unzugänglich verändern, so daß. z. B. passive Bauelemente, deren elektrische Werte sehr von geometrischen
Parametern abhängen, z. B. Widerstände, Kondensatoren, oftmals beträchtlich Abweichungen
vom Sollwert aufweisen.
Bei einem aus der DT-OS 21 64 490 bekannten Verfahren der eingangs genannten Art wird die obere
Edelmetallschicht durch anodische Ätzung strukturiert, wobei die Zwischen- bzw. Haftschicht für die
Stromzuführung erforderlich ist. Damit die Stromzuführung während der anodischen Ätzung nicht
unterbrochen wird, muß die Zwischen- bzw. Haftschicht im gewählten Elektrolyten unlöslich sein. Bei
der Auswahl der Metalle müssen also die elektrochemischen Potentiale derart berücksichtigt werden,
daß das anodische Auflösungspotential der Zwischenbzw. Haftschicht im gewählten Elektrolyten höher
ist, als das anodische Auflösungspotential der Edelmetallsrhicht.
Der für eine anodische Ätzung erforderliche Potentialunterschied zwischen dem Edelmetall
und dem Metall der Zwischen- bzw. Haftschicht kann jedoch bei einem Schichtaufbau der
Metalle in Abhängigkeit vom gewählten Elektrolyten durch sog. Kontaktpotentialverschiebungen verringert,
aufgehoben oder sogar umgekehrt werden. In der Regel bewirken diese auf der Bildung von Lokalelementen
beruhenden Kontaktpotentialverschiebungen, daß die Zwischen- bzw. Haftschicht bei der anodischen
Ätzung an den Grenzflächen zur Edelmetallstruktur angegriffen wird, obwohl ihr anodisches
Auflösungspotential im gewählten Elektrolyten höher ist als das Auflösungspotential der Edelmetallschicht.
Die anodische Ätzung verläuft dann im Grenzbereich der beiden Schichten nicht mehr selektiv,
sondern unkontrolliert, so daß die Edelmetallstruktur unterätzt wird.
Aufgabe der Erfindung ist es, bei einem Verfahren der eingangs genannten Art fehlerhafte Unterätzungen
zu vermeiden. Die Lösung dieser Aufgabe erfolgt dadurch, daß für die Zwischen- bzw. Haftschicht Titan
und für die Edelmetallschicht Gold oder Palladium verwendet wird und daß für die anodische Ätzung
ein Elektrolyt gewählt wird, der Gold bzw. Palladium stromlos nicht angreift und in welchem zwischen
Gold und Titan bzw. zwischen Palladium und Titan nur geringfügige Kontaktpotentialverschiebungen
eintreten.
Gemäß der Erfindung werden für die Zwischenbzw. Haftschicht und für die Edelmetallschicht also
bestimmte Metallpaarungen ausgewählt, die einen relativ großen Potentialunterschied aufweisen und
für die Elektrolyten gefunden werden können, in welchen dieser Potentialunterschied auch an den
Grenzflächen bestehenbleibt, da nur geringfügige Kontaktpotentialverschiebungen eintreten. Somit wird
unter Vermeidung von Unterätzungen eine streng selektive anodische Ätzung der Edelmetallschicht ermöglicht.
Zusätzlich darf der ausgewählte Elektrolyt die Edelmetallschicht stromlos nicht angreifen. Hierdurch
kann die anodische Ätzung über die angelegte Spannung leicht kontrolliert und gesteuert werden,
23 02 1S4
was insbesondere für einen geringen seitlichen Ätzangriff wichtig ist.
Für besonders widerstandsarme Verdrahtungen wird die gewünschte Struktur der Gold- bzw. Palladiumschjcht
vor der anodischen Atzung galvanisch verstärkt. Bei der nachfolgenden anodischen Ätzung
werden dann die galvanisch abgeschiedenen Strukturen durch den an sich bekannten Effekt des Elektropolierens
geglättet.
Außer niederohmigen Verdrahtungen können mit Hilfe des erfindungsgemäßen Verfahrens auch Widerstandsnetzwerke
und Halbleiter-Schaltungen hergestellt werden. Hierzu werden unterhalb der Titanschicht
eine oder mehrere zur Erzeugung von aktiven oder passiven Bauelementen geeignete Schichten auf
isolierenden oder halbleitenden Substraten aufgedampft, aufgestäubt oder chemisch abgeschieden.
Im folgenden werden AusführungsbeispieJe de.1
Erfindung im Vergleich zum Stand der Technik anhand der Figuren beschrieben:
Der Aufbau einer Dünnfilmschaltung nach dem
heutigen Stand der Technik ist in Fig. 1—5 dargestellt.
Auf einem Substrat 1 werden in einem Vakuun eine Ni-Cr-Schicht 2 und eine Au-Schicht 3 aufgedampft.,
Fig. 1. Die Au-Schicht wird mit Fotolack 4 abgedeckt, durch eine Maske belichtet, entwickelt
Fi g. 2; die freien Strukturen der Au-Schicht werden stromlos geätzt, Fig. 3. Der Fotolack wir.! entschichtet,
wobei auf der Ni-Cr-Schicht nur die Au-Kontakte, 3 in F i g. 4, verbleiben. Nach einer zweiten
Fototechnik werden mit Hilfe einer neuen Maske eine Widerstandsstruktur auf der Ni-Cr-Schicht abgebildet
und die nicht abgedeckten Bereiche diesci Schicht abgeätzt, wobei nur die Widerstände 2 in
F i g. 5 verbleiben. Der Abstand u in F i g. 5 entspricht der herbeigeführten Unterätzung pro Kante.
Die Lange des erhaltenen Widerstandes 2 in Fig. 5 ist um den Betrag 2 κ gegenüber der Soll-Länge
vergrößert, der erhaltene Widerstand ist größer als der vorausberechnete.
In Fig. 6—11 wird diese Schaltung gemäß der
Erfindung hergestellt. Die ersten zwei Behandlungsschritte entsprechen den in Fig. 1—2 geschilderten,
nur eine 0,2 μτη dicke Ti-Zwischenschicht 5 wird im
gleichen Vakuum zusätzlich aufgedampft. Das Abtragen der freien Flächen der Au-Schicht erfolgt anodisch
in einem neutralen Elektrolyten, der 12 g/l KAu(CN)2 enthält, wobei die Unterätzung vermieden
wird, F i g. 8. Anschließend wird die Ti-Zwischenschicht mit einer 8°/oigen wässerigen HF-Lösung
stromlos abgeätzt, F i g, 9, wobei die Au-Struktur als Ätzresist dient. Weder die Ni-Cr- noch die Au-Schicht
werden von der Ti-Ätze angegriffen. Das Kontaktpotential Ti/Ni-Cr bewirkt keine meßbare
Unterätzung der Ti-Schicht. Anschließend erfolgt die Fotoätztechnik für Ni/Cr, Fig. 10. Der Widerstand 2
weist keine Veränderung der vorausberechneten Länge auf, Fig. 11.
Die herkömmliche Technik zur Herstellung einer Dünnfilm-Mikrowellenschaltung wird in Fig. 12—17
gezeigt. Auf einem Keramiksubstrat, 1 in Fig. 12,
werden in einem Vakuum 0,1 μΓη Cr 2 und anschließend 0,5 um Au 3 aufgedampft. Eine 12,5 um dicke
Ristonfolie 3 wird auf die Au-Schicht aufgebracht, durch die Strukturmaske belichtet und entwickelt,
:a Fig. 13. Die freie Oberfläche wird in einem sauren
galvanischen Au-Bad auf 10 um verstärkt, 3 α in Fig. 14. Nach Entschichtung der Ristonfolie, in
Fig. 15, wird die Au-Kontaktierschicht3 stromlos übgeätzt, Fig. 16. Anschließend wird die Cr-Schicht
••5 stromlos geätzt, Fig. 17. Die Unterätzung der Au-Ankontaktierschicht
3 ist unvermeidlich, die Haftfestigkeit der galvanischen Schicht ist beeinträchtigt,
die Oberfläche der Au-Schicht wird aufgerauht und von einer Oxydhaut bedeckt.
Be i s pi cI 2
In Fig. 18—23 wir die Herstellung einer Dünnfilm-Mikrowellenschaltung
nach dem Verfahren ge-
.; maß der Erfindung dargestellt: Auf einem Keramikträger
1 werden im Vakuum 0,2 [im Ti 5 a und 0,5 (im
Au 3 aufgedampft, Fig. 18. Anschließend wird eine 12,5 um dicke Ristonfolie 4 aufgebracht, belichtet
und entwickelt, Fig. 19. Die freie Oberfläche wird
jj im Bad wie bei der herkömmlichen Technik auf
10 um galvanisch verstärkt, 3 a in Fi p. 20. Nach EntSchichten der Ristonfolie, in Fig. 21, wird die
Au-Ankontaklierschicht 3 anodisch in einem alkalischen KCN-Bad abgetragen, F i g. 22. Im Nebeneffekt
wird die galvanische Struktur dabei elektrcpoliert. Anschließend wird die Ti-Schicht 5 α in der
Ätze nach Beispiel 1 abgetragen, Fig. 23. Die erhaltene Schaltung weist hervorragende elektrische
Eigenschaften im GHz-Bereich auf, eine Unterätzung
«υ ist nicht festzustellen, eine zuverlässige Verbindungstechnik
zu anderen Baugruppen ist aufgrund der reinen Au-Oberfläche auch durch Ultraschall- und
Thermokompressionsverbindungsverfahren gewährleistet.
Das erfindungsgemäße Verfahren zur Herstellung einer Dünnfilm-Schaltung von Beispiel 1 wird modifiziert,
indem als leitende Metallschicht Pd statt Au verwendet wird. Ni-Cr, Ti und Pd werden im gleichen
Vakuum auf einen Glasträger aufgedampft, eine Fotolackmaske wird auf die Pd-Schicht gelegt, und die
vom Fotoresist nicht abgedeckten Bereiche werden in einer 0,1 n-HNO,-Lösung, welche 6 g/l FeCl3 enthält,
anodisch abtragen. Die weitere Behandlung entspricht dem Beispiel 1. Auch in diesem Fall ist eine
meßbare Unterätzung der Pd-Leiter- und Kontaktstrukturen nicht feststellbar.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Verfahren zur Herstellung von Dünnfilm-Schaltungen, bei welchem auf ein Substrat eine
dünne Zwischen- bzw. Haftschicht und eine obere Edelmetallschicht abgeschieden und zur Bildung
der gewünschten Schaltung mittels Fotoätzung strukturiert werden, wobei die zu beseitigenden
Bereiche der Edelmetallschicht durch anodische Ätzung und die zu beseitigenden Bereiche der
Zwischen- bzw. Haftschicht durch stromlose Ätzung entfernt werden und wobei die Zwischenbzw.
Haftschicht im gewählten Elektrolyten unlöslich ist, dadurch gekennzeichnet,
daß für die Zwischen- bzw. Haftschient Titan und für die Edelmetallschicht Gold oder Palladium
verwendet wird und daß für die anodische Ätzung ein Elektrolyt gewählt wird, der GoJd
bzw. Palladium stromlos nicht angreift und in welchem zwischen Gold und Titan bzw. zwischen
Palladium und Titan nur geringfügige Kontaktpotentialverschiebungen eintreten.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die gewünschte Struktur der
Gold- bzw. Palladiumschicht vor der anodischen Ätzung galvanisch verstärkt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß unterhalb der Titanschicht
eine oder mehrere zur Erzeugung von aktiven oder passiven Bauelementen geeignete Schichten
auf isolierenden oder halbleitenden Substraten aufgedampft, aufgestäubt oder chemisch abgeschieden
werden.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732302194 DE2302194C3 (de) | 1973-01-17 | Herstellung von Dünnfllm-Schaltungen mittels Fotoätzverfahren | |
| FR7401454A FR2214224A1 (en) | 1973-01-17 | 1974-01-16 | Thin film circuits mfr - by photoetching, using noble metal for"wiring layer" |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732302194 DE2302194C3 (de) | 1973-01-17 | Herstellung von Dünnfllm-Schaltungen mittels Fotoätzverfahren |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2302194A1 DE2302194A1 (de) | 1974-07-25 |
| DE2302194B2 true DE2302194B2 (de) | 1976-08-19 |
| DE2302194C3 DE2302194C3 (de) | 1977-03-31 |
Family
ID=
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3135720A1 (de) * | 1981-09-09 | 1983-03-24 | Siemens AG, 1000 Berlin und 8000 München | Aufbau von metallschichten fuer duennschichtleiterbahnen |
| DE3536821A1 (de) * | 1985-10-16 | 1987-04-16 | Standard Elektrik Lorenz Ag | Verfahren zur herstellung einer stromlos abgeschiedenen, loetbaren metallschicht |
| EP0279432A2 (de) * | 1987-02-19 | 1988-08-24 | Nokia (Deutschland) GmbH | Verfahren zur Herstellung einer stromlos abgeschiedenen, lötbaren Metallschicht |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3135720A1 (de) * | 1981-09-09 | 1983-03-24 | Siemens AG, 1000 Berlin und 8000 München | Aufbau von metallschichten fuer duennschichtleiterbahnen |
| DE3536821A1 (de) * | 1985-10-16 | 1987-04-16 | Standard Elektrik Lorenz Ag | Verfahren zur herstellung einer stromlos abgeschiedenen, loetbaren metallschicht |
| EP0279432A2 (de) * | 1987-02-19 | 1988-08-24 | Nokia (Deutschland) GmbH | Verfahren zur Herstellung einer stromlos abgeschiedenen, lötbaren Metallschicht |
| EP0279432A3 (en) * | 1987-02-19 | 1990-05-09 | Nokia Unterhaltungselektronik (Deutschland) Gmbh | Method of the production of a currentlessly deposited solderable metal layer |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2302194A1 (de) | 1974-07-25 |
| FR2214224A1 (en) | 1974-08-09 |
| FR2214224B1 (de) | 1979-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2319883C3 (de) | Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung | |
| DE2036139A1 (de) | Dunnfümmetallisierungsverfahren fur Mikroschaltungen | |
| DE2554691C2 (de) | Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung | |
| DE2709986A1 (de) | Verfahren zum herstellen von koplanaren schichten aus duennen filmen | |
| WO2009006988A1 (de) | Kontakt-struktur für euin halbleiter-bauelement sowie verfahren zur herstellung desselben | |
| DE1690509B1 (de) | Verfahren zur bildung zweier eng voneinandergetrennter leitender schichten | |
| DE2315710C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| EP0668712A1 (de) | Verfahren zum Herstellen von Strukturierungen | |
| EP0016251A1 (de) | Elektronische Dünnschichtschaltung und deren Herstellungsverfahren | |
| DE1589076C3 (de) | Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern | |
| DE2261337B2 (de) | Verfahren zum erzeugen eines metallisierungsmusters auf der oberflaeche eines halbleiterkoerpers | |
| DE2823881C3 (de) | Verfahren zur Herstellung von elektrischen Dünnschichtschaltungen für die Herstellung integrierter Leiterbahnüberkreuzungen | |
| EP0013728B1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
| DE1258941B (de) | Verfahren zur Herstellung von mehrschichtigen Duennfilmschaltungsplatten | |
| DE2302194C3 (de) | Herstellung von Dünnfllm-Schaltungen mittels Fotoätzverfahren | |
| DE2302194B2 (de) | Herstellung von duennfilm-schaltungen mittels fotoaetzverfahren | |
| DE1489037B2 (de) | Verfahren zur herstellung von elektrischen kondensatoren | |
| DE2804602A1 (de) | Verfahren zur bildung einer elektrisch isolierenden schicht auf einem substrat mit einem metallmuster fuer eine integrierte schaltung | |
| DE2720109A1 (de) | Verfahren zum herstellen eines metallisierungsmusters mittels elektroplattierens | |
| DE4026822C2 (de) | Verfahren zur Herstellung eines Trägers für oberflächenmontierbare elektronische Bauelemente, insbesondere eines TAB-Filmträgers | |
| DE2725858A1 (de) | Vorrichtung fuer magnetische zylinderdomaenen | |
| DE2546316C2 (de) | Verfahren zur Behandlung von Körpern mit einem Fluorid enthaltenden Ätzmittel und seine Anwendung bei der Herstellung von Halbleiteranordnungen | |
| DE2243682C2 (de) | Verfahren zur Herstellung eines leitenden Elektrodenmusters | |
| EP1442155B1 (de) | Verfahren zur behandlung von elektrisch leitfähigen substraten wie leiterplatten und dergleichen | |
| DE1790025C (de) | Verfahren zur Herstellung galvanisch verstärkter metallischer Mikrostrukturen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| 8339 | Ceased/non-payment of the annual fee |