DE2302194A1 - Herstellung von duennfilm-schaltungen mittels fotoaetzverfahren - Google Patents

Herstellung von duennfilm-schaltungen mittels fotoaetzverfahren

Info

Publication number
DE2302194A1
DE2302194A1 DE19732302194 DE2302194A DE2302194A1 DE 2302194 A1 DE2302194 A1 DE 2302194A1 DE 19732302194 DE19732302194 DE 19732302194 DE 2302194 A DE2302194 A DE 2302194A DE 2302194 A1 DE2302194 A1 DE 2302194A1
Authority
DE
Germany
Prior art keywords
layer
etching
metal layer
anodic
noble metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732302194
Other languages
English (en)
Other versions
DE2302194C3 (de
DE2302194B2 (de
Inventor
Reinhold Dipl Phys Penzl
Michail Dipl Chem Sapuranow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19732302194 priority Critical patent/DE2302194C3/de
Priority claimed from DE19732302194 external-priority patent/DE2302194C3/de
Priority to FR7401454A priority patent/FR2214224A1/fr
Publication of DE2302194A1 publication Critical patent/DE2302194A1/de
Publication of DE2302194B2 publication Critical patent/DE2302194B2/de
Application granted granted Critical
Publication of DE2302194C3 publication Critical patent/DE2302194C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

SIEMENS AEDIENGESEILSCHAPI München, Π.JA!!. 1973
Berlin und München V/ittelsbacherpl. 2
73/7005
Herstellung von Dünnfilm-Sehaltungen mittels Fotoätzverfahren
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Dünnfilin-Schaltungen, insbesondere niederhohaügen Verdrahtungen, Widerstandsnetzwerken und Halbleiter-Schaltungen, mittels Potoätzung, wobei auf ein Substrat dünne Metallschichten abgeschieden und strukturiert werden, indem sie jeweils mit einer Potolackschicht überzogen werden, die dann mittels strukturierter Masken abgedeckt und belichtet wird, so daß sich die unbelichteten Lackregionen bei oder nach der Entwicklung herauslösen, wobei die danach freiliegenden Teile der unter dem Lack liegenden Schicht durch anodische oder stromlose Ätzung aufgelöst werden, und wobei die oberste die "Verdrahtungsschicht" ist, die aus einem Edelmetall besteht.
Derartige Schaltungen werden heute mit hoher Packungsdichte der aktiven und passiven Elemente hergestellt. Die gute Leitfähigkeit der Edelmetalle ergibt eine niederchmige Verdrahtung. Werden besonders widerstandsarme Verdrahtungen gefordert, wird eine galvanische Verstärkung der Edelmetallschicht auf 10/um und mehr notwendig. Dies kann durch ganzflächige Verstärkung oder durch alleinige Verstärkung der Verdrahtungsstrukturen geschehen. Im ersten Pail müssen die Verdrahtungs- und die Verstärkungsschicht, im »weiten Pail nur die Verdrahtungssehicht geätzt werden.
Ideal sind Ätzmittel, die streng selektiv wirken, also nur die gewünschte Schicht abtragen und alle übrigen Schichten nicht angreifen.
Die Kontaktpotentiale an den Grenzflächen der Schichten heben jedoch die selektive Wirkung der Ätzmittel teilweise auf, so daß sich im Bereich der Grenzflächen die Ätzraten oftmals sehr stark verändern. Das bringt folgende Nachteile: Bestimmte Schichtkombinationen, die an sich wegen ihrer mikroelektroni-
VPA 9/750/2003 Rtd/Bla ■ -2-
409830/0952
_ 9 —
sehen Eigenschaften interessant wären, können nicht verwendet werden, denn es treten Unterätzungen auf, die die elektrischen 5und mechanischen Eigenschaften unkontrollierbar und der Berechnung unzugänglich verändern, so daß z.B. passive Bauelemente, deren elektrische Werte sehr von geometrischen Parametern abhängen, z.B. Widerstände, Kondensatoren, oftmals beträchtliche Abweichungen vom Sollwert aufweisen.
Aufgabe der Erfindung ist es, diese fehlerhaften Unterätzungen zu vermeiden. Erfindungsgemäß geschieht dies dadurch, daß unterhalb der oberen Edelmetallschicht eine Zwischen- oder Haftschicht mit folgenden Eigenschaften gelegt wird:
a) Ihr anodisches Auflösungspotential im gewählten Elektrolyten ist höher als das Auflösungspotential der Edelmetallschicht,
b) zwischen ihr und der Edelraetallschicht tritt nur eine geringfügige Kontaktpotentialverschiebung ein.
Das Abätzen der oberen Edelmetallschicht erfolgt anodisch, dabei wird die Zwischen- oder Haftschicht auch nach vollständiger Auflösung der freien Flächen der oberen Schicht vom Elektrolyten nicht angegriffen. Es entstehen also keine Unterätzungen.
Das Abätzen der Zwischen- oder Haftschicht erfolgt vorzugsweise stromlos mit einem Ätzmittel, das das Material der oberen Verdrahtungsschicht nicht angreift. Das Material der Zwischenoder Haftschicht wurde so ausgewählt, daß zwischen der oberen und der Haftschicht nur geringfügige Kontaktpotentialverschiebungen auftreten; also es entstehen wieder keine Unterätzungen.
Die Erfindung berücksichtigt also .die elektrochemischen Potentiale.
Sehr vorteilhaft erweist eich, daß die Erfindung den an sich bekannten Effekt des Elektropolieren automatisch mit verwer-
VPA 9/73002003 -3-
409830/0952
tet: Dienen galvanisch abgeschiedene Strukturen als Ätzresist, werden bei anodischer Oxydation die Unebenheiten der Oberfläche dadurch geglättet, daß wegen der Feldverzerrung in Elektrolyten diffusionsbegünstigte Zonen entstehen, die für eine schnelle Glättung der Unebenheiten sorgen.
Im folgenden werden Ausführungsbeispiele der Erfindung im Vergleich zum Stand der Technik anhand der Figuren beschrieben:
Der Aufbau einer Dünnfilm-Schaltung nach dem heutigen Stand der Technik ist in Fig.1 - 5 dargestellt. Auf einem Substrat 1 werden in einem Vakuum eine Ni-Cr-Sehicht 2 und eine Au-Schicht 3 aufgedampft, Fig.1 . Die Au-Schicht wird mit Fotolack 4 abgedeckt, durch eine Maske belichtet, entwickelt, Fig. 2; die freien Strukturen der Au-Schicht werden stromlos geätzt, Fig. 3. Der Fotolack wird entschichtet, wobei auf der Ni-Cr-Schicht nur die Au-Kontakte, 3 in Fig. 4» verbleiben. Nach einer zweiten Fototechnik werden mit Hilfe einer neuen Maske eine Widerstandsstruktur auf der Ni-Cr-Schicht abgebildet und die nicht abgedeckten Bereiche dieser Schicht abgeätzt, wobei nur die Widerstände 2 in Fig. 5 verbleiben. Der Abstand u in Fig. 5 entspricht der herbeigeführten Unterätzung pro Eante.
Die Länge des erhaltenen Widerstandes 2 in Fig. 5 ist um den Betrag 2 u gegenüber der Soll-Länge vergrößert, der erhaltene Widerstand ist größer als der vorausberechnete.
Beispiel 1:
In Fig. 6-11 wird diese Schaltung gemäß der Erfindung hergestellt. Die ersten zwei Behandlungsschritte entsprechen den in Fig. 1-2 geschilderten, nur eine 0,2/um dicke Ti-Zwisehenschicht 5 wird im gleichen Vakuum zusätzlich aufgedampft. Das Abtragen der freien Flächen der Au-Schicht erfolgt anodisch
VPA■9/730/2003 -4-
409830/0952
in einem neutralen Elektrolyten, der 12 g/l KAu(CIT)2 enthält, wobei die Unterätzung vermieden wird, Pig. 8. Anschließend wird die Ti-Zwischenschicht mit einer 8^igen wässerigen KP-Lösung stromlos abgeätzt, Fig. 9, wobei die Au-Struktur als Ätzresist dient. Weder die ITi-Cr- noch die Au-Schicht werden von der Ti-Ätze angegriffen. Das Kontaktpotential Ti/Hi-Cr bewirkt keine meßbare Unterätzung der Ti-Schicht« Anschließend erfolgt die Fotoätztechnik für Ki/Cr, Fig.10. Der Widerstand 2 weist keine Yeränderung der vorausberechneten Länge auf,Pig.11.
Die herkömmliche Technik zur Herstellung einer Dünnfilm-Mikrowellenschaltung wird in Pig.12-17 gezeigt. Auf einem Keramiksubstrat, 1 in Pig.12, werden in einem Vakuum 0,1/um Cr 2 und anschließend 0,5/Um Au 3 aufgedampft. Eine 12,5 /um dicke Eistonfolie 4 wird auf die Au-Schicht aufgebracht, durch die Strukturmaske belichtet und entwickelt, Pig,13. Die freie Oberfläche wird in einem sauren galvanischen Au-Bad auf 10/um verstärkt,3a in Pig.14. Nach EntSchichtung der Ristonfolie, in Pig. 15 , wird die· Au-Kontaktierschicht 3 stromlos abgeätzt, Pig«16. Anschließend wird die Cr-Schicht stromlos geätzt, Pig.17· Die Unterätzung der Au-Ankontaktierschicht 3 ist unvermeidlich, die Haftfestigkeit der galvanischen Schicht ist beeinträchtigt, die Oberfläche der Au-Schicht wird-aufgerauht und von einer Oxydhaut bedeckt.
Beispiel 2;
In Pig. 18-23 wird die Herstellung einer Dünnfilm-Mkrowellenschaltung nach dem Verfahren gemäß der Erfindung dargestellt: Auf einem Keramikträger 1 werden im Vakuum 0,2/um Ti 5a und 0,5/um Au 3 aufgedampft, Pig-18. Anschließend wird eine 12,5/um dicke Ristonfolie 4 aufgebracht, belichtet und entwickelt, Pig.19. Die freie Oberfläche wird im Bad wie bei der herkömmlichen Technik auf 10/um galvanisch verstärkt, 3a in Pig.2O. Fach Entschichtender Ristonfolie, in Pig.2t, wird die Au-Ankontaktierschicht 3 anodisch in einem alkalischen
VPA 9/730/2003 -5-
409830/0952
KCIT-Bad abgetragen, Fig. 22. Im Hebeneffekt wird die galvanische Struktur dabei elektropoliert. Anschließend wird die Ti-Schicht5a in der Ätze nach Beispiel 1 abgetragen, Pig.23. Die erhaltene Schaltung weist hervorragende elektrische Eigenschaften im GHz-Bereich auf, eine Unterätzung ist nicht festzustellen, eine zuverlässige Verbindungstechnik zu anderen Baugruppen ist aufgrund der reinen Au-Oberflache auch durch Ultraschall- und Thermokompressionsverbindungsverfahren gewährleistet.
Beispiel 5:
Das erfindungsgemäße Verfahren zur Herstellung einer Dünnfilmschaltung von Beispiel 1 wird modifiziert, indem als leitende Metallschicht Pd statt Au verwendet wird. Ni-Cr, Ti und Pd werden im gleichen Vakuum auf einen Glasträger aufgedampft, eine Fotolackmaske wird auf die Pd-Schicht gelegt, und die vom Fotoresist nicht abgedeckten Bereiche werden in einer 0,1 η HUT(X-Losung, welche 6 g/l FeGl, enthält, anodisch abgetragen. Die weitere Behandlung entspricht dem Beispiel 1. Auch in diesem Fall ist eine meßbare Unterätzung der Pd-Leiter- und Kontaktstrukturen nicht feststellbar.
7 Patentansprüche
4 Figuren
VPA 9/730/2003 -6
4Ü9330/09G

Claims (7)

  1. * t
    Patentansprüche
    .jVerfahren zur Herstellung von Dmin.fiIm-Schaltungen, insbesondere niederohmigen Verdrahtungen, Widerstandsnetzwerken und Halbleiter-Schaltungen, mittels Fotoätzung, v/obei auf ein Substrat dünne Metallschichten abgeschieden und strukturiert werden, indem sie jeweils mit einer Potolackschioht überzogen v/erden, die darm mittels strukturierter Masken abgedeckt und belichtet wird, so daß sich die unbelichteten Lackregionen bei oder nach der Entwicklung herauslösen, wobei die danaßh freiliegenden Teile der unter dem Lack liegenden Schicht durch anodische oder stromlose Ätzung aufgelöst werden, und wobei die oberste . Schicht die "Verdrahtungsschicht" ist, die aus einem Edelmetall besteht, dadurch gekennzeichnet, daß unterhalb der oberen Edelraetallschicht eine Zwischen- bzw. Haftschicht mit folgenden Eigenschaften gelegt wird:
    a) Ihr anodisches Auflösungspotential iia gewählten Elektrolyten ist hoher als das Auflösungspotential der Edelraetallschicht,
    b) zwischen ihr und der Edelmatallschicht tritt nur eine geringfügige IContaktpotentialverschiebung ein.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Abtragen der nicht mit Ätzresist versehenen Teile der oberen Edelmetallschicht durch anodisches Ätzen geschieht, in einem Elektrolyten, der diese Schicht stromlos nicht angreift.
  3. 3. Verf airren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Abtragen der Zwischen™ oder Haftschicht stromlos in einem, die Edelmetallschicht nicht angreifenden Ätzmedium erfolgt.
    VPA 9/750/2005 -7-
    4 09830/0952
  4. 4. Verfahren nach einem der Ansprüche 1 his 3, dadurch g ekennzeichnet, daß die ausgebildeten Leiterstrukturen und Zontakte vor der anodischen Behandlung der Schicht galvanisch verstärkt werden.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4> dadurch g erkenn zeich net, daß die Edelmetallschicht aus Gold, die Zwischen- bzw. Haftschicht aus Titan bestehen.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Edelmetallschicht aus Palladium besteht.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch g ekennzeichnet, daß unterhalb der Zwischen- oder Haftschicht eine oder mehrere, zur Erzeugung von aktiven oder passiven Bauelementen geeignete, Schichten auf isolierenden oder halbleitenden Trägern aufgedampft, aufgestäubt oder chemisch abgeschieden v/erden.
    VPA 9/730/2003
    409830/0952
DE19732302194 1973-01-17 1973-01-17 Herstellung von Dünnfllm-Schaltungen mittels Fotoätzverfahren Expired DE2302194C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19732302194 DE2302194C3 (de) 1973-01-17 Herstellung von Dünnfllm-Schaltungen mittels Fotoätzverfahren
FR7401454A FR2214224A1 (en) 1973-01-17 1974-01-16 Thin film circuits mfr - by photoetching, using noble metal for"wiring layer"

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732302194 DE2302194C3 (de) 1973-01-17 Herstellung von Dünnfllm-Schaltungen mittels Fotoätzverfahren

Publications (3)

Publication Number Publication Date
DE2302194A1 true DE2302194A1 (de) 1974-07-25
DE2302194B2 DE2302194B2 (de) 1976-08-19
DE2302194C3 DE2302194C3 (de) 1977-03-31

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726965A (en) * 1985-10-16 1988-02-23 Standard Elektrik Lorenz Ag Metallizing transparent conductive paths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726965A (en) * 1985-10-16 1988-02-23 Standard Elektrik Lorenz Ag Metallizing transparent conductive paths

Also Published As

Publication number Publication date
DE2302194B2 (de) 1976-08-19
FR2214224A1 (en) 1974-08-09
FR2214224B1 (de) 1979-06-01

Similar Documents

Publication Publication Date Title
US4016050A (en) Conduction system for thin film and hybrid integrated circuits
DE68918210T2 (de) Selektive Lötmetallbildung auf Leiterplatten.
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
EP0508946B1 (de) Metallfolie mit einer strukturierten Oberfläche
DE1690509B1 (de) Verfahren zur bildung zweier eng voneinandergetrennter leitender schichten
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE2021264B2 (de) Verfahren zur herstellung einer rc-duennfilmschaltung
DE2901697C3 (de) Verfahren zur Ausbildung von Leitungsverbindungen auf einem Substrat
EP0002669A1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
EP0016251B1 (de) Elektronische Dünnschichtschaltung und deren Herstellungsverfahren
DE2734982A1 (de) Verfahren zum herstellen von silicium enthaltenden leiterzuegen
US3314869A (en) Method of manufacturing multilayer microcircuitry including electropolishing to smooth film conductors
US3560358A (en) Electrolytic etching of platinum for metallization
DE2302194A1 (de) Herstellung von duennfilm-schaltungen mittels fotoaetzverfahren
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE2720109A1 (de) Verfahren zum herstellen eines metallisierungsmusters mittels elektroplattierens
DE2302194C3 (de) Herstellung von Dünnfllm-Schaltungen mittels Fotoätzverfahren
DE4026822C2 (de) Verfahren zur Herstellung eines Trägers für oberflächenmontierbare elektronische Bauelemente, insbesondere eines TAB-Filmträgers
DE1790025C (de) Verfahren zur Herstellung galvanisch verstärkter metallischer Mikrostrukturen
CH503121A (de) Verfahren zur Herstellung von Metallniederschlägen durch Elektrolyse
DE1614786C3 (de) Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung
DE1790025B1 (de) Verfahren zur herstellung galvanisch verstaerkter m etallischer mikrostrukturen
DE2221072A1 (de) Duennfilm-Metallisierungsverfahren fuer Mikroschaltungen
DE2331586C3 (de) Aluminium-Tantal-Schichten für Dünnschichtschaltungen sowie diskrete Widerstände und Kondensatoren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee