DE1790025B1 - Verfahren zur herstellung galvanisch verstaerkter m etallischer mikrostrukturen - Google Patents

Verfahren zur herstellung galvanisch verstaerkter m etallischer mikrostrukturen

Info

Publication number
DE1790025B1
DE1790025B1 DE19681790025 DE1790025A DE1790025B1 DE 1790025 B1 DE1790025 B1 DE 1790025B1 DE 19681790025 DE19681790025 DE 19681790025 DE 1790025 A DE1790025 A DE 1790025A DE 1790025 B1 DE1790025 B1 DE 1790025B1
Authority
DE
Germany
Prior art keywords
layer
metal
metal layer
photoresist
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19681790025
Other languages
English (en)
Inventor
Martin Dipl-Phys Dr Schmidtke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19681790025 priority Critical patent/DE1790025B1/de
Priority to CH1062269A priority patent/CH519592A/de
Priority to SE11688/69*A priority patent/SE352223B/xx
Priority to NL6912860A priority patent/NL6912860A/xx
Priority to FR6929153A priority patent/FR2016573A1/fr
Priority to GB42854/69A priority patent/GB1261057A/en
Publication of DE1790025B1 publication Critical patent/DE1790025B1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0542Continuous temporary metal layer over metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Description

Zur weiteren Erläuterung der Erfindung werden im folgenden die einzelnen Schritte des erfindungsgemäßen Verfahrens im Vergleich zu dem bisher üblichen Verfahren an Hand der Figuren beschrieben.
Die F i g. 1 a bis 1 f zeigen die einzelnen Verfahrensschritte eines bisher bekannten Verfahrens zur Herstellung galvanisch verstärkter Leitungszüge;
die Fig. 2a bis 21 zeigen die einzelnen Verfahrensschritte des erfindungsgemäßen Verfahrens.
Bei dem bisher bekannten Verfahren zur Herstellung galvanisch verstärkter Leitungszüge wird, wie in F i g. 1 a dargestellt, auf einem isolierenden Träger 1, z. B. aus Glas, durch Aufdampfen, Kathodenzerstäubung oder stromlose Abscheidung eine dünne Metallschicht 2, z. B. eine Kupferschicht, hergestellt. Wie Fig. Ib zeigt, wird dann auf diese Metallschicht 2 eine Schicht 3 aus Fotolack aufgebracht. Danach wird die Fotolackschicht 3 durch eine entsprechende Maske belichtet. Wie in F i g. 1 c gezeigt, werden durch anschließende Entwicklung der Fotolackschicht 3 Teile der Fotolackschicht herausgelöst, so daß an den Stellen, an denen die Leitungsbahnen entstehen sollen, die Metallschicht 2 freigelegt wird. Dort wird dann, wie in Fig. ld gezeigt, auf galvanischem Weg das eigentliche Leitbahnmaterial 4 niedergeschlagen. Diese Metallschicht 4 kann auch aus zwei verschiedenen Teilschichten bestehen, z. B. aus einer Grundschicht aus Nickel und dem Leitermaterial Gold. Anschließend werden, wie in F i g. 1 e gezeigt, auch die restlichen Teile der Fotolackschicht 3, beispielsweise mit Aceton, entfernt. Schließlich werden die überflüssigen Teile der Metallschicht 2 weggeätzt. Hierbei treten, wie in Fig. If dargestellt, Unterätzungen der Leiterbahnen 4 auf.
Bei dem in F i g. 2 dargestellten erfindungsgemäßen Verfahren wird zunächst, wie bei dem bekannten Verfahren, auf ein isolierendes Substrat 1 durch Metallbedampfung, Kathodenzerstäubung oder stromloses Abscheiden eine dünne Metallschicht 2 niedergeschlagen. Auch hierauf wird nach Fig. 2b eine Fotolackschicht 3 aufgetragen und nach Fig. 2c durch Belichten und Entwickeln der Fotolackschicht der Teil der Metallschicht 2 freigelegt, an denen später die Leiterungsbahnen erzeugt werden sollen. Im Gegensatz zu dem bekannten Verfahren wird jetzt jedoch, wie in Fig. 2d gezeigt, der freigelegte Teil der Metallschicht 2 weggeätzt. Das Ätzen kann in an sich bekannter Weise, beispielsweise mit Kupferchlorid, erfolgen. Hierauf wird, gemäß F i g. 2 e, der restliche Teil der Fotolackschicht 3 entfernt, so daß die Metallschicht 2 ein Negativmuster der zu erzeugenden Leiterbahnen zeigt. Hierauf wird, gemäß F i g. 2 f, über dem gesamten Substrat, einschließlich der verbliebenen Teile der Metallschicht 2, eine Schicht 5 aus dem Metall aufgebracht, aus dem die Leiterbahnen erzeugt werden sollen, beispielsweise aus Gold. Diese Schicht 5 kann vorzugsweise aus zwei oder mehr Teilschichten bestehen, z. B. einer Chromhaftschicht und der eigentlichen Goldleiterschicht. Die Aufbringung dieser zweiten Metallschicht 5 erfolgt ebenfalls durch Aufdampfen, Kathodenzerstäubung oder stromlose Abscheidung. Über die Metallschicht5 wird dann gemäß Fig. 2g eine Fotolackschicht 6 aufgebracht, die nun nochmals durch eine entsprechende oder dieselbe Maske belichtet und entwickelt wird, so daß gemäß Fig. 2h die Bereiche, innerhalb derer die Leitungsbahnen erzeugt werden sollen, frei von der Fotolackschicht sind. Hierauf erfolgt durch galvanische Abscheidung die Herstellung der gewünschten dicken Leitungszüge 7, gemäß Fig. 2i. Es gelangt hierbei das gleiche Material zur Abscheidung, das bereits zur Herstellung der Schicht 5 gedient hat. Die Schicht 5 dient hierbei als Stromanschlußkontakt. Nach Beendigung der galvanischen Abscheidung können die restlichen Teile der Fotolackschicht 6 entfernt werden, z. B. mit Aceton, wie das in Fig. 2k dargestellt ist. Anschließend werden die restlichen Teile der Metallschicht 2 durch Ätzen entfernt. Hierbei werden, wie bei dem bekannten Abhebeverfahren, die Teile der zweiten Metallschicht 5, die auf der Metallschicht 2 aufgebracht sind, mit entfernt. Es verbleibt, wie in Fig. 21 dargestellt, allein der Leitungszug 5, 7, dessen beide Teilschichten 5 und 7 aus dem gleichen Material bestehen, und daher gut miteinander verbunden sind. Eine Unterätzung, wie im Falle des in Fig. 1 dargestellten bekannten Verfahrens, kann hier nicht auftreten, da auch die Schicht 5 von der Ätzrlüssigkeit nicht angegriffen werden kann.
Die Haftfestigkeit der Schicht 5 auf dem Substrat 1 kann noch dadurch erhöht werden, daß im Anschluß an den in Fig. 2e dargestellten Verfahrensschritt eine gründliche Reinigungsbehandlung durchgeführt wird.
Hierzu 1 Blatt Zeichnungen

Claims (1)

1 2
gesamte Fotolack entfernt und die nicht benötigten
Patentanspruch: Teile der Metallschicht werden durch Ätzen entfernt.
Verfahren zur Herstellung galvanisch ver- Dieses bekannte Verfahren weist eine Reihe von stärkter metallischer Mikrostrukturen, insbeson- 5 Nachteilen auf, um im letzten Arbeitsschritt durch dere Leitungsbahnen, bei dem auf ein isolierendes Ätzen die ungewünschten Teile der Metallschicht Substrat zunächst eine dünne erste Metallschicht entfernen zu können, während gleichzeitig das galvaaufgebracht wird, auf die eine Fotolackschicht nisch aufgebrachte Metall nicht angegriffen werden aufgetragen wird, aus der durch Belichten und soll, muß für die Herstellung der zunächst aufge-Entwickeln die erste Metallschicht im Bereich io brachten Metallschicht ein selektiv ätzbares Metall, der vorgesehenen MikroStruktur freigelegt wird, üblicherweise Kupfer, verwendet werden, während dadurch gekennzeichnet, daß hierauf für die galvanische Abscheidung vorzugsweise ein die freigelegten Teile der ersten Metallschicht Edelmetall, beispielsweise Gold, verwendet wird,
durch Ätzen abgetragen werden, sodann die ver- Die Leiterbahnen aus dem Edelmetall sind daher bliebenen Teile der Fotolackschicht entfernt 15 nicht direkt mit dem isolierenden Substrat verbunwerden, daß im folgenden Verfahrensschritt die den, sondern über eine dünne Kupferschicht. Da Oberfläche des Substrats einschließlich der Ober- diese Kupferschicht alleine in der Regel nicht alle fläche der verbliebenen Metallschichtteile mit an sie gestellten Forderungen erfüllen kann, wird an dem Material für die metallische MikroStruktur Stelle einer einfachen Kupferschicht zweckmäßigerüberzogen wird, daß hierauf auf diese zweite 20 weise eine Doppelschicht aufgebracht, z. B. aus einer Metallschicht eine Fotolackschicht aufgebracht unteren Kupferschicht und einer darüber aufgebrachwird, aus der durch Belichten und Entwickeln ten Nickelschieht. Besonders schwierig ist es, bei die zweite Metallschicht im Bereich der vorge- diesem bekannten Verfahren eine gute Haftfestigkeit \ sehenen MikroStruktur freigelegt wird, und daß und einen guten elektrischen Kontakt zwischen der sodann die freigelegten Bereiche der zweiten Me- 25 galvanisch aufgebrachten Edelmetallschicht und der tallschicht galvanisch verstärkt werden, worauf aus Kupfer bzw. Kupfer und Nickel bestehenden die Fotolackschicht und die erste mit der zweiten Grundschicht herzustellen, weil die galvanische Ab-Metallschicht entfernt werden. scheidung der Edelmetallschicht unmittelbar im Anschluß an die Herstellung eines Negativmusters in
30 der Fotolackschicht erfolgen muß und eine gründliche Reinigung der Basismetallschicht ohne Verletzung der Fotolackschicht nicht möglich ist.
Die vorliegende Erfindung betrifft ein Verfahren Der größte Nachteil dieses bekannten Verfahrens zur Herstellung galvanisch verstärkter metallischer besteht jedoch darin, daß bei dem abschließenden Mikrostrukturen, insbesondere Leitungsbahnen, bei 35 Ätzvorgang die aus Kupfer bzw. Kupfer und Nickel dem auf ein isolierendes Substrat zunächst eine bestehende Basisschicht auch unter den aus Edeldünne erste Metallschicht aufgebracht wird, auf die metall bestehenden Leiterbahnen geätzt wird (Untereine Fotolackschicht aufgetragen wird, auf der durch ätzung), so daß die Basis des Leiters verkleinert wird. Belichten und Entwickeln die erste Metallschicht im Der vorliegenden Erfindung liegt die Aufgabe zu-Bereich der vorgesehenen MikroStruktur freigelegt 40 gründe, diese Nachteile des bisher bekannten Verwird, fahrens zu vermeiden und ein Verfahren zur Her-Die Erzeugung von Leitungsmustern auf dem Ge- stellung galvanisch verstärkter metallischer Mikrobiete der Mikroelektronik, insbesondere von Leiter- strukturen der eingangs genannten Art anzugeben, bahnen, erfolgt derzeit nach einer Reihe von be- bei dem die gewünschte Metallschicht direkt ohne ä kannten Verfahren, die aber alle wesentliche Mängel 45 Zwischenschicht auf das isolierende Substrat auf ge- ™ aufweisen, wenn dicke Schichten benötigt werden. bracht wird.
Die immer fortschreitende Miniaturisierung erfordert Diese Aufgabe wird erfindungsgemäß dadurch geandererseits aber gerade sehr kleine Leiterbreiten, löst, daß die freigelegten Teile der ersten Metalldie eine dicke Schichtstärke aufweisen müssen, damit schicht durch Ätzen abgetragen werden und sodann die elektrische Leitfähigkeit nicht zu klein wird. Die 50 die verbliebenen Teile der Fotolackschicht entfernt Erzeugung derart dicker Schichten nach den für die werden, daß im folgenden Verfahrensschritt die Erzeugung dünner Metallschichten üblichen Ver- Oberfläche des Substrats einschließlich der Oberfahren, wie Aufdampfen oder Kathodenzerstäubung fläche der verbliebenen Metallschichtteile mit dem ist problematisch und unwirtschaftlich. Man muß Material für die metallische MikroStruktur überdaher auf die galvanische Verstärkung dünner auf- 55 zögen wird und daß hierauf auf diese zweite Metallgedampfter, aufgestäubter oder stromlos abgeschie- schicht eine Fotolackschicht aufgebracht wird, in der dener Schichten zurückgreifen. durch Belichten und Entwickeln die zweite Metall-Bei einem bekannten Verfahren zur Herstellung schicht im Bereich der vorgesehenen MikroStruktur galvanisch verstärkter elektrischer Leiterbahnen wird freigelegt wird und daß sodann die freigelegten Bedurch Aufdampfen, Aufstäuben oder stromlose Ab- 60 reiche der zweiten Metallschicht galvanisch verstärkt scheidung auf einem isolierenden Substrat eine dünne werden, worauf die Fotolackschicht und die erste Metallschicht aufgebracht, hierauf die Metallschicht mit der zweiten Metallschicht entfernt wird,
mit Fotolack beschichtet und durch Belichten und Das erfindungsgemäße Verfahren ist besonders ge-Entwickeln des Fotolackes die Metallschicht an der eignet zur Herstellung verstärkter Leiterteile, soge-Stelle der vorgesehenen Leitbahnstruktur freigelegt. 65 nannter Kontaktpilze, die für das »Flip-Chip-Hierauf werden die freigelegten Teile der Metall- Bonding« oder »Face-Down-Bonding«, wie es z.B. schicht galvanisch verstärkt, wobei diese Metall- in der Zeitschrift Electronics vom 4. Oktober 1965 schicht als Stromanschluß dient. Hiernach wird der auf S. 102 bis 109 beschrieben ist, benötigt werden.
DE19681790025 1968-08-29 1968-08-29 Verfahren zur herstellung galvanisch verstaerkter m etallischer mikrostrukturen Withdrawn DE1790025B1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19681790025 DE1790025B1 (de) 1968-08-29 1968-08-29 Verfahren zur herstellung galvanisch verstaerkter m etallischer mikrostrukturen
CH1062269A CH519592A (de) 1968-08-29 1969-07-11 Verfahren zur Herstellung galvanisch verstärkter metallischer Mikrostrukturen
SE11688/69*A SE352223B (de) 1968-08-29 1969-08-22
NL6912860A NL6912860A (de) 1968-08-29 1969-08-22
FR6929153A FR2016573A1 (de) 1968-08-29 1969-08-26
GB42854/69A GB1261057A (en) 1968-08-29 1969-08-28 Improvements in or relating to electrolytically reinforced metallic micro-structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19681790025 DE1790025B1 (de) 1968-08-29 1968-08-29 Verfahren zur herstellung galvanisch verstaerkter m etallischer mikrostrukturen

Publications (1)

Publication Number Publication Date
DE1790025B1 true DE1790025B1 (de) 1972-05-04

Family

ID=5706846

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681790025 Withdrawn DE1790025B1 (de) 1968-08-29 1968-08-29 Verfahren zur herstellung galvanisch verstaerkter m etallischer mikrostrukturen

Country Status (6)

Country Link
CH (1) CH519592A (de)
DE (1) DE1790025B1 (de)
FR (1) FR2016573A1 (de)
GB (1) GB1261057A (de)
NL (1) NL6912860A (de)
SE (1) SE352223B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2822011A1 (de) * 1978-05-19 1979-11-22 Fujitsu Ltd Halbleitervorrichtung und verfahren zu deren herstellung
AT398675B (de) * 1989-08-29 1995-01-25 Austria Tech & System Tech Verfahren zum partiellen galvanisieren von metallischen oberflächen von gedruckten schaltungen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111206245A (zh) * 2020-02-17 2020-05-29 江苏友润微电子有限公司 一种柔性湿度传感器用镍铬-铝电极图形制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2822011A1 (de) * 1978-05-19 1979-11-22 Fujitsu Ltd Halbleitervorrichtung und verfahren zu deren herstellung
AT398675B (de) * 1989-08-29 1995-01-25 Austria Tech & System Tech Verfahren zum partiellen galvanisieren von metallischen oberflächen von gedruckten schaltungen

Also Published As

Publication number Publication date
GB1261057A (en) 1972-01-19
CH519592A (de) 1972-02-29
SE352223B (de) 1972-12-18
FR2016573A1 (de) 1970-05-08
NL6912860A (de) 1970-03-03

Similar Documents

Publication Publication Date Title
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE1614928A1 (de) Verfahren zur Kontaktierung von Halbleiter-Bauelementen
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE2507102A1 (de) Matrize zum herstellen von mehrfachkopien
DE2315710C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2215906A1 (de) Verfahren zur Herstellung von leitenden Präzisionsmaschengittern
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE1764671A1 (de) Integrierte magnetische Schaltung
EP0308816A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe
DE102014206558A1 (de) Verfahren zum Herstellen eines MID-Schaltungsträgers und MID-Schaltungsträger
DE2261337A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE19628264A1 (de) Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte
DE1589076A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1790025B1 (de) Verfahren zur herstellung galvanisch verstaerkter m etallischer mikrostrukturen
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE1790025C (de) Verfahren zur Herstellung galvanisch verstärkter metallischer Mikrostrukturen
EP0249834A2 (de) Herstellung von Feinstrukturen für die Halbleiterkontaktierung
DE2720109A1 (de) Verfahren zum herstellen eines metallisierungsmusters mittels elektroplattierens
EP0343376B1 (de) Verfahren zur Herstellung von hartlotbeschichteten Formteilen für die Reparatur von Leiterbahnunterbrechungen
DE2310736A1 (de) Verfahren zum ausbessern defekter metallmuster

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee