DE2262048A1 - Digitales daempfungsglied - Google Patents
Digitales daempfungsgliedInfo
- Publication number
- DE2262048A1 DE2262048A1 DE19722262048 DE2262048A DE2262048A1 DE 2262048 A1 DE2262048 A1 DE 2262048A1 DE 19722262048 DE19722262048 DE 19722262048 DE 2262048 A DE2262048 A DE 2262048A DE 2262048 A1 DE2262048 A1 DE 2262048A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit
- digits
- shift register
- mantissa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000013016 damping Methods 0.000 description 10
- 230000014509 gene expression Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
- H04B14/046—Systems or methods for reducing noise or bandwidth
- H04B14/048—Non linear compression or expansion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/002—Control of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/0054—Attenuators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/50—Conversion to or from non-linear codes, e.g. companding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
- Analogue/Digital Conversion (AREA)
Description
Western Electric Company Incorporated Aaron,M.R.14-3
geändert gemäß Eingabe eingegangen am ä£jL..i
Digita 1 es· DampfungsgUecf
Die Erfindung betrifft eine digitale Einrichtung zur direkten Operation auf einen nichtlinear unterteilten Code,wobei der
Code aus einer ersten Gruppe von πι charakteristischen,den
Abschnitt L bestimmenden Ziffern und einer zweiten" Gruppe von ri, den Schritt U in dem Abschnitt bestimmenden Ziffern
einer Mantisse und einem Eingangssignal L1U1 besteht,wcbei L1
die Charakteristik und U1 die Mantisse des Eingangssignals
darstellt.
PCM-Signale bestehen im allgemeinen aus einer Folge von binär
codierten Worten,wobei jedes Wort einen Momentanwert eines periodisch gemusterten und quantisierten analogen Signals
darstellt.Normalerweise werden diese Codeworte in Form einer seriellen Bitfolge zu einer Empfangsstation übertragen und
dort in eine rückgebildete Form des ursprünglichen analogen Signals decodiert.Uerschiedene Operationen und Umformungen des
digitalen Signals werden bevorzugt an den PCM-Uorten oder Bitfolgen
durchgeführt,um das analoge Signal rückzubilden und zu
decodieren.
Eine häufig angewandte Operation bei einer digitalen Signalübertragung
ist die Signaldämpfung.Die Dämpfung wird z.B. zur
Echounterdrückung in Nachrichtenübertragungssystemen mit langen Übertragunijswegen benutzt. In solchen Zeitperioden, in
309827/0781
BAO ORIGINAL
denen die beiden Gesprächsteilnehmer über eine lange Distanz
verbunden miteinander sprechen,werden an jadem EndB des
Übertragungssystems Echounterdrücker verwendet,um den auf
das entgegengesetzte Ende übertragenen Signalpegel zu reduzieren,wodurch
der Ruf und das von den beiden Gesprächsteilnehmern gehörte Eche reduziert werden.Uenn eins derartige
Dämpfung direkt an dem PCM-Signal durchgeführt werden kann,
wird offentsichtiich eine größere Einfachheit und Flexibilität
erzielt.
Der naheliegendste Weg zur Dämpfung einss Signals besteht
darin,das analoge Signal aus dem PCPi-Signal zu reproduzieren,und
dann in das PCM-Format rückzucodieren.Eine derartige
Arbeitsweise ist jedoch unangemessen komplex und kostspielig und verbindet das Signalrauschen,das eine Begleiterscheinung
der Quantisierung ist.
Für den Fall,das der PCN-Code linear ist,d.h.weder komprimiert
noch expandiert ist,kann man zeigenfdas eine einfache
Verschiebung der Ziffern eine Leistungsdämpfung um den Faktor
zuei erzeugen kann.Da es sich um ein binäres Codeformat
handelt,bewirkt eine Verschiebung um einen Zeitschritt eine Multiplikation um den Faktor 1/2. Uenn andererseits ein
nichtlinearer, z.B. ein komprimierter Code vorliegt,erzeugt
eine einfache Verschiebung keine gleichmäßige Dämpfung. Ein Beispiel für einen derartigen nichtlineären Code ist in
der auf die Anmelderin zurückgehenden US-Patentschrift 3 015 B15 beschrieben. Bei diesem Patent handelt es sich urn
eine Einrichtung zur Erzeugung eines unterteilten Codes,
3098 27/07 81
der zur Bildung 'eines Uodeö mit einejr, 3og.mu-Gesetz geeignet
ist.Die folgende Diskussion befaßt sich primär mit einem Code mit- mu-Gesetz für mus255, um das Prinzip der Erfindung
1
zu eräutern.Diese Prinzipien lassen sich jedoch auch auf zahlreiche andere komprimierte Code, uie· z.B. den Code mit sogenanntem A-Gesetz,anwenden.
zu eräutern.Diese Prinzipien lassen sich jedoch auch auf zahlreiche andere komprimierte Code, uie· z.B. den Code mit sogenanntem A-Gesetz,anwenden.
Von besonderem Interesse "ist im Fernsprechwesen der durch die Form e , e,. e^e^e , e^ege., charakterisierte 8 Bit mu-Code,
uobei e das Vorzeichenbit ist^.e^e,, den speziellen Abschnitt
des Codes definieren und als charakteristische Bits bezeichnet werden, und e.Brefie7 die Lage des Abschnitts bestimmen
und als Mantisse-Bits -bezeichnet uerden. LJie aus
den weiteren Ausführungen noch hervorgeht, kann ein derartiges Codeformat einen 14 Ziffern linea'r-Code einschließlich
der Vorzeichenziffer bei einer minimalen Herabsetzung des Signals ersetzen.
Bei einem derartigen Code besteht eine Methode zur Erzielung einer Dämpfung oder Multiplikation darin,den komprimierten
in einen linearen Code umzuwandeln,zu dämpfen und wieder in den komprimierten Code rückzubilden.Im Interesse
der Effektivität und der Kosten wäre es offentsichtlich
vorteilhaft,die Operation direkt an dem komprimierten Code
durchzuführen.
Das vorstehende Problem wird gemäß der Erfindung ' gelöst
durch eine digitale Einrichtung mit einer logischen Schaltung, die umfaßt einen auf charakteristische Ziffern
309827/0781
ansprechenden binären Zähler, üie L1 darstellen,und ein
Verzögerungsnetzwerk zur Erzeugung eines Signals,das durch
den Term z~ M +z'n+ 'j[z -A(z)J dargestellt uird, uobei ζ ein
Operator ist,der eine multiplikation mit 2 und eine Zeitgeberintervallverzögerung
darstellt und K die Anzahl der verzögerten Zeitgeberinterualle ist^ein auf V1 darstellende Mantisse-Ziffern
ansprechendes Schieberegister und einen Multiplizierer zur Erzeugung eines Signals,das durch den Term A(z)IzV«(z)^n+ ' +1/
dargestellt uird,uobei A(z) die Größe der Übertragungsfunktion
ist,und einen Addierer zur Kombination der beiden erzeugten
Signalef um ein S(z) darstellendes Ausgangssignal zu erzeugen,
uobei S(z) bestimmt ist durch
Uie vorher eruähnt,uird die Erfindung anhand eines θ Bit
mu-Codes beschrieben,obwohl sie selbstverständlich nicht auf
einen derartigen Code beschränkt ist.
Bei einBr der Erläuterung dienenden Ausführungsform der Erfindung
uerden die drei charakteristischen Bits parallel einem binären Zähler mit drei Stellen und die Mantisse-Bits gleichzeitig
parallel einem Schieberegister zugeführt. Dem Schieberegister uird auch eine Kennziffer zur Abschnittsabgrenzung
zugeführt,uie weiter unten erklärt uird, und eine die Anzahl
der quantisierenden Schritte in einem Abschnitt repräsentierende Ziffer.Das Schieberegister hat auch zusätzliche Stufen,
deren Anzahl durch den Betrag der Dämpfung* bestimmt ist.Unter
der Steuerung eines Zeitgebers ζ :nlt der Zähler acht Impulse
ab und die Ausgangssignale jeder Zählersteile uerden auf ein UND-Gatter mitidvertieiendem Eingang
309827/0781
gageben,Zu einer genauen,von der Abschnittsnummer des zugeführten
Signals abhängigen Zeit, stehen alle drei Zählerstellen auf Null und zur gleichen Zeit erzeugt das UND-Ge-fe-ter
mit dem invertierenden Eingang einen Ausgangsimpuls.Dieser
Ausgangsimpuls uird auf einen Impulsgenerator gegeben,der_
eine von dem Dämpfungsfaktor,der Anzahl der Mantisse-Bits
und einer später noch zu erläuternden Multiplizier-Verzöge·-
rung bestimmte Impulsfolge erzeugt.Die Impulsfolge uird einer
Addierschaltung zugeführt.
Beim neunten Impuls des Zeitgebers unterbricht der Zähler das Abzählen und das Schieberegister, setzt die Verschiebung fort,
wobei die Zeitgeberimpulse einem zweiten UND-Gatter mit invertierendem Eingang zugeleitet werden.Der.Ausgang des Schieberegisters
speist eine Multiplizierschaltung^ deren Ausgang mit einem Addierer verbunden ist.Der Ausgang des Addierers
ist auf das Schieberegister rückgeführt,das so lange schiebt,
bis drei aufeinanderfolgende Nullen an seinem Eingang und
den beiden ersten Stufen auftreten, die mit einem UND-Gatter,
mit invertierendem Eingang verbunden sind,das ebenfalls von
dem Zeitgeber gesteuert uird. Wie nachstehend noch ersichtlich
uird,müssen die drei aufeinanderfolgenden Nullen uährend eines
genau festgelegten Zeitintervalls eintreffen,das von der maximalen
Dämpfung und der Anzahl der Mantisse-Bits bestimmt uird. In diesem Fall entsteht ein Impuls am Ausgang des invertierten
UND-Gatters,das mit dem invertierenden Eingang eines zueiten UND-Gatters, das Zeitgeberimpulse' auf das Schieberegister
gibt,verbunden ist, wodurch die Registerschiebung angehalten uird,Der gleiche Impuls uird neben Zeitgebcrimpulsen
309827/0781
auch noch auf ein anderes UND-Gatter gegeben,dessen Ausgang
mit dem Zähler verbunden ist, um die erforderliche Anzahl von Stellen rückzuzählen. Nach Beendigung des Rückzählens
hat der Zähler die charakteristischen Bits und das Schieberegister die Mantisse-Bits das gedämpften Signals gespeichert.
Diese werden dann der gleichen Leitung entnommen,der das ungedämpfte
Signal zugeführt uiurde.
Uie nachstehend noch ersichtlich uird,kann mit der beschriebenen
Anordnung eine Dämpfung in einem weiten Bereich erzielt U8rden,der nicht auf einen einzigen Dämpfungsfaktor, uie z.B.
6 db , beschränkt ist,Zusätzlich lässt sich die Dämpfung ohne
die Notwendigkeit einer Decodierung oder Expandierung des
digitalen Signals durchführen.
Die verschiedenen Eigenschaften und Gesichtspunkte der Erfindung
uerden leichter verständlich durch die folgenden,in Verbindung
mit den Figuren gemachten ausführlichen Erläuterungen.
Earzeigen:
Fig.1 ein den Code mit rnu-Gestz erläuterndes Diagramm;
Fig.2 eine Tabelle,welche die analogen Ausgangspegel
eines nach dem mu-Gesetz komprimierten Codes
darstellt;
Fig.3 eine logische Tabelle zur Erläuterung der Änderungen
des Uertes eines Parameters des Dämpfungsalgorithmus gemäß der Änderungen anderer Parameter;
Fig.4 eine Tabelle zur Erläuterung bestimmter Parameter
des Dämpfungsalqorithnius;
309327/0781
Fig,5 ein BlocK-Diagramrn einer Dämpfunqsschaltung
gemäß den Prinzipien der Erfindung;
Fig.6A ein Block-Diagramm einer 6 db-Dämpfungsschaltung
gemäß den Prinzipien der Erfindung; Fig.6B eine Zeitkarte der Schaltung nach Fig.6A;und
Fig.7 eine Tabelle zur Erläuterung der Uerte bestimmter
Parameter des Dämpfungsalgorithmus für die Schaltung nach Fig.6A·
Ein unterteilter komprimierter Code X ist zusammengesetzt aus m binären Ziffern,die als " charakteristische Bits "
bezeichnet uerden und die Anzahl L der Abschnitte darstellen, und η binären Ziffern die, " Mantisse-Bits " genannt uerden
und den einzelnen quantisierten Schritt V in dem Abschnitt
darstellen. Die Gesamtanzahl Cl der Abschnitte in einer Polarität
ist 2 und die Gesamtanzahl■N der quantisierten Schritte
2 · Das komprimierte digitale Signal ist dann gegeben durch
X(L,V)=V + NL . . ■ (1)
und das expandierte oder linearisierte Signal durch
Y(L1V) = L(V+P) -Q , (2)
wobei für das mu-Gesetz L = 2
P = N + a (3).
Q = N + a - c
ist; a ist der Begrenzungsparameter des Abschnitts, d.h. er stellt die Trennung eines Abschnitts worn folgenden dar,hat
einen typischen Uert von 0,5 , und c ist der Zentralparameter,
der die Abweichung der Kurven uon ihrem Anfangsuert angibt.
In Fig.1 ist ein Code mit rnu-Gestz für c = 0 dargestellt.
In dem Aufsatz " A Unified formulation of Segment Companding
Laus and Synthesis of Codes and Digital Compandors"by H Kaneko, Bell System Technical Journal, UoI.49, No.7,"
309827/0781
(Sept.197o) pp.1 555-1C8U,sino diese Verhältnisse eingehend
erörtert, wobei die vorliegende Fig.1 der Fig. 1 die;ses Aufsatzes
entspricht.In dieser Arbeit uird auch gezeigt,daß der
Abgleichfehler Null ist und der Algorithmus sich bsi. dem Uert
a r: 0,5 vereinfacht. Es uird daher für die Fortführung dar
Diskussion c = 0 und a = 0,5 gesetzt. Zur weiteren Vereinfachung uird N = 16 (n = 4) und Fl = 8( ms 3 ) angenommen.
Der achte Bit des komprimierten Codes ist der Vorzeichenbit.
Die Tabelle nach Fig.2 zeigt die analogen AjsgangspegGl der
Gleichung (2). Aus der Tabelle ist ersichtlich,das ein 13 Bit linear-Code notwendig ist,um den die GröQe des Signals umfassenden
V/ert-bereich darzustellen. Zur Erkennung des Signals
ist ein zusätzliches Vorzeichenbit erforderlich.Allgemein
enthält der kürzeste lineare binäre Code, der einen aus ( m +n ) Bits bestehenden komprimierten Code mit mu-Gssetz £ir
und C=O m
erfassen kann, (2 + η + 1 ) Bits, nicht einbegriffen das
V orzeichenbit.
Da eine serielle Logik,bei dar das geringst signifikante
Bit zuerst auftritt, für eine Multiplikation am
besten geeignet und ökonomisch ist, uird der Ausdruck ( 2 )
in die Form
umgeschrieben, wobei der Operator zueine Multiplikation mit
und gleichzeitig eine Verzögerung na ein in die logische Abfolge
einbezogenes Zeitgeberinteruall steht.Uenn L die charakteristischen
Bits e.eoe„ und V die Mantisse-Bits e,E,Eren
1^3 4 D 6
darstellttist ^ -i_
L = έ «V (5)
r=1
309827/0781
Durch Kombination der Ausdrücke (4),(5) und (6) erhält man
Y(z) = zL(e7 + e(;z+e,z2 +^z3 +z4 +z"1). -?-Ί-ζ 4 (7)
uobei der ζ -Term = a und der ζ -Term = N ist.
Urn das Dämpfungsproblem anzugehen, wird am besten zunächst die
verkoppelte Anordnung des digitalen Expanders, Fluitiplizierera
und Kompressors betrachtet.Die Multiplikation kann durch
Y2 = AY1 = A [2 V1 + P1) - Qj
(8)
ausgedrückt uerden,uobei Y1 das Eingangs-und Y2 das Ausgangssignal
des Multiplizierers sind, und A der Plultiplikationsfaktor,der im Falle einer Dämpfung kleiner ist als 1.
Per definition ist
L.
Y2 = 2 2(U2 +. P2) - Q2 (9)
Y2 = 2 2(U2 +. P2) - Q2 (9)
und im vorliegenden Beispiel Q1 = Q„=Q= N + a=P,. =P<->=P.
Aufgelöst nach (\Z~+P) aus Gleichungen (ß) und (9) ergibt
uobei U7(L7,Y„) = (U9+P) ist.Da, uie bereits her\/orgehoben,
die Operation in aufeinanderfolgenden Schritten durchgeführt
uerden soll, uird die Übertragungsfunktion won A charakterisiert durch die Beziehung
J K-k
A(z) =Σ ^ , χ
k=D k . (11)
die der Verzögerung um K Zeitgeberintervalle
309827/0781
- 10. -
in dem Multiplizierer Rechnung trägt,uobeiot, = 0»1 oder -1
jede sukzessive Verzögerung bei dem Multiplikationsprozess
darstellt.Beispielsweise sind bei einem Multiplikationsfaktor von 1/2, dem eine Dämpfung von 6 db entspricht,alle
(L - 0, ausgenommen'k=1, da es nur einen Rultiplikationsschritt
gibt.Andererseits uerden für eine Multiplikation mit 1/8 die Uerte k=3 und Ol1 = 0,Ci2 = 0,Cd3 = 1 erhalten.
Durch Korabinatiun der Gleichungen (1O) und (11 ) ergibt sich
U(z) = Z^2FMfI £L1 (U1(Z) -P(z))- Q(z)J. + Q(z)] (1?)
Eine Modifizierung führt zu
'u(z) = z*[a(z) (ZU1
ader
'u(z) = ζ* S(z) (14)
Der Kompressions-algorithmus kann ausgedrückt uerden als
zK+1U(z) = z*[a(z) (ZU1(Z)+Z0 + 1+^ +z"L1
K+1U(z) z*
U(z)|t>n = 0 (15)
Was sich aus dem Umstand ergibt, daß V/(z) eine Folge ist, in der die geringste signifikante Ziffer zuerst und zum
Zeitpunkt tQ auftritt und die am meisten signifikante Ziffer 2n=N bei t auftritt. Es gilt auch, wenn der
korrekte V/ert des Abschnitts erreicht ist, N ^ V/ s£ 2I*i· Aus
den Gleichungen (13), (14) und (15) kann der Kompressionsalgorithmus definiert werden zu
s(z)lt=K+n+i-r1
S(z)|t>K+n+1-Se0 <16>
309827/0781
In Fig. 3 ist in einer logischen x'abelle S1. -S(z)| t. für
den Bereich von^£,(0,1 ... *"j,jax) aufgeführt. Man kann aus der
Tabelle ersehen, daß wenn die Folge S(z) angelegt wird an eine 3„ -Bit - Verzögerungsleitung mit Anzapfungen, wird
der Ausgang von Wf,iax+O Anzapfungen gleich 1 wird gefolgt
von (J ^07. --1) Nullen zur Zeit t = K+n+1+ 4μ&χ~5· Daraus
läßt sich I und somit auch Lp ableiten« Der Wert von 3 ist
—1
O oder 1 für ζ =? A<1 und im allgemeinen nimmt Werte
O oder 1 für ζ =? A<1 und im allgemeinen nimmt Werte
zwischen 0 und 5„av für 2~ Max =T A<1 an.
wax
Für ein besseres Verständnis der vorstehenden Ausführungen
uird z.B. eine Multiplikation der Zahl 53,5 mit dsm ,Faktor
1/4 betrachtet. Der Fig.2 entnimmt manydas die Zahl 53,5
durch L=2 und V=I (binär 0001) dargestellt uird.Eine Division
von 53,5 durch 4 ergibt 13,375 oder abgerundet 13, uas durch
L2 =0 und V2'=13 (binär 1101) gegeben ist.Für A = 1/4,
K = 2, A(z) = 1 und j = f = 2«Dazu V. (z) = z°und η = 4.
Die Größe S(z) aus Gleichung (13) uird auf diese Weise
S(z) = (2 + z5 + 1) + ζ"2" (1 + z5) (z2 -1) (17)
Insofern als der Term (ζ -i)eine Serie von zuei Impulsen
darstellt,kann er als (1+z) geschrieben werden,, unr alle
Koeffizienten von Potenzen von ζ positiv zu machen. Der Ausdruck (17) bekommt dann die Form
S(z) =z-2 ♦ ζ"1 +.1 .♦ ζ ♦ z3 + z4 + z5 . <18>
Da dies eine Darstellung mit kleinst signifikanter Ziffer an erster Stelle ist, stehen die Potenzen von ζ in eins-zueins
.Zuordnung zu den Zeitpunkten des Zeitgebers und ihre Koeffizienten entsprechen-den Werten von S(z) zu diesen
Zeitpunktenc Dieser Zusammenhang ist aus der
309827/0781
— I
Tabelle gemäß Fig. 4 ersichtlich.
Dadurch, daß aus der Beziehung (16) Κ + η + 1-j= 5, Sj- = 1
folgt, ergibt sich die (ξ*. +1) Bitfolge,die zur Bestimmung
von f ,nämlich S5,S6,S7tbenötigt wird,zu 100, wie nach der
Diskussion der Fig.3 erwartet wird. Mit f =2 und L1 =2 ist L^r-rO.
Aus der Gleichung (I4)folgt
U(Z)=ll S(z) = L_ S(z) = ζ"1 S(z) . (19)
Κ + Ί Z3
Kombiniert man die Gleichungen (I8)und(i9) und subtrahiert
N = z , so kann man aus Fig.4 ersehen,das die Mantisse des gedämpften
Signals X2 sich zu 1101 ergibt, das der Zahl 13 entspricht
. Somit uird das vollständige Signal X« uie eruartet
0001101
Es sollte festgehalten werden,daß die vorstehende Rechnung
mit einem Fehler von 0,375 behaftet ist,der von einer Abrundung
des gedämpften Signals herrührt.Diese V/ergröborung ist für eine nach einem komprimierten Code arbeitende
Dämpfungseinrichtung bezeichnend und hält sich im allgemeinen innerhalb akzeptabler Grenzen.
In Fig.5 ist das Block-Diagramm einer Dämpfungseinrichtung 11
dargestellt,die gemäß den durch die Beziehungen (13),(14)
und (15) dargestellten Algorithmen arbeitet.Der Abschwächer 11
ist für ein Code mit mu-Gesetz mit m=3, n=4, a=0,5 und c=0
ausgelegt.
Die L. darstellenden charakteristischen Bits e, B2 Q-, werden
einem dreistelligen Zähler 12 über die Leitungen 13,14 und 16 zugeführt.Gleichzeitig werden die Mantisse-Bits in ein Schieberegister
17 mit (n+5|V|ax+1) Stufen eingegeben,wobei zur
Erläuterung für j„ der liiert 3 angenommen wird und das Schieberegister
somit acht Stufen aufweist.Die Bits e. e R -,
309827/0781 4 J β:? ^tdor.
dem Schieberegister 17 über die Lu-ltungen 18,1 L1,21 und 22
zugeführt.Die Funktion des Schiübaregioters 17.besteht darin,
die innerhalb der rechteckigen Klammer stehenden eingeklammerten Glieder des Ausdruckst3)zu speichern und nacheinander
auszugeben,Aus diesem Grund uird der Term ζ r über die Leitung
23 der Registerstufe zugeführt,die unmittelbar der Stufe für
4·
das am meisten signifikante Bit e vorausgeht. Ebenso uird
die Ziffer 1 über die Leitung 24 der Registerstufe zugeführt, die unmittelbar der Stufe für das geringssignifikante Bit
folgt.
Nachdem die Bits des Signals X- in der beschriebenen Ueise
gespeichert sind,beginnt ein Zeitimpulsgeber den Zähler 12
mit Impulsen zu -beaufschlagen und setzt den Stufenzähler in
Gang.Ein zur Auslösung des Zählers geeigneter Impulszeitpunkt ist mit t_„ bezeichnet und die Zählung uird bis zum Zeitpunkt
t fortgeführt.Wenn L1 im Zähler gespeichert ist,ueist dieser
zum Zeitpunkt t . an jedem seiner drei Ausganosleitungen
•1
27,28,29 den Uert Q auf.Die Leitungen 27,28,29. sind mit dem
invertierenden Eingang eines UND-Gatters 31 verbunden;das zum
-L1 ,
Zeitpunkt t . einen durch ζ dargestellten Impuls liefert.
Zeitpunkt t . einen durch ζ dargestellten Impuls liefert.
Dieser Impuls ui-txi^aT?^±i-e-:lr»einer ersten Uerzögerungsschaltung
32 zugeführt,die einen UerzöglertfiTgsi^Fers ErI -vsrr JK inter wall en,
einen Uerzögerungskreis 52 von K+n+1 Intervallen und ein
ODEJir^fi^ririfeiri das mit den Ausgängen 51,52 verbunden is.t und um
K+n+1 Zeitgeberinterualle verzögert ist,aufueist, und parallel
einer zweiten VerzDgerungsschaltung 33 zugeführt,die eine
Uerzögerungsschaltung 54 von n+1 Interuallen und ein ODER-Gatter
56 aufweist,das die Impulse durchläßt und sie um n+1
Intervalle verzögert. Somit treten an jedem der Ausgänge der
309827/0781
- 14 -
beiden Schaltungen 32 und 33 y.vsi Impulse auf,näinlich in
jedcjm Falle die um zuoi verschiedene lnterualle verzögerte
-L1
Größe ζ . Der Ausgang der Schaltung 33 führt zu einem Multiplizierer
34,der eine Multiplikation mit dem Faktor A(z)
durchführt.Die Ausgänge des Multiplizierers 34 und der Uerzögerungsschaltung
32 sind mit einer Voll-Subtrahierschaltung
verbunden,deren Ausgangssignal eine Impulskette ist,die
das zueite Glied ζ (i+zn+ ) (z -A(z)) in der rechteckigen
Klammer der Gleichung (13) darstellt.
Zur Zeit t. beginnt der Zeitgeber 26 Impulse auf das UND-Gatter
37 zu geben,dessen anderer Eingang ein invertierender Eingang ist.Uird für einem Moment angenommen,das kein Eingangssignal
an dem invertierenden Eingang liegt,dann gibt das Gatter 37 zur Zeit t,. einen Impuls auf das Schieberegister
17, woraufhin die gespeicherten Daten um einen Platz nach rechts verschoben uerden.Oedar folgende Zeitgeberimpuls
beuirkt eino Verschiebung in dem Schieberegister,dessen
Ausgang mit der Multiplizierschaltung 38 verbunden ist,uel-
t
ehe die nachfolgende erste geringsjfeignif ikante Ziffer am Ausgang mit dem Faktor A(z) multipliziert. Der Ausgang des Multiplizieren 38 ist mit dem einen Eingang und der Ausgang der Subtrahierschaltung 36 und dem anderen Eingang des VoIl-Addierers 39 verbunden.Das Ausgangssignal der Addierschaltung 39 ergibt da,nn die durch die Gleichungen (I3)und (14) gegebene Größe S(z).
ehe die nachfolgende erste geringsjfeignif ikante Ziffer am Ausgang mit dem Faktor A(z) multipliziert. Der Ausgang des Multiplizieren 38 ist mit dem einen Eingang und der Ausgang der Subtrahierschaltung 36 und dem anderen Eingang des VoIl-Addierers 39 verbunden.Das Ausgangssignal der Addierschaltung 39 ergibt da,nn die durch die Gleichungen (I3)und (14) gegebene Größe S(z).
Der Ausgang des Addierers 39 ist auf den ersten Eingabeeingang
des Schieberegisters 17 rückgeführt und auf einen invertierenden
Eingang das UND-Gatters 41 geschaltet.Da das
Schieberegister 17 unter Steuerung der von dem Gatter 37
309827/0781
ausgehenden Impulse mit der Verschiebung fortfährt,uir'd
die Information in der ersten stufe zS(z) und in der zweiten
Stufe ζ S(z). Wie bei der Diskussion der Fig,3 ausgeführt
wurde,uird,uenn t ~ t., . £ das Ausgangssignal von
jjyj -1 /inzapOjqgai gleich 1 mit nachfolgenden j™ ~1 Nullen«
Uni dies zu erreichen,erzeugt/der Impulsgenerator 42 unter
Steuerung des Zeitgebers 26 einen einzelnen langen Impuls/
beginnend bei' t., Λ und anhaltend bis t„ Λ ς '
K+n + 1 K+n+1+i|viax.
Während der Dauer dieses Impulses gibt das Gatter 41 einen *
Impuls abjUenn S(z), ζ S(z), und ζ S(z) alle Null sind.
Dieser j-Intervalle-lange—Impuls sperrt das Gatter 37,uio—
durch das Schieberegister 17 stillgesetzt uird,und aktiviert ein UND-Gatter 43^ das den Zähler 12 zum ßbuärtszähleß-veranlaßt*
Da: zur Zeit t ;uenn der Zähler 12 aufzuzählen beginnt,
L1 von diesem gespeichert uar,bewirken die Gatter 41 und
eine Zurückstellung (count doun)des Zählers um XStellen,
wodurch L2 erzeugt uird.
Zur Zeit t„ . t hat das Schieberegister 17 U0 und der
K+n+1+%lax ■ 2
Zähler 12 L2 gespeichert.Die charakteristische Größe L2
kann dann an den Leitungen 13,14,16 und die Mantisse U2
an den Leitungen 18,19,21 und 22 ausgelesen uerden. Das Vorzeichenbit kann gesondert behandelt uerden.Es uird
sowohl für X. als auch für X-, das gleiche sein.
Alle Komponenten der Schaltung nach Fig.«5 sind bekannte
Schaltungstypen und dem Fachmann geläufig.Die Erfindung
^besteht in der Zusammensetzung von Schaltungskomponenten
ge näß der in den Gleichungen (13),(14) und (15) vorhandenen
309 827/ÖT
Algorithmen,um eine Dämpfunoseinrichtung /υ schaffen,die
direkt auf ein komprimiertes Signal arbeit, t«
Die Dämpfungsschaltung nach Fig.5 ist eine veralgemeinerte
Schaltung für einen weiten Dämpfungsboreich.Eine sehr gebräuchliche
Dämpf Hilfseinrichtung ist der sog. 6 db-Abschwächer
zur direkten Operation auf einen nichtlinearen Code.Einn Ausführung einer derartigen Dämpfungseinrichtung
ist in der US-Patentanmeldung Serial No. 38 93o von UL.
Ptpnt-gomery gezeigt und beschrieben,die am 20,Nai 197Ü
eingereicht wurde und auf don gleichen Anmelder zurückgeht. Die in dieser Anmeldung offenbarte Dämpfungseinrichtung ist
ausgelegt^ um mit einem nach dem mu~Gesetz unterteilten Code zu arbeiten.
In Fig.6A ist eine Dämpfungsschaltung dargestellt,die für
eine 6 db-Dämpfung gemäß den vorstehend dargelegten Prinzipien der Erfindung ausgelegt ist.In der Dämpfungsschaltung
nach Fig.6A ist A = 1/2, K= 1 , ^x =1, A(z) = 1 und
z^ -A(z) = 1. Nach der Gleichung 16 wird für die £-Bemessungs·
kriterien erhalten
r° (2D)
uie dies in der Tabelle nach Fig.7 erläutert ist.
In der Schaltung nach Fig.6A sind solche Elemente/die auch
in der Schaltung nach Fig.5 enthalten sind, mit den gleichen
Bezugszeichen versehen.Da die Arbeitsweise der Schaltung
61 nach Fig.6A im wesentlichen die gleiche uie bei der Schaltung nach Fig.5 ist,wird nur auf die Unterschiede ein-
309827/0781
gegangen In der 6 db-Dämpf ungsschaltur.g 61 gemäö Fig.6A wird das
von der Aufzählung des Zählers 12 resultierende Signal einem ersten UND-Gatter 62 zugeführt,das nur zur Zeit t
geöffnet und danach gesperrt ist. Uenn L1=O ist geht ein
_i
1
Impuls ζ durch das Gatter 62. Für alle anderen Uerte won.
Impuls ζ durch das Gatter 62. Für alle anderen Uerte won.
L1 ist das Gatter 62 gesperrt. Das letzte Glied innerhalb
der rechteckigen Klammer des Ausdrucks (13) ist ζ '(i+zn+ ).
-L.+n+T
Uerin das Glied ζ - t in der digitalen Form 101^ während des Aufzählens am Ausgang des Zählers 12 auftritt,läßt das UND-Gatter 63 einen Impuls durch.Die Ausgänge der Gatter und 63 sind mit dem ODER-Gatter 64 verbunden,dessen Ausgangssignal den benötigten Term ζ (1+Z )darstellt, der dem Addierer 39 zugeführt uird.
Uerin das Glied ζ - t in der digitalen Form 101^ während des Aufzählens am Ausgang des Zählers 12 auftritt,läßt das UND-Gatter 63 einen Impuls durch.Die Ausgänge der Gatter und 63 sind mit dem ODER-Gatter 64 verbunden,dessen Ausgangssignal den benötigten Term ζ (1+Z )darstellt, der dem Addierer 39 zugeführt uird.
Uie im Falle der Fig.5 ist der Ausgang dss Schieberegisters
mit dem Addierer 39 \/erbunden(A(z} sai i)und das Ausgangssignal
des Addierers 39 S(z) ist auf den Eingang des Schieberegisters 17 rückgeführt.Aus der Gleichung 20 und Fig.7
ist ersichtlich,das S^ den Uert c bestimmt.So ist das Gatter
41 zur Zeit tfi geöffnet; uenn S,- gleich eins ist,findet
eine weitere Verschiebung statt,das Gatter 43 ist gesperrt und der Zähler 12 stoppt.
Die Zeitkarte nach Fig.öB erläutert die Ausgangsuerte des
ODER-Gatters 64 zu verschiedenen Zeitpunkten für verschiedene Uerte von L1 » Das Ausgangssignal Sfi des Gatters 41 ist
gleich dam Komplement von fund einer von den acht Zeitgeberimpulison
zum Zähler uird unterdrückt.Dies resultiert in L9= L1- \ .Die Ausganqssiqnale L2und M^ werden zur Zeit tg
an den Leitungen 13,14,15 und 18,19,21,22 erhalten.
309827/0781
BAD ORIGINAL
Die vorstehenden Ausführungen eilUutjrh dit; Prinzipien
der vorliegenden Erfindung, d; ■■ ?uf cinr;n durch -die Gleichungen
(13), (14) und (15) gegebenen Därnpfungsalgurithmus
basieren.Die verschiedenen Elemente der offenbarten Schaltungen,
uie Zähler,Schieberegister,Verzögerungsschaltungen,
Multiplizierer,Addierer,Subtrahierer,Gatter und Impulsgeneratoren
können untor Anuendung bekannter Techniken entsprechend
den gegebßnßn und im vorstehenden niedergelegten
Operationsparanietern ausgelegt uerden. Verschiedene Anwendungen dieser Prinzipien können vom Durchschnittsfachinann
gefunden werden,ohne vom Uesen dsr Erfindung abzuweichen.
BAO ORJGiNAL
309827/0781
Claims (4)
1. Digitale Einrichtung zur direkten Operation auf einen
nichtlinear unterteilten Code,wobei der Code aus einer ersten,den Abschnitt L definierenden Gruppe von jn
charakteristischen Ziffern e^,eo.—e und einer zueiten.
den Schritt V in dem Abschnitt definierenden Gruppe von ni
Mantisse Ziffern e(m+1 j ,β|η (2),-- e(m+n)besteht und L1-V1.
ein Eingangssignal ist,wobei L* die Charakteristik und U1
die Mantisse des Eingangssignals ist, gekennzeichnet durch eine logische Schaltung mit einem auf charakteristische,
L1 darstellende Ziffern ε,-,ε^,—e ansprechenden binären
Zähler (12), einem Verzögerungsnetzwerk (32),(33),(36) zur
Erzeugung eines Signals,das durch den Term ζ"" 1 j 1+z + 'J
Γ K / *1· ist
ζ ~A(z) representiert,wobei ζ ein eine Multiplikation
mit 2 und eine Zeitgeberintervallverzögerung representie-*
render Operator und K die Anzahl der Zeitgeberintervallverzögerungen ist,ein auf die V^ darstellenden Mantisse-Ziffern
e/ .\,e / o\,—B/ \ ansprechendes Schiebere-
tm+1;' (m+2;T (,m+n;
gister (17),einen Multipl'izierer (38) zur Erzeugung eines
Signals, das durch den Term A(z) LzV-i (z) + z (u+1 )+1J representiert
uird, wobei A(z) die GröSe der Übertragungsfunktion
ist, und ein Addierer (39) zur Kombination der beiden erzeugten Signale, um ein S(z) representieren.des Ausgangssignal
zu erzeugen, wobei S(z) dargestellt ist
309827/0781
durch A (Z)[Zu1 (z)+z(n+i)+i] +;:'L1 [i *>
+ 1 *] [V'-A(z)] .
2. Digitale Einrichtung nach Anspruch 1,gekennzeichnet durch
eine Schaltung (41),(37),(43) zur Überwachung des Signals
S(z) in dem Schieberegister (17), eine auf das Signal S(z) ansprechende Schaltung (41),(37), uobei ein Zeitgeberimpuls
ein Signal ζ erzeugt,um das Schieberegister (17) zu stoppen, uenn in ihm die V0 representierenden Ziffern gespeichert
sind,uobei V/~ die Mantisse des erzeugten Signals ist, eins
Schaltung (41),(43),die ansprechend auf das Signal S(z)
ein Signal erzeugt,um den binären Zähler (12) zu stoppen, uenn die L2 repräsentierenden Ziffern in diesem gespeichert
sind,ucbei L~ die Charakteristik des erzeugten Signals ist,
und Ausgangsschaltungen (13),(14),(16),(18),(19),(21),(22),
um das Ausgangssignal LoVo aus dem Zähler und dem Schieberegister
zu extrahieren.
3. Digitale Einrichtung nach Anspruch !,dadurch gekennzeichnet,
daß die Schaltung arbeitet^um das Eingangssignal mit dem
Algorithmus z* S(z).
4. Digitale Einrichtung nach Anspruch 1,dadurch gekennzeichnet,
daß die Schaltung (41),(37),(43) gemäß des Algorithmus
z*S(z) arbeitet, um das Eingangssignal zu dämpfen.
303827/0781
. H
L e e r s e i t e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US21079571A | 1971-12-22 | 1971-12-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2262048A1 true DE2262048A1 (de) | 1973-07-05 |
Family
ID=22784291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722262048 Pending DE2262048A1 (de) | 1971-12-22 | 1972-12-19 | Digitales daempfungsglied |
Country Status (10)
Country | Link |
---|---|
US (1) | US3752970A (de) |
JP (1) | JPS4874162A (de) |
BE (1) | BE792988A (de) |
CA (1) | CA948716A (de) |
DE (1) | DE2262048A1 (de) |
FR (1) | FR2164820B1 (de) |
GB (1) | GB1410816A (de) |
IT (1) | IT976146B (de) |
NL (1) | NL7217206A (de) |
SE (1) | SE377395B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3013239A1 (de) * | 1979-05-21 | 1980-11-27 | Siemens Ag | Einstellbares daempfungsglied fuer eine digitale fernmelde-, insbesondere fernsprechvermittlungsanlage |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1360943A (en) * | 1972-02-24 | 1974-07-24 | Marconi Co Ltd | Digital-to-analogue converters |
US4181970A (en) * | 1973-10-08 | 1980-01-01 | Nippon Telegraph And Telephone Public Corporation | Digital attenuator for compressed PCM signals |
US4118785A (en) * | 1973-10-08 | 1978-10-03 | Nippon Telegraph And Telephone Public Corporation | Method and apparatus for digital attenuation by pattern shifting |
JPS5534613B2 (de) * | 1973-10-08 | 1980-09-08 | ||
FR2250234B1 (de) * | 1973-10-31 | 1976-10-01 | Alsthom Cgee | |
US4021652A (en) * | 1975-12-11 | 1977-05-03 | Northern Electric Company Limited | Incrementally adjustable digital attenuator/amplifier |
NL7800406A (nl) * | 1978-01-13 | 1979-07-17 | Philips Nv | Inrichting voor het filteren van gecomprimeerde pulscode gemoduleerde signalen. |
NL7801866A (nl) * | 1978-02-20 | 1979-08-22 | Philips Nv | Digitale filterinrichting voor niet-uniform gekwantiseerde pcm. |
JPH073949B2 (ja) * | 1986-01-31 | 1995-01-18 | ソニー株式会社 | 利得制御回路 |
JP2980615B2 (ja) * | 1989-06-19 | 1999-11-22 | アルプス電気株式会社 | 位置情報のコード符号化方法 |
US5237591A (en) * | 1991-08-19 | 1993-08-17 | At&T Bell Laboratories | Circuit for digitally adding loss to a signal |
US5495529A (en) * | 1992-11-26 | 1996-02-27 | Nec Corporation | Digital sound level control apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2768352A (en) * | 1950-10-20 | 1956-10-23 | Ericsson Telefon Ab L M | Compressor-expander transmission system |
NL280023A (de) * | 1961-06-23 | |||
US3594560A (en) * | 1969-01-03 | 1971-07-20 | Bell Telephone Labor Inc | Digital expandor circuit |
US3688097A (en) * | 1970-05-20 | 1972-08-29 | Bell Telephone Labor Inc | Digital attenuator for non-linear pulse code modulation signals |
-
0
- BE BE792988D patent/BE792988A/xx unknown
-
1971
- 1971-12-22 US US00210795A patent/US3752970A/en not_active Expired - Lifetime
-
1972
- 1972-06-28 CA CA145,912A patent/CA948716A/en not_active Expired
- 1972-12-13 SE SE7216286A patent/SE377395B/xx unknown
- 1972-12-18 NL NL7217206A patent/NL7217206A/xx not_active Application Discontinuation
- 1972-12-19 DE DE19722262048 patent/DE2262048A1/de active Pending
- 1972-12-21 JP JP47127772A patent/JPS4874162A/ja active Pending
- 1972-12-21 GB GB5901972A patent/GB1410816A/en not_active Expired
- 1972-12-21 IT IT71038/72A patent/IT976146B/it active
- 1972-12-21 FR FR7245714A patent/FR2164820B1/fr not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3013239A1 (de) * | 1979-05-21 | 1980-11-27 | Siemens Ag | Einstellbares daempfungsglied fuer eine digitale fernmelde-, insbesondere fernsprechvermittlungsanlage |
Also Published As
Publication number | Publication date |
---|---|
BE792988A (fr) | 1973-04-16 |
SE377395B (de) | 1975-06-30 |
JPS4874162A (de) | 1973-10-05 |
GB1410816A (en) | 1975-10-22 |
NL7217206A (de) | 1973-06-26 |
US3752970A (en) | 1973-08-14 |
FR2164820B1 (de) | 1977-04-08 |
FR2164820A1 (de) | 1973-08-03 |
IT976146B (it) | 1974-08-20 |
CA948716A (en) | 1974-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2713478C2 (de) | ||
DE2262048A1 (de) | Digitales daempfungsglied | |
DE830068C (de) | Code-UEbersetzer fuer Impulscodemodulation | |
DE3044208A1 (de) | Interpolator zur erhoehung der wortgeschwindigkeit eines digitalen signals, insbesondere zur verwendung in digitalen fernsprechsystemen | |
DE2605724C2 (de) | Digital-Analog-Umsetzer für PCM-codierte Digitalsignale | |
DE3613343A1 (de) | Hybrid-codierer | |
DE2125230C3 (de) | Verfahren und Schaltungsanordnung zur modifizierenden Verarbeitung digitaler Informationssignalfolgen | |
DE2259242C2 (de) | ||
DE2536673B2 (de) | Phasenfilter | |
DE1537739B2 (de) | Schaltung zur sich selbst einstellenden echounterdrueckung in zweiweg signaluebertragungssystemen | |
DE2355579A1 (de) | Digital-, analogumwandler | |
DE2403651C3 (de) | Schaltungsanordnung für die nichtlineare Umwandlung von digitalen Binärziffern in digitale Signale | |
DE69534663T2 (de) | Echo-Löscher | |
CH669078A5 (de) | Digitale konferenzschaltung. | |
DE1947381A1 (de) | Signalerzeugungsschaltungen | |
DE2450344A1 (de) | Schaltungsanordnung zur digitalfrequenz-multiplikation | |
DE2941452A1 (de) | Verfahren zur codierung von analogsignalen | |
DE2224511C3 (de) | Verfahren und Schaltungsanordnungen zum automatischen Entzerren von elektrischen Signalfolgen | |
DE2063275A1 (de) | Verfahren zur Fehlererkennung beim Decodieren einer ursprunglich als Signal folge mit m Pegelstufen vorliegenden Nach rieht | |
DE1957637C3 (de) | Echounterdrücker | |
DE1524884C3 (de) | VerfahFen und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits | |
DE69122334T2 (de) | Verfahren zur Kontrolle der Dämpfung bei einem digitalen Freisprechtelefonapparat | |
EP0059257A1 (de) | Verfahren zur Codierung von Analogsignalen | |
DE2156003B2 (de) | Entzerrer und Verfahren zur Einstellung eines solchen | |
EP0561258A1 (de) | Verfahren zur Erzeugung von CPM (Continuous Phase Modulation)-Signalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OHN | Withdrawal |