DE2259702A1

DE2259702A1 - Verfahren und schaltung zur codierung von zeichen variabler laenge mit minimaler redundanz unter verwendung bekannter binaerer codebaumstrukturen

Info

Publication number: DE2259702A1
Application number: DE19722259702
Authority: DE
Inventors: Luther Jay Woodrum
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1971-12-29
Filing date: 1972-12-06
Publication date: 1973-07-12
Also published as: FR2165975A1; IT971580B; JPS5321626B2; CA1007375A; DE2259702C2; JPS4878845A; GB1359427A

Description

Böblingen, den 5. Dezember 1972 ru-aa

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: PO 971 059

Verfahren und Schaltung zur Codierung von Zeichen variabler Länge mit minimaler Redundanz unter Verwendung bekannter binärer Codebaumstrukturen

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Codierung von Zeichen variabler Länge mit minimaler Redundanz unter Verwendung bekannter binärer Codebaumstrukturen.

Eine übersetzung von Eingabezeichen in codierte Zeichen mit minimaler Redundanz darstellender Baumstruktur im Binärsystem ist allgemein bekannt.

So ist z.B. durch die US-Patentschrift (Serial No. 85,575) eine Methode zur Erhaltung von weniger redundanten Daten mit variabler Länge.der Daten bekanntgeworden, die eine Umsetzung von Daten oder Informationen in codierter Form mit relativ geringer Redundanz und mit variabler Wortlänge ermöglicht.

In der weiteren US-Patentschrift (Serial Nb. 85,576) ist auch noch ein Rechner bekanntgeworden, der Codierungen von Daten oder Instruktionen mit variabler Länge ermöglicht.

Der Nachteil dieser bekannten Verfahren besteht jedoch darin,

30982 8/0701

225970?

daß die zur Realisierung jeweils erforderliche Schaltung sehr aufwendig ist und daß die Umwandlung bedingt durch die einzelnen Schritte relativ zeitaufwendig ist.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein verbessertes Verfahren zur Codierung von Zeichen variabler Länge mit minimaler Redundanz unter Verwendung bekannter Codebaumstrukturen anzugeben, das es bei minimalem Zeitaufwand ermöglicht, Schaltungen mit sehr geringem technischen Aufwand aufzubauen.

Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß die Codebaumstruktur als Folge von Bits in einem Speicher abgebildet wird," wobei jedes Bit einem bestimmten Verzweigungspunkt im binären Codebaum entspricht, daß in der Bitfolge jeder Bitwert von 1 einen Hauptverzweigungspunkt und jeder Bitwert von O einen Zweig darstellt, die nacheinander abgetastet werden und daß jeder Bahnvektor im Codebaum vom Scheitelpunkt oder Ursprungspunkt zu einem Zweig einen der Codes mit veränderlicher Länge und minimaler Redundanz darstellt.

Eine weitere Lösung besteht in einer Schaltungsanordnung zur Durchführung dieses Verfahrens, die dadurch charakterisiert ist, daß zur Speicherung der binären Baumbitfolge ein Register vorhanden ist, das nur an einer bestimmten Bitposition adressierbar ist.

Eine weitere Lösung besteht darin, daß dem Register ein weiteres Register zur Lieferung der Adresse vorgeschaltet ist und daß dieses Register außerdem mit einer Erhöhungs/Erniedrigungsschaltung verbunden ist, um die Adresse um 1 zu erhöhen oder zu erniedrigen.

Der Vorteil der erfindungsgemäßen Lösung besteht vor allem darin, daß das erfindungsgemäße Verfahren mit einer Schaltungsanordnung realisiert werden kann, die sowohl einen geringen Zeitbedarf als auch einen geringen Bedarf an Schaltungsmitteln aufweist.

PO 971 059

309828/0701

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben.

Es zeigen:

Fig. la die Struktur eines binären Baumes

Fig. Ib eine auf den Bytecode bezogene Verzweigungsindextabelle ,

Fig. Ic eine den in Fig. la gezeigten binären Baum

darstellende Bitreihe T,

Fig. Id eine Übersetzungstabelle zur übersetzung von

Eingabezeichen in K Indizes,

Fig. 2 ein das Verfahren zeigendes Ablaufdiagramm, Fig. 3a eine Anordnung

Fig. 3b die Taktgebereinrichtungen für das in Fig. 3a

gezeigte Ausführungsbeispiel,

Fig. 4 ein Zeitdiagramm für die Signalübertragung in

der in Fig. 3a gezeigten Datenbahn,

Fig. 5a die AddierereingangsSteuerungen,

Fig. 5b die Steuerungen für die Übertragungen Addierer

zum Register,

Fig. 5c die Taktsteuerungen

Fig. 5d die Steuerung für Register P und

Fig. 5e allgemeine in der Datenbahn der Fig. 3a benutzte Steuerungen.

PO 971 059

309828/0701

Die wichtigsten im Ausführungsbeispiel des Verfahrens zu beschreibenden Symbole sind anschließend aufgeführt:

SYMBOLTABELLE

P: Ein Bahnvektorregister oder -feld

K: Der ein zu codierendes Eingabezeichen darstellende Zweigoder Verzweigungsindex. Während des Codierprozesses wird K auf Null heruntergesetzt, um das O-Zweigbit zu lokalisieren welches es im Register T darstellt.

T: Ein einen binären Baumvektor enthaltendes Register oder Feld, in welchem eine 1 ein Verzweigungspunkt und eine O ein in der Liste der linken Reihenfolge angeordneter Zweig ist.

J: Index des laufenden Bit in T.

C: Anzahl der wertniederen Bits im Register P, d.h. die Anzahl von Bits im Bahnvektor im Register P.

B: Bit T(J), welches das Bit im Register T bei Index J ist.

BINÄRE BAUMDARSTELLUNG ,

Die Erfindung arbeitet mit einer binären Baumdarstellung einer Codeumsetzung, die allgemein bekannt ist und von der ein Beispiel in Fig. la gezeigt ist, wo der binäre Baum mehrere Verzweigungspunkte A bis K umfaßt. Der Verzweigungspunkt A ist der Scheitelpunkt oder Ursprungspunkt des Baumes und seine Zweige führen zu den Verzweigungspunkten C, E, F, H, J und K. Die Hauptverzweigungspunkte des Baumes haben keine eigenen Zweige und umfassen auch den Scheitel- oder Ursprungspunkt; in Fig. la sind die Hauptverzweigungspunkte die Punkte A, B, D, G und I.

Der Bahnvektor zu einem Zweig ist die Richtungsreihenfolge der Hauptverzweigungspunkte zu diesem Zweig; d.h. die Ausgangsrichtung von einem Verzweigungspunkt zum nächsten ist O, wenn seine

PO 971 059

309828/0701

linke Kante benutzt wird und ist 1, wenn die rechte Kante benutzt wird. In Fig. la ist der Bahnvektor zum Zweig F z.B. Oll und der Bahnvektor zum Zweig C ist 00.

Die Umsetzungskarakteristik des in Fig. la gezeigten Baumes erhält man dadurch, daß man jeden der Zweige einem bestimmten Zeichen in einem Zeichensatz zuordnet. Fig. Ib zeigt ein Beispiel der Zuordnung von von sechs acht-Bit großen Zeichen zu sechs Zweigen C, E, F, H_f J und K, die in Fig. la entsprechend nummeriert sind mit O, 1, 2, 3, 4 bzw. 5. Jeder Bit-Code oder jedes Zeichen können einem Zweig entsprechen und die acht-Bits-umfassenden Byte-Codes in Fig. Ib sind willkürlich gewählt. Es ist jedoch allgemein bekannt, daß zur Darstellung einer Codierung eines Zeichensatzes mit minimaler Redundanz wie BCD, EBCDIC, USASCII usw. ein binärer Baum benutzt werden kann.

Die Erfindung nutzt eine weitere Darstellung des binären Baumes in Form einer Bitreihe T, die man durch Abtastung der linken Liste aller Verzweigungspunkte im binären Baum erhält. Die Bitreihe T wird durch setzen einer 1 oder 0 als nächstes Bit in der Bitreihe erzeugt, abhängig davon, ob der nächste Verzweigungspunkt in der Abtastung der linken Liste ein Hauptverzweigungspunkt oder ein Zweig ist. Die Abtastung der linken Liste der Verzweigungspunkte in Fig. la trifft auf die Verzweigungspunkte in der folgenden Reihenfolge: A, B, C, D, E, F, G, H, I J und K. Fig. Ic zeigt die Erzeugung der Bitreihe T in diesem Beispiel, worin eine Ziffer 1 in Hauptverzweigungspunkten und eine 0 den Zweigen entspricht.

In Fig. Ic sind die Zweige (d.h. die Nullen) numeriert mit 0, 1, 2, 3, 4 bzw. 5 von links nach rechts und diese Zahl für einen Zweig wird seine K-Zahl genannt. Fig. 1 setzt die K-Zahlen in Beziehung zu den dort gezeigten entsprechenden Bytes. Bei einem in Fig. Ib gegebenen Byte findet man also einen K-Wert, der einen Zweig im Baum der Fig. la darstellt und sein

po 971 059 309828/0701

entsprechender Bahnvektor kann abgeleitet werden.

Der K-Index für jedes Eingabezeichen läßt sich auf herkömmliche Weise leicht dadurch finden, daß man die UmsetzungsInstruktion (TR-Instruktion) auf einem IBM-System 360 Datenverarbeitungssystem benutzt, die mit einer Tabelle arbeitet, wie sie in Fig. Id gezeigt ist. Die Fig. Id ist der Wert eines jeden Eingabezeichens ein Hinweis auf die Tabelle, an welcher der entsprechende K-Index zu finden ist entsprechend der im Zusammenhang mit Fig. Ib erklärten Beziehung. Die Eingabedaten für die hiesigen Ausführungsbeispiele sind der entsprechende K-Index, der aus der in Fig. Id gezeigten Tabelle abgerufen wurde aufgrund der Ausführung einer TR-Instruktion unter Benutzung des ursprünglichen Eingabezeichens.

Die Umsetzung aus einem Ursprungscode in einen K-Index läßt sich vermeiden, wenn der Ursprungscode ebenfalls K-Indizes darstellt. Das ist der Fall, wenn die Sortierfolge des Ursprungszeichensatzes dieselbe ist wie die binäre Sortierfolge des codierten Zeichensatzes.

Wenn die Bits in der Reihenfolge T beginnend mit dem äußersten linken Bit abgetastet werden, entspricht die Abtastung einem linken Zweig eines Baumes in Fig. A, solange 1-Bits auftreten, und dieser Zweig endet, wenn die erste 0 (d.h. Zweig) auftritt.

Das nächste Bit nach dem O-Bit entspricht dem paarigen Nachfolger des Zweiges, der der Ursprung des rechten Unterbaumes des letzten Hauptverzweigungspunktes auf der Bahn ist und die Abtastung läuft im rechten Unterbaum bis zum äußersten linken Zweig weiter, d.h., bis der ganze Baum abgetastet ist. Abtastungen des linken Baumes sind als solche in der Kurventheorie und der Komputerwissenschaft bekannt.

AUSFUHRUNGSBEISPIELE ·

In Fig. 3a enthält ein Register T die Binärbaumbitfolge T, die

po 971 059 309828/0701

_ 7 —

an einer Bitposition J adressiert wird, welche durch eine Adresse im Register J bestimmt wird. Die Bitfolge T wird unter Steuerung des laufenden Eingabezeichenindex im Register K abgetastet, um dem entsprechenden Zweigbit zu folgen, während gleichzeitig ein entsprechender binärer Baumbahnvektor erzeugt wird, um das codierte Eingabezeichen darzustellen. Wenn seit dieser Verfolgung das entsprechende Verzweigungsbit gefunden wurde, enthält ein Register P den Bahnvektor des entsprechenden Zweiges und ein Register C die Länge des Bahnvektors (welche die Zahl der wertdarstellenden wertniederen" Bits des Registers P ist) .

Der Inhalt des Registers P wird dann nach links verschoben, bis das werthohe Bit des Bahnvektors in der werthohen Bitposition des Registers P steht. Dann werden die Bahnvektorbits (das codierte Zeichen) seriell ausgegeben während das Register C heruntergezählt wird, bis es den Wert O enthält. Da nach bekannten Erklärungen alle Codierungen mit minimaler Redundanz selbstdxffinierend sind, ist die Anzahl von Bits in jedem Ausgabezeichen bestimmt durch seine Folge von Ausgabebits und die Länge braucht nicht seperat übertragen zu werden.

Entsprechend der Darstellung im Schritt 11 der Fig. 2 wird am Anfang der Zähler C und das Register J jeweils auf O gesetzt, das Schieberegister P auf 1 und im Schritt 12 wird das Register K auf den Index des Zweiges gesetzt, der das laufende zu codierende Eingabezeichen darstellt.

Die Abtastung beginnt im Schritt 13 mit dem ersten Bit im T, d.h. T (Q)- ist die werthöchste äußerste linke Bitposition im Register T in Fig. 3a. Dieses Bit T (O) wird in das Register B gesetzt, welches das laufende Bit von T enthält. Wenn Schritt 14 feststellt, daß das laufende Bit B eine 1 ist, dann ist der entsprechende Verzweigungspunkt ein Hauptverzweigungspunkt und die dem laufenden Bit nach rechts in T unmittelbar folgenden Bits entsprechend dem linken Ünterzweig dieses Hauptverzweigungs-

PO 9 71 059

30 9828/0701

Punktes. Wenn das nächste Bit von T eine Null ist und den Zweig K in diesem linken Unterbaum darstellt, ist das Bahnvektorbit für den laufenden Hauptverzweigungspunkt eine Null. Dann wird der Inhalt des Registers P im Schritt 19 um eine Bitposition nach links verschoben, wodurch in der wertniedersten äußersten rechten Bitposition eine O-Bit erscheint und das wertniederste Bit des Bahnvektors dargestellt. Der Bahnvektor-Längenzähler C wird im Schritt 18 ebenfalls um 1 erhöht und die Abtastung von T läuft weiter durch Adressierung und Prüfung des nächsten weiter rechts stehenden Bit im Register T. Das Register J wird im Schritt 28 um 1 erhöht, um das nächste Bit in T zu adressieren, welches jetzt zum laufenden Bit B wird und der Prozeß geht zum Schritt 13 zurück zur Adressierung des nächsten Bit T (1) usw.

Wenn im Schritt 14 festgestellt wird, daß das laufende Bit B eine Null ist und im Schritt 15, daß das Register K Null enthält, gibt der Prozeß seriell die am weitesten rechts stehende C-Bitzahl in das Register P in den Schritten 31 bis 36. In den Schritten 31 und 32 wird der Inhalt des Registers P nach links verschoben, bis ein Einer-Bit in der werthohen Bitposition von T erscheint. Das erste Bit des Ausgabezeichens ist das nächste Bit in P. Die Schritte 33 bis 36 verschieben nacheinander den Inhalt von P nach links und geben jedes Bit aus, bis das Register C auf Null heruntergezählt und damit angezeigt wurde, daß der Codierprozeß für das laufende Eingabezeichen beendet ist.

Wenn das laufende Bit B in T eine Null ist und das Registe K von Null verschieden ist (für die Schritte 14 und 15) suptrahiert der Schritt 16 eine 1 vom Inhalt des Registers K und reduziert dadurch die Anzahl von noch abzutastenden Zweigen um 1. Der Schritt 21 prüft dann das letzte Bahnvektorbit im Register P, welches eine Null ist, wenn P gerade ist, um anzuzeigen, daß der laufende Zweig B ein Linksnachfolger seines Vorgängers ist,

PO 971 059

309828/0701

jedoch nicht der interessante Zweig. In diesem Fall muß der nächste Unterbaum untersucht werden, dessen Ursprung der Nachfolger gepaart mit dem laufenden Zweig ist. Zu diesem Zweck wird im Schritt 27 eine 1 in die wertniedere Bitposition in das Register P gegeben, um den nächsten Unterbaum abzutasten und der Schritt 28 erhöht den Inhalt des Registers J um 1, so daß die Abtastung mit dem nächsten Bit von T weiterlauft, die den nächsten Unterbaum beginnen muß.

Wenn im Schritt 21 festgestellt wird, daß das letzte Bahnvektorbit eine Eins ist, dann ist P ungerade und der laufende Zweig B ist ein Rechtsnachfolger seines Vorgängers, der laufende Zweig ist jedoch nicht der interessante Zwei, d.h. es ist nicht der Zweig K. Da der laufende Zweig B nicht der zu codierende ist und beide Unterbäume des Vorgängers des laufenden Zweiges abgetastet wurden, kann der Bahnvektor zum Zweig K nicht eine Bahn durch den Vorgänger des laufenden Zweiges darstellen» Daher wird der Bahnvektor auf der rechten Seite abgebrochen, indem im Schritt 22 der Bahnvektor um eine Bitposition nach rechts verschoben wird und vom Inhalt des Bahnvektor-Längenregisters C eine Eins subtrahiert wird. Nach dem Abbruch läuft das Programm wieder in den Schritt 21 hinein und prüft das neue letzte Bit des Bahnvektors P; wenn es eine Eins ist, dann ist der entsprechende Hauptverzweigungspunkt ein Rechtsnachfolger; da dieser jedoch nicht auf der Bahn zu dem zu codierenden Zweig liegt, liegt auch sein Vorgänger nicht auf der Bahn, da der rechte und linke Unterbaum des Vorgängers abgetastet wurden. Dementsprechend wird wieder der Schritt 22 begonnen und das Register P wieder nach rechts verschoben und der Bahnvektorlängenzähler im Schritt 23 wieder um Eins erniedrigt. Dieser Prozeß der Rechtsverschiebung des Inhaltes des Register P und der Subtraktion einer Eins vom Inhalt des Bahnvektorlängenzählers wird fortgesetzt, bis das letzte Bit des abgebrochenen Bahnvektors eine Null ist.

In der grundlegenden Abtastoperation ist der dem laufenden

^PO971059 309828/0701

Bahnvektor in P entsprechende Verzweigungspunkt, wenn dieser Vektor eine Null ist, ein Linksnachfolger seines Vorgängers. Somit wurde der linke Unterbau™ seines Vorgängers abgetastet, der rechte ünterbaum jedoch nicht. Um den rechten Unterbaum abzutasten, muß das letzte Bit des Bahnvektors auf Eins gesetzt werden und die Abtastung läuft mit der Adressierung des nächsten Bit in T weiter.

Während der Wiederholung für jedes nächste Bit T (J) setzt der Schritt 16 die K-Zahl um 1 herunter, so daß bei Erreichen des Wertes 0 durch die K-Zahl das laufende Bit T (J), welches den Wert Null hat, das richtige gesuchte Bit in T und der gegenwärtig im Register P stehende Bahnvektor die Codierung mit minimaler Redundanz für das durch das im Schritt 12 eingegebene K dargestellte Eingabezeichen ist. Der Schritt 15 fühlt die Endbedingungen für das laufende Zeichen ab, wenn K auf O heruntergezählt ist und es folgt ein entsprechender Ausgang zum Schritt 31, welcher der Anfang der Ausgabeschritte ist. Nachdem die Ausgabe für das laufende Zeichen beendet ist, kann das Verfahren für das nächste eingegebene Zeichen wieder beginnen.

PO 971 059

3098 2 8/0701

Claims

PATENTANSPRÜCHE

Verfahren zur Codierung von Zeichen variabler Länge mit minimaler Redundanz unter Verwendung bekannter binärer Codebaumstrukturen, dadurch gekennzeichnet, daß die Codebaumstruktur als Folge von Bits (T) in einem Speicher abgebildet wird, wobei jedes Bit einem bestimmten Verzweigungspunkt im binären Codebaum entspricht, daß in der Bitfolge (T) jeder Bitwert von 1 einen Hauptverzweigungspunkt und jeder Bitwert von O einen Zweig darstellt, die nacheinander abgetastet werden und daß jeder Bahnvektor im Codebaum vom Scheitelpunkt oder Ursprungspunkt zu einem Zweig einen der Codes mit veränderlicher Länge und minimaler Redundanz darstellt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verzweigungsbits in der Bitfolge (T), deren Wert 0 sind, von links nach rechts numeriert sind, wobei das am weitesten links stehende Verzweigungsbit das erste ist und die Zahl O, das zweite Bit.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß jeder Zweig (K) einem gegebenen Zeichen im Eingabe-Zeichensatz entspricht und das Ausgabe-Zeichen durch serielle Abtastung der Bitfolge (T) unter gleichzeitiger Erzeugung des binären Baumbahnvektors für jeden durch das entsprechende O-Bit in der Bitfolge (T) dargestellten Zweig, bis das O-Bit mit der Zahl K der ihm in der Bitfolge vorausgehenden Verzweigungsbits auftritt, erzeugt wird.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Abtastung beendet wird, wenn der binäre Baumbahnvektor für die Verzweigung oder den Zweig (K) erzeugt ist, welcher die binäre Codierung für das dem Zweig entsprechende Zeichen ist.

PO 971 059

309828/0701 ν

22S9702
5. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß ein Register (T) zur Speicherung der binären Baumbitfolge (T) vorhanden ist, das an einer bestimmten Bitposition (J) adressierbar ist.
6. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß dem Register (T) ein weiteres Register (J) zur Lieferung der Adresse vorgeschaltet ist und daß dieses Register außerdem mit einer Erhöhungs/Erniedrigungsschaltung (Addierwerk) verbunden ist, um die Adresse um 1 zu erhöhen oder zu erniedrigen.
7. Schaltungsanordnung nach den Ansprüchen 5 und 6, dadurch gekennzeichnet, daß ein weiteres Register (K) zur Speicherung des Eingabe-Zeichenindex vorhanden ist, das die im Register (T) stehende Bitfolge abtastet, um dem entsprechenden Zweigbit zu folgen, während gleichzeitig ein entsprechender binärer Baumbahnvektor erzeugt wird, um das codierte Eingabe-Zeichen darzustellen.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß bei Auffinden des entsprechenden Verzweigungsbits ein Register (P) den Bahnvektor des entsprechenden Zweigs speichert und ein zwischen den genannten Registern (K und J) angeordnetes Register (C) die Länge des Bahnvektors, die die Zahl der weftdarsteilenden stellenniederen Bits des Inhalts des Registers (T) ist.

PO 971 059

309828/0701