DE3736898A1 - Anordnung zur umsetzung von codewoertern unterschiedlicher breite in datenwoerter gleicher breite - Google Patents

Anordnung zur umsetzung von codewoertern unterschiedlicher breite in datenwoerter gleicher breite

Info

Publication number
DE3736898A1
DE3736898A1 DE19873736898 DE3736898A DE3736898A1 DE 3736898 A1 DE3736898 A1 DE 3736898A1 DE 19873736898 DE19873736898 DE 19873736898 DE 3736898 A DE3736898 A DE 3736898A DE 3736898 A1 DE3736898 A1 DE 3736898A1
Authority
DE
Germany
Prior art keywords
register
re
se
memory register
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873736898
Other languages
English (en)
Inventor
Udo Dipl Ing Reimann
Andreas Dipl Ing Imhoff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19873736898 priority Critical patent/DE3736898A1/de
Publication of DE3736898A1 publication Critical patent/DE3736898A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code

Description

Aufgabe der Erfindung ist es, eine Anordnung nach dem Oberbe­ griff des Patentanspruches 1 anzugeben.

Eine Codierung mit variabler Wortlänge, auch als Optimalcodie­ rung bezeichnet, ist eine effektive Methode zur Datenreduktion. Sie wird beispielsweise bei der Übertragung von Videosignalen angewendet, die zuvor nach einem DPCM-Verfahren (Differenz-Puls­ codemodulation) verarbeitet wurden. Darüber hinaus ist die Co­ dierung mit variabler Wortlänge für alle Codes geeignet, bei de­ nen die Auftrittswahrscheinlichkeit der Codewörter unterschied­ lich ist. Zur Weiterverarbeitung werden die Codewörter unter­ schiedlicher Breite zu Datenwörter gleicher Breite zusammenge­ faßt, die dann über einen Pufferspeicher geführt werden und an­ schließend entweder parallel oder nach einer Umsetzung seriell ausgesendet werden.

Für die Umsetzung in Datenwörter gleicher Breite ist eine Anord­ nung bekannt, bei der die Codewörter in ein erstes Schieberegi­ ster parallel eingegeben und seriell ausgelesen werden und in ein zweites Schieberegister seriell eingegeben und parallel aus­ gelesen werden. Die Aneinanderreihung der Codewörter und die Um­ setzung in Datenwörter gleicher Breite erfolgt durch Steuerung der Schiebetakte. Bei der Verarbeitung eines Videosignals mit einer Abtastrate von 13,5 MHz für das Luminanzsignal und jeweils 6,75 MHz für die Chrominanzsignale ergibt sich für die Verarbei­ tung eines aus diesen Signalen gebildeten Zeitmultiplexsignals eine extrem hohe Arbeitsfrequenz für die Schieberegister; bei­ spielsweise bei einer maximalen Codewortbreite von 12 Bits eine Taktrate von 374 MHz. Schieberegister für derart hohe Arbeits­ frequenzen sind derzeit jedoch noch nicht realisierbar.

Aufgabe der Erfindung ist es, eine Anordnung zur Umsetzung von Codewörtern unterschiedlicher Breite in Datenwörter gleicher Breite für hohe Verarbeitungsgeschwindigkeiten anzugeben.

Die Aufgabe wird durch die im Patentanspruch 1 angegebenen Merk­ male gelöst.

Bei dieser Anordnung ist besonders vorteilhaft, daß sie als Ar­ beitstakt nur den Worttakt benötigt. Die gesamte Verarbeitung erfolgt weitestgehend parallel. Die Schieberegister sind durch sogenannte Shifter oder Shifteinrichtungen ersetzt, bei denen der Weitertransport von Daten um eine beliebige Anzahl von Bits mit einem einzigen Taktimpuls erfolgen kann.

Vorteilhaft ist auch, daß die Steuerung einfach zu realisieren ist. Eine besonders vorteilhafte Lösung ergibt sich durch die Verwendung von einer sogenannten Speichersteuerung, bei der Re­ chenoperationen durch das Anlegen von Adressen realisiert wer­ den und die Ergebnisse bereits unter der entsprechenden Adresse gespeichert sind.

Ein Ausführungsbeispiel der Erfindung wird anhand von Figuren näher erläutert. Es zeigt

Fig. 1 ein Anwendungsbeispiel für eine Anordnung zur Umsetzung der Wortbreite und

Fig. 2 ein Ausführungsbeispiel für die erfindungsgemäße Anord­ nung.

In Fig. 1 ist eine Anordnung zum Codieren von Videosignalen dar­ gestellt. Sie enthält die Reihenschaltung eines DPCM-Coders 2, einer Anordnung 3 zur Umsetzung der Wortbreite und eines Puffer­ speichers 4. Im Eingang 1 des DPCM-Coders 2 wird ein Videosignal VS zugeführt, das beispielsweise nach der Zerlegung in ein Lumi­ nanzsignal und zwei Chrominanzsignale nach DPCM-Verfahren co­ diert wird. Aus Ausgang des DPCM-Coders wird hier bereits ein Multiplexsignal abgegeben, das aus Codewörtern CW mit einer Wortbreite p zwischen 1 und 12 Bits besteht. Diese Codewörter werden der Anordnung 3 zur Umsetzung der Wortbreite zugeführt, die an ihrem Ausgang Datenwörter DW mit jeweils m Bits Breite abgibt. Diese werden in dem Pufferspeicher 4 eingeschrieben, der an seinem Ausgang die Datenwörter mit einer konstanten Taktrate abgibt. In Abhängigkeit vom Füllgrad des Pufferspeichers 4 wird der DPCM Coder 2 gesteuert, so daß am Ausgang 5 des Pufferspei­ chers 4 ein konstanter Datenstrom gewährleistet ist.

Die in Fig. 2 dargestellte Anordnung zur Umsetzung der Wortbrei­ te besteht im wesentlichen aus 2 Speicherregistern RE 1, RE 2 mit daran angeschlossenen Shifteinrichtungen SE 1 bzw. SE 2. Einem er­ sten niederwertigen Registerteil RT 1 des ersten Speicherregi­ sters werden linksbündig Codewörter CW mit einer Breite von p = 1 bis 12 Bits über einen Eingang 6 zugeführt. Das erste Speicherregister enthält noch einen zweiten höherwertigeren Re­ gisterteil RT 2 mit mindestens p = pmax - 1 = 11 Bits (weitere Speicherplätze wären redundant). Die Parallelausgänge A 1 sind mit Paralleleingängen der ersten Shifteinrichtung SE 1 verbunden. Diese weist ebenso wie das erste Speicherregister 2 pmax - 1 (pmax = 12) Ausgänge auf, von denen hier die 11 niederwertigsten Ausgänge mit A 21 und die 12 höchstwertigen Ausgänge mit A 22 be­ zeichnet sind. Die 11 niederwertigsten Ausgänge A 21 sind auf Pa­ ralleleingänge 61 des zweiten Registerteils RT 2 des ersten Spei­ cherregisters RE 1 rechtsbündig zurückgeführt. Die Ausgänge A 21 und A 22 sind außerdem mit Paralleleingängen eines zweiten Spei­ cherregisters RE 2 verbunden, dessen Parallelausgänge A 3 wiederum an die Paralleleingänge einer zweiten Shifteinrichtung SE 2 ange­ schlossen sind. Entsprechend der Breite m eines Datenworts DW ist eine entsprechende Anzahl von Parallelausgängen, hier die 12 niederwertigsten, über ein drittes Speicherregister RE 3 mit dem Datenausgang 8 verbunden.

Einer Steuerung ST wird über einen zweiten Eingang 7 und ein viertes Speicherregister RE 4 eine Wortbreiteninformation WB des zugehörigen Codewortes CW zugeführt. Am Ausgang der Steuerung wird ein Übernahmesignal V (valid) abgegeben.

Die Funktionsweise soll nun anhand der Umsetzung von 3 Codewör­ tern erläutert werden, die die Codewortbreiten p von 10, 8 und 6 Bits aufweisen. Es wird davon ausgegangen, daß in den Spei­ cherregistern keine Daten enthalten sind. Das erste Codewort wird mit einem "ersten" Arbeitstakt linksbündig in den ersten Registerteil RT 1 eingeschrieben. Die niederwertigsten zwei Spei­ cherstellen des ersten Speicherregisters RE 1 bleiben also frei, in sie wird eine beliebige Kombination, beispielsweise jedoch logische Nullen eingeschrieben. Das erste Codewort wird in der ersten Shifteinrichtung SE 1 um zwei Bits nach rechts verschoben und liegt damit auch rechtsbündig an den Ausgängen der ersten Shifteinrichtung SE 1 als auch an den Paralleleingängen 61 des zweiten Registerteils RT 2 an. Mit dem zweiten Arbeitstakt wird das zweite Codewort mit 8 Bits Länge in den rechten Speicherteil RT 1 eingeschrieben, so daß mit den rückgeführten Daten RD insge­ samt jetzt 18 Bits im ersten Speicherregister RE 1 gespeichert sind. Diese werden in der ersten Shifteinrichtung SE 1 wieder rechtsbündig angeordnet und außerdem in das zweite Speicherregi­ ster RE 2 mit dem dritten Arbeitstakt übernommen. Dieser Augen­ blick ist durch Schraffuren in Fig. 2 dargestellt. Die Daten an den Ausgängen der ersten Shifteinrichtung haben sich noch nicht geändert. Anschließend erfolgt in der zweiten Shifteinrichtung SE 2 eine Ausrichtung des insgesamt 18 Bits umfassenden aus den ersten beiden Codewörtern gebildeten Datenblockes derart, daß die ersten 12 Bits rechtsbündig angeordnet sind. Diese 12 Bits, d. h. das erste 10 Bits umfassende Codewort und 2 Bits des zwei­ ten Codewortes, werden in das dritte Speicherregister RE 3 mit dem nächsten Arbeitstakt übernommen und am Datenausgang 8 zur weiteren Verarbeitung bereitgestellt. Die Daten an den Ausgängen der zweiten Shifteinrichtung SE 2 nach dem Shiftvorgang bzw. an den Ausgängen des dritten Speicherregisters nach dem vierten Ar­ beitstakt sind bereits strichliert eingezeichnet. Gleichzeitig wird am Ausgang 9 das Übernahmesignal V abgegeben. Natürlich wurde bereits das erste Codewort in das zweite Speicherregister RE 2 und ggf. auch in das dritte Speicherregister RE 3 übernommen. Da es jedoch nur 10 Bits aufwies, wurde jedoch kein Übernahmesi­ gnal abgegeben. Eine Einspeicherung in das dritte Speicherregi­ ster RE 3 kann natürlich ebenfalls vom Übernahmesignal V abhängig gemacht werden.

Nach der rechtsbündigen Ausrichtung der ersten beiden Codewörter in der ersten Shifteinrichtung SE 1 sind wiederum die 11 nieder­ wertigsten Bits zum zweiten Registerteil RT 2 rückgeführt und zu­ sammen mit dem dritten 6 Bits umfassenden Codewort in das erste Speicherregister RE 1 eingeschrieben worden. Es folgt wiederum die rechtsbündige Ausrichtung in der ersten Shifteinrichtung SE 1, eine Übernahme des Datenblockes in das zweite Speicherregi­ ster RE 2, ein Schiebevorgang in der zweiten Shifteinrichtung SE 2 ist überflüssig, da die 12 niederwertigsten Bits bereits das zweite Datenwort bilden (alle vorangegangenen Bits sind bereits als Datenwort ausgegeben) und direkt in die dritte Speicherein­ richtung RE 3 übernommen werden.

Die Shiftvorgänge werden von einer Steuereinrichtung ST errech­ net. Die Steuereinrichtung ist hier denkbar einfach aufgebaut. Die Anzahl der Bits, um die der Datenblock in der ersten Shift­ einrichtung SE 1 verschoben werden muß, ist die Differenz zwi­ schen der maximalen Länge pmax = 12 und der aktuellen Breite p des Codewortes CW. Sie wird als Shiftdistanz SD 1 bezeichnet. Wird die Steuereinrichtung als sogenannte Speichersteuerung aus­ gebildet, so reicht es aus, die Wortbreite p als Adresse zu ver­ wenden, unter der die entsprechende Shiftdistanz abgespeichert ist. Ebenso einfach ist die Berechnung der Shiftdistanz SD 2 für die zweite Shifteinrichtung SE 2. Es müssen jedoch nur die Wort­ längen addiert werden. Hierbei wird eine sogenannte Modulo-Addi­ tion verwendet, die einen Zahlenbereich 0 bis pmax - 1, hier al­ so 0 bis 11 umfaßt. Die Addition der Wortlängen der ersten bei­ den Codewörter ergibt hierbei 10 ⊕ 8 = 6 (entsprechend 18 - 12 = 6); der erste Datenblock muß daher in der zweiten Shiftein­ richtung SE 2 um 6 Bits nach rechts verschoben werden. Die Addi­ tion der Wortlänge des dritten Codewortes ergibt 6 ⊕ 6 = 0 (12 Bits), daher ist kein Shiftvorgang in der zweiten Schiebe­ einrichtung notwendig.

Die Shifteinrichtungen gestatten es, die Datenblöcke zwischen 0 bis 12 Bits zu verschieben. Sie werden beispielsweise zweistufig realisiert. Die erste Stufe ermöglicht festverdrahtete Shifts um 0, 4, 8 und 12 Bits. Die zweite Stufe ist beispielsweise mit so­ genannten Barrel-Shiftern 74 F 330 der Firma Fairchaild reali­ siert und gestattet kleinere Shiftvorgänge. Selbstverständlich können die Shifteinrichtungen problemlos von einem Fachmann in integrierter Schaltungstechnik realisiert werden. Sie bestehen praktisch aus einer Anzahl von UND/ODER-Schaltungsanordnungen. Es ist selbstverständlich möglich, die Schaltungsanordnung spie­ gelbildlich aufzubauen. Die Begriffe linksbündig und rechtsbün­ dig bzgl. des ersten Speicherregisters stehen für das Aneinan­ derfügen der rückgekoppelten Daten mit dem neu eingegebenen Codewort zu einem zusammenhängenden Codeblock. Ebenso kann auch eine andere Ausrichtung des Datenblockes in der zweiten Shift­ einrichtung SE 2 erfolgen, die Rechenoperationen für die Steue­ rung sind jedoch dann nicht ganz so einfach.

Claims (4)

1. Anordnung zum Umsetzen von Codewörtern (CW) unterschiedli­ cher Breite (p = 1-12) in Datenwörter (DW) gleicher Breite (m = 12), dadurch gekennzeichnet,
daß ein erstes Speicherregister (RE 1)d mit Paralleleingängen (6, 61) und Parallelausgängen (A 1) vorgesehen ist,
daß das erste Speicherregister (RE 1) in einen ersten Register­ teil (RE 1), der die maximale Wortbreite (pmax = 12) eines Code­ wortes CW aufnehmen kann, und in einen höherwertigen zweiten Re­ gisterteil (RT 2) aufgeteilt ist,
daß die Codewörter (CW) in den ersten Registerteil (RT 1) links­ bündig eingeschrieben werden,
daß die Parallelausgänge (A 1) des ersten Speicherregisters (RE 1) mit Paralleleingängen einer ersten Shifteinrichtung (SE 1) ver­ bunden sind, deren Parallelausgänge (A 21, A 22) mit Parallelein­ gängen eines zweiten Speicherregisters (RE 2) verbunden sind, und die (pmax - 1) niederwertigsten Ausgänge (A 21) auf Parallel­ eingänge (61) des zweiten Registerteils (RT 2) des ersten Spei­ cherregisters (RE 1) zurückgekoppelt sind,
daß an Parallelausgänge (A 3) des zweiten Speicherregisters (RE 2) eine zweite Shifteinrichtung (SE 2) angeschaltet ist, an deren Parallelausgängen Datenwörter (DW) konstanter Breite (m = 12) abgegeben werden,
daß eine Steuereinrichtung (ST) vorgesehen ist, der eine Wort­ breiteninformation (WB) zugeführt wird und die die Shiftdistan­ zen (SD 1, SD 2) für die Shifteinrichtungen (SE 1, SE 2) errechnet wird,
und daß ein aus rückgeführten Daten (RD) und eingespeichertem Codewort (CW) gebildeten Datenblock in der ersten Shifteinrich­ tung (SE 1) rechtsbündig angeordnet wird.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß in der zweiten Shifteinrichtung (SE 2) die Datenwörter (DW) rechtsbündig angeordnet werden.
3. Anordnung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß an die Parallelausgänge (A 3) der zweiten Shifteinrichtung (SE 2) ein drittes Speicherregister (RE 3) angeschlossen ist.
4. Anordnung nach einer der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinrichtung (ST) als Speichersteuerung realisiert ist.
DE19873736898 1987-10-30 1987-10-30 Anordnung zur umsetzung von codewoertern unterschiedlicher breite in datenwoerter gleicher breite Withdrawn DE3736898A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873736898 DE3736898A1 (de) 1987-10-30 1987-10-30 Anordnung zur umsetzung von codewoertern unterschiedlicher breite in datenwoerter gleicher breite

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873736898 DE3736898A1 (de) 1987-10-30 1987-10-30 Anordnung zur umsetzung von codewoertern unterschiedlicher breite in datenwoerter gleicher breite

Publications (1)

Publication Number Publication Date
DE3736898A1 true DE3736898A1 (de) 1989-05-11

Family

ID=6339478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873736898 Withdrawn DE3736898A1 (de) 1987-10-30 1987-10-30 Anordnung zur umsetzung von codewoertern unterschiedlicher breite in datenwoerter gleicher breite

Country Status (1)

Country Link
DE (1) DE3736898A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0453113A1 (de) * 1990-03-28 1991-10-23 Sony Corporation Kodier- und Dekodiervorrichtung für Daten variabler Länge
DE4017447A1 (de) * 1990-05-30 1991-12-05 Siemens Ag Verfahren und anordnung zur umsetzung von codewoertern mit unterschiedlicher breite in datenwoerter gleicher breite
DE4018133A1 (de) * 1990-06-06 1991-12-12 Siemens Ag Anordnung zur decodierung eines in parallelen datenwoertern der breite n vorliegenden datenstroms mit codewoertern unterschiedlicher breite
WO1992008289A1 (de) * 1990-10-24 1992-05-14 Deutsche Thomson-Brandt Gmbh Verfahren, coder und decoder zur datenübertragung und/oder -speicherung
EP0492537A1 (de) * 1990-12-21 1992-07-01 Matsushita Electric Industrial Co., Ltd. Informationsaufzeichnungsgerät
EP0501699A2 (de) * 1991-02-27 1992-09-02 General Electric Company Gerät zur Segmentierung von kodierten Videosignalen zur Übertragung
EP0617518A2 (de) * 1993-03-26 1994-09-28 General Instrument Corporation Of Delaware Verdichter für Kodes variabeler Länger

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0180793A1 (de) * 1984-10-12 1986-05-14 Siemens Aktiengesellschaft Anordnung zur Umsetzung von Codewörtern mit unterschiedlicher Länge in Datenwörter gleicher Länge
US4593267A (en) * 1982-06-30 1986-06-03 Nippon Telegraph & Telephone Public Corporation Digital data code conversion circuit for variable-word-length data code

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593267A (en) * 1982-06-30 1986-06-03 Nippon Telegraph & Telephone Public Corporation Digital data code conversion circuit for variable-word-length data code
EP0180793A1 (de) * 1984-10-12 1986-05-14 Siemens Aktiengesellschaft Anordnung zur Umsetzung von Codewörtern mit unterschiedlicher Länge in Datenwörter gleicher Länge

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0453113A1 (de) * 1990-03-28 1991-10-23 Sony Corporation Kodier- und Dekodiervorrichtung für Daten variabler Länge
US5162795A (en) * 1990-03-28 1992-11-10 Sony Corporation Coding and decoding apparatus of variable length data
DE4017447A1 (de) * 1990-05-30 1991-12-05 Siemens Ag Verfahren und anordnung zur umsetzung von codewoertern mit unterschiedlicher breite in datenwoerter gleicher breite
DE4018133A1 (de) * 1990-06-06 1991-12-12 Siemens Ag Anordnung zur decodierung eines in parallelen datenwoertern der breite n vorliegenden datenstroms mit codewoertern unterschiedlicher breite
WO1992008289A1 (de) * 1990-10-24 1992-05-14 Deutsche Thomson-Brandt Gmbh Verfahren, coder und decoder zur datenübertragung und/oder -speicherung
US5410308A (en) * 1990-10-24 1995-04-25 Deutsche Thomson-Brandt Gmbh System for processing a digital signal including auxiliary data to facilitate data reconstitution at a decoder
US5272528A (en) * 1990-12-21 1993-12-21 Matsushita Electric Industrial Co., Ltd. Information recording apparatus
EP0492537A1 (de) * 1990-12-21 1992-07-01 Matsushita Electric Industrial Co., Ltd. Informationsaufzeichnungsgerät
EP0501699A2 (de) * 1991-02-27 1992-09-02 General Electric Company Gerät zur Segmentierung von kodierten Videosignalen zur Übertragung
EP0501699A3 (en) * 1991-02-27 1993-10-06 Rca Thomson Licensing Corporation Apparatus for segmenting encoded video signals for transmission
EP0617518A2 (de) * 1993-03-26 1994-09-28 General Instrument Corporation Of Delaware Verdichter für Kodes variabeler Länger
EP0617518A3 (en) * 1993-03-26 1995-08-30 Gi Corp Variable length codeword packer.

Similar Documents

Publication Publication Date Title
EP1193665B1 (de) Blockverschlüsselungseinrichtung unter verwendung von hilfsumwandlungen
US3675211A (en) Data compaction using modified variable-length coding
US4593267A (en) Digital data code conversion circuit for variable-word-length data code
EP0138598B1 (de) Fehlerkorrekturanordnung unter Verwendung eines Viterbi-Dekodierers
EP0540177B1 (de) Nachrichtenübertragungsverfahren und -vorrichtung
CA1265252A (en) Circuit combining functions of cyclic redundancy check code and pseudo-random number generators
US4929946A (en) Adaptive data compression apparatus including run length encoding for a tape drive system
RU2153707C2 (ru) Способ преобразования последовательности м-битовых информационных слов в модулированный сигнал, способ изготовления носителя записи, кодирующее устройство, декодирующее устройство, устройство записи, устройство считывания, сигнал и носитель записи
US5245338A (en) High-speed variable-length decoder
US4334246A (en) Data decompressor circuit
JP2750462B2 (ja) ビデオ信号プロセッサ、圧縮されたビデオデータを処理するための装置、および復元されたビデオ信号を生成する集積回路
JP3016996B2 (ja) 復号化装置
EP0589682B1 (de) Dekodierer für veränderliche Längenkodes
KR0157924B1 (ko) 데이타 전송 시스템 및 그 방법
US4593393A (en) Quasi parallel cyclic redundancy checker
US4337457A (en) Method for the serial transmission of binary data and devices for its implementation
US6259749B1 (en) Viterbi decoder with pipelined ACS circuits
JP3024702B2 (ja) ダイナミックフィードバックスクランブル技術キーストリーム発生装置
JP3459030B2 (ja) 符号化システム
EP0040025A1 (de) Echtzeit-Schema zur Verdichtung/Dehnung von Daten für Faksimile-Übertragungssystem
US4488143A (en) Fixed rate run length limited (RLL) code string generation using length oriented arithmetic code data string expansion and data string recovery using arithmetic code compression of RLL code strings
KR19990054971A (ko) 데이터 전송 회로의 2/3 코드 비율을 펑처링하는 장치
US5436626A (en) Variable-length codeword encoder
US3691472A (en) Arrangement for the generation of pulses appearing as pseudo-random numbers
JP3294026B2 (ja) 高速可変長復号化装置

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8136 Disposal/non-payment of the fee for publication/grant