DE2259234B2

DE2259234B2 - Anordnug zur Taktsynchronisierung von PCM-Signalen durch Phasenvergleich

Info

Publication number: DE2259234B2
Application number: DE2259234A
Authority: DE
Inventors: Gerard Rene Joseph Toulouse Tarel (Frankreich)
Original assignee: Centre National dEtudes Spatiales CNES
Current assignee: Centre National dEtudes Spatiales CNES
Priority date: 1971-12-03
Filing date: 1972-12-04
Publication date: 1978-03-16
Also published as: DE2259234C3; GB1418467A; FR2165711A1; FR2165711B1; US3806656A; DE2259234A1; BE792086A

Description

Die Erfindung betrifft eine Anordnung zur Taktsynchronisierung von PCM-Signalen durch Phasenvergleich der im Oberbegriff des vorstehenden Hauptanspruchs genannten Art.

Eine solche Anordnung, wie sie aus der US-PS 35 57 308 bekannt ist, wird z. B. beim Aufbau einer Nachrichtenverbindung zwischen Raumfahrzeugen und der Erde eingesetzt, da die am Raumfahrzeug oder auf der Erde ankommenden PCM-Signale oftmals ein starkes Rauschen aufweisen. Bei der aus der US-PS 35 57 308 bekann>en Anordnung sind zwei zueinander parallel geschaltete Ketten vorgesehen, die jeweils aus einer Reihenschaltung aus einem Integrator, einer Sample-Hold-Schalfung und einem nichtlinearen Element bestehen. Die Realisierung aller drei Bestandteile der Reihenschaltung, insbesondere der Sample-Hold-Schaltung führt zu erheblichem Aufwand, da drei verschiedene Schaltungstypen realisiert werden müssen.

Es ist die Aufgabe der vorliegenden Erfindung, eine Anordnung zur Taktsynchronisierung der vorstehend genannten Art zu schaffen, die in ihrem Aufbau vereinfacht ist.

Diese Aufgabe wird durch die Merkmale im Kennzeichendes Anspruchs 1 gelöst.

Da die Integratoren der einen Kette selbst ihren aufintegrierten Wert speichern, während die andere Kette integriert, sind keine besonderen Speicherschaltungen erforderlich, insbesondere keine Sample-Hold-Schaltungen.

Es soll noch darauf hingewiesen werden, daß die erfindungsgemäße Anordnung nicht allein beim Aufbau von Nachrichtenverbindungen zwischen Raumfahrzeugen und der Erde eingesetzt werden kann, obwohl in der nachfolgenden Beschreibung dieses Anwendungsgebiet behandelt wird. Es muß aber ausdrücklich darauf hingewiesen werden, daß die vorliegende Erfindung nicht auf dieses Anwendungsgebiet beschränkt werden soll, sondern daß auch der Telefonverkehr mit kodierten Impulsen, die Verbindung zwischen Rechnern, die Fernsehtechnik und im allgemeinen alle die Systeme cinbezogen werden sollen, bei denen eine Verbindung über eine Entfernung hinweg mit Hilfe einer Nachricht aufgebaut wird, deren Frequenzspektrum keine dem Synchronisationssignal (Bittakt) entsprechende Frequenzkomponente aufweist.

Bevor nun die Erfindung im einzelnen weiter beschrieben wird, soll eine Anzahl von üblichen Definitionen wiederholt werden und angemerkt werden, in welchem Sinne sie hier gebraucht werden.

Das PCM-Verfahren (Pulscodemodulation) ist ein Zeitmultiplexverfahren, das man bei digitalen Kommunikationssystemen benutzt, um seriell große Informationsmengen zu übertragen. Bei der Aussendung werden die Informationsquellen durch einen Schalter abgetastet, jede einem Multiplex-Weg entsprechende analoge Größe wird durch einen Digital-Analog-Wandler in eine binäre Größe umgewandelt. Die binare Größe wird durch eine Impulsfolge dargestellt, von denen jeder den Wert Null oder Eins annehmen kann und die »Bits« genannt werden. Jeder Kanal der zu übertragenden Signale wird binär kodiert, um »Worte« zu bilden: die PCM-Nachricht wird von einer Reihe

solcher Worte gebildet.

Es ist hierbei klar, daß die Anordnung ein sogenannter »primärer« Synchronisator ist, d. h., daß er zur Herausarbeitung der einen zufälligen Charakter aufweisenden Informationsbits dirni und nicht /um Herausarbeiten der Worte.

Bei dem PCM-Telekommunikationsverfuhren werden verschiedene Code als Träger der b'nären Information benutzt:

Bei dem mit NRZ bezeichneten Code (»no return to zero«), der selbst mehrere Varianten aufweist, stellt die ganze Periodendauer des Bits den informationsträger. Zum Beispiel wird beim sogenannten NRZ-L-Code eine I durch ein erstes Niveau (hoch) und eine 0 durch ein zweites Niveau (niedrig) dargestellt: somit erhält man einen Übergang jedesmal dann, wenn das Bit seinen Zustand ändert (von 0 nach 1 oder von 1 nach 0).
Beim Zweiphasen-Code (auch Spaltphase genuiir.i) wird die Information durch einen Übergang inmitten der Bit-Periode dargestellt. Auch dieser Code weist verschiedene Varianten auf.
Binärnachrichten die gleichwahrscheinlich unter Zuhilfenahme des NRZ-Codes und des Zweiphasen-Codes übertragen werden, zeigen in ihrem Frequenzspekirum eine diskrete Linie der Taktfrequenz des digitalen Signals.

Was das PSK-Verfahren (phase shift keying) anbetrifft, so handelt es sich dabei um ein Verfahren zur Modulation der Phase einer unterdrückten Trägerwelle (oder einer Teilträgerwelle) durch eine NRZ-kodierte aleatorische Nachricht.

Die crfindungsgemäße Dekomniutationsanordnung, die eine von Rauschen begleitete PCM-Eingangs-Naehricht erhält, baut die beiden folgenden Funktionen auf:

1. Sie erzeugt ein lokales Taktgebersignal, das synchron mit der Eingangsnachricht ist;

2. sie baut (unter Ausnutzung des Taktgebersignals) die PCM-Folge wieder auf, die in Gegenwart des Rauschens gesendet worden ist.

Im einzelnen hat man festgestellt, daß die Fehlerhäufigkeit bei diesem erneuten Aufbau der ausgesandten Signale praktisch die geringste Dichte erreicht, die iheoretiseh überhaupt möglich ist.

Es existiert bereits eine Reihe von Anordnungen, die ihrem Arbeitsprinzip nach beschrieben oder bereits in die Praxis umgesetzt worden sind, bei denen zum Erreichendes angestrebten Ziels (vgl. Funktionen 1 und 2) eine Synchronisationseinrichtung benutzt wird, in welcher eine Kreuz-Korrelation des Eingangssignals mit Hilfe von lokal erzeugten Taktgebersignalen aufgebaut wird. Diese Kreuz-Korrelation wird zu diesem Zweck von einer nichtlinearen Pearbeitung begleitet. Die erfindungsgemäße Anordnung arbeitet auch in dieser Weise, wobei sie jedoch die Nachteile der bekannten Anordnungen nicht aufweist.

Letztlich erkennt man die zahlreichen Vorteile der erfindungsgemäßen Anordnung nur im Vergleich zum Stand der Technik. Nichtsdestoweniger ist hier zu unterstreichen, daß die erfindungsgemäße Anordnung in der Lage ist. Nachrichten in analoger, aber auch genauso gut in digitaler Technik mit einem NRZ-Code, einem Zweiphasen-Codc oder im PSK-Verfahren zu bearbeiten, wobei die Grundstruktiir der Anordnung erhalten bleib!. Dies isi bei den bekannten Anordnungen nicht der Fall, die nur bei einer besonderen Signalart arbeiten/. B. bei digitalen NRZ.

Darüber hinaus können die bekannten Anordnungen in zwei Klassen eingeteilt werden:

in die eine Klasse gehören die zwar beschriebenen Prinzipanordnungen, die aber nicht effektiv reali siert worden sind; es fehlt die Angabe von Details, die für die Beurteilung des Wertes der Anordnung unbedingt erforderlich sind und eine vergleichende Wertung mit der erfindungsgemäßen Anordnung erst ermöglichen;

in die andere Klasse gehören die Anordnungen, die in bereits effektiv realisiert worden sind.

Man muß feststellen, daß die Anordnungen der

zweiten Klasse sehr schwer und komplex im Aufbau sind; es gibt somit keine relativ leichten und einfachen Anordnungen, die einen Wirkungsgrad aufweisen, der

Ii sich dem theoretisch möglichen Maximum annähen.

Im speziellen Fall eines Raumfahrzeuges ist es aber besonders wichtig, daß der im Raumschiff befindliche Dekommutator so leicht und so zuverlässig wie möglich ist und dabei einen guten Wirkungsgrad aufweist. Man erkennt daraus, das beachtliche Interesse der Erfindung daran, diese Ziele zu erreichen.

Es wurde gefunden, daß es möglich ist, eine allgemein verwendbare Anordnung zu benutzen, die relativ einfach im Aufbau und leicht ist, die einen guten Wirkungsgrad aufweist und eine Reihe von Vorteilen gegenüber den bekannten Anordnungen aufweist; ein beachtlicher technischer Fortschritt ist somit gegeben.

Trotzdem sollen im folgenden einige der bekannten Vorrichtungen beschrieben werden, um die Unterschicjo de gegenüber der erfindungsgemäßen Anordnung deutlich hervortreten zu lassen.

In erster Linie soll die von A.). Viterbi beschriebene Phasenverriegelungsschleife (»Principles of coherent communication«, herausgegeben von jj McGraw Hill, 1966) beschrieben werden; es handelt sich dem Prinzip nach bei dieser Anordnung um einen Synchronisator, der mit einer in dem Spektrum der Eingangssignale enthaltenen Linie arbeitet, d. h. die Taktfrequenz muß im Spektrum als Linie enthalten sein. Außerdem ist die von M e η g a 1 i beschriebene Anordnung zu erwähnen (»IEE Transactions on aerospace and electronic systems«, Juli 1971. Seiten 686 f., insbesondere Fig. 1). Die Nachricht wird auf zwei parallel liegende Ketten, die Integratoren enthalten, mittels zweier Multiplikatoren gegeben, auf die die von der Kombination der beiden Ketten erzeugten Signale mittels mehrerer in Reihe geschalteter Elemente einwirken; dazu gehören ein Schleifenfilter und ein spannungsgesteuerter Taktgeber. Diese Anordnung weist in ihrem Erscheinungsbild gewisse strukturelle Übereinstimmungen mit der erfindungsgemäßen Anordnung auf; gleichwohl ist ihre Arbeitsweise sehr unterschiedlich. Sie beruht in erster Linie auf dem Vorhandensein eines Elements tanh in einer der Ketten und scheint nur für den Betrieb im digitalen NRZ oder zweiphasig vorgesehen zu sein; es weist weiterhin keine Mittel zum Aufheben der Phasenmehrdeutigkeit der Ausgangssignale auf.

Der Vollständigkeit halber soll schließlich hier der in

bo der Fig. 4 des NASA-Berichtes »IPL-Technical report 32-1314«, Jet propulsion laboratory, I.August 1968, Seite 4 beschriebene PSK-Demodulator beschrieben werden. Wegen vorhandener Analogien könnte man diese Anordnung als Stand der Technik zugrunde legen.

b5 Man findet dort einen Phasenvergleicher oder eine ähnliche Einrichtung mit zwei parallel von der Nachricht gespeisten Ketten, von denen jede einen Integrator (»early integrator«, »late integrator«) und ein

nichtlincares Element vom Absolutwcrttyp (»bit liming loop«) in Serie geschaltet aufweist, die über einen spannungsgestcuertcn Taktgeberoszillator die Takigebersignale ansteuern. Die Einrichtung »bit liming loop« funktioniert nur bei digitalem NRZ. Darüber hinaus ist eine COSTAS-Phasenschleife zur Erfassung der Taktfrequenz der Teil-Träger-Welle erforderlich, die dazu führt, daß diese Ausführungsform sehr komplex und spezifisch realisiert ist.

Bei dieser letzten Anordnung der NASA soll bemerkt werden, daß in Übereinstimmun¹, mit der vorliegenden Erfindung die beiden Integratoren während unterschiedlicher Teile der Periodendauer arbeiten, bei diesen tritt aber folgende Überlappung zwischen den Teilen der Periodendauer auf; der als »early« bezeichnete Integrator integriert von tn+T/3 bis in + 4773 und der mit »late« bezeichnete Integrator integriert von in +2 773 bis in+ 5773, so daß die Überlappung 27/3 beträgt. Dementsprechend wurden die Ketten der erfindungsgemäßen Anordnung, in denen sich die Integratoren in ähnlicher Aufgabenstellung befinden, als Kette £(early)und Kette L(late) bezeichnet.

Ausgehend von der zuletzt genannten bekannten Anordnung kann man also folgende Übereinstimmung mit der erfindungsgemäßen Anordnung feststellen: Anordnung zur Dekommutation einer von thermischen Rauschen begleiteten unbestimmten Nachricht vom Typ PCM, welche Anordnung die Information in digitalisierter Form unter Steuerung eines Bit-Detektors ohne Benutzung externer Taktgebersignale herausarbeitet, wobei die Anordnung zu diesem Zweck wenigstens einen Phasenvergleicher oder eine ähnliche Einrichtung mit zwei parallel von der Nachricht gespeisten Ketten aufweist, von denen jede einen Integrator und ein nichtlineares Element in Serie geschaltet besitzt und wobei die Integratoren jeweils während einer gleich langen Zeitdauer einer Taktgeberperiode unter teilweiscr Überlappung dieser Zeitdauer arbeiten.

Um die oben umrisscnen Ziele und Vorteile zu erreichen, ist die Dekommulieranordnung erfindungsgemäß dadurch gekennzeichnet, daß der Phasenvergleich ier Schaltelemente aufweist, die von den lokal erzeugten Taktgebersignalcn angesteuert werden und bei einer Frequenz arbeiten, die ein Teilvicll'aches (somulliplc) der Frequenz der Taktge^ersignale ist, um die von den Integratoren in einem eine ganzzahlige Zahl von Taktgeberperioden enthaltenden Zeitintervall erzeugten und während eines folgenden gleichen Zeitintervalls gespeicherten Signale abzugreifen, um im Gegensatz zum Bekannten Fchlersignalc zu erzeugen, welche ihrerseits einen Oszillator steuern, der die auf den Phasenvergleicher und den Bit-Detcklor einwirkenden lokalen Taktgebersignale (Uhrsignale) erzeugt.

Für die Realisierung der Speicherung der Informationssignale und ihre stetige Fortleitung ist es gemäß einer bevorzugten Ausführungsform der F.rfindiing von Vorteil, nicht nur ein Kettenpaar zu benutzen, sondern zwei Kctienpaarc, die abwechselnd derart betrieben werden, daß sie eine Kette speichernd arbeitet, während die andere Kette zum Krzcugen der Fehlersignale für die Ph.iscnemstellung lies Oszillators dient. Man kann auch einen einzigartigen Phasenvergleicher realisieren - der mehl notwendigerweise eine 1 lilfsphasenschleife iur die Bestimmung der Taktfrequenz der Teil-Träger w eile aufweisen muH ■—. ('er im PSK-Hutrieb arbeitet.

Die Lrlindung soll nun anhand der Figuren beschrieben u erden. Von den l'iinnen zeigt Fig. I eine Darstellung des PSK-Verfahrens.

F i g. 2 ein Prinzipschaltbild der erfindungsgemäßen Anordnung,

F i g. 3 zeigt die Form des Fehlersignals in Abhängig^r) keil von Zeit,

F i g. 4 das Zcitverhalten der in der Anordnung gemäß F i g. 2 verwendeten Elemente,

F i g. 5 ein Blockschaltbild der in der Anordnung gemäß F i g. 2 verwendeten Logik.

κι F i g. 6 ein Prinzipschaltbild zweier Kelten zur Erläuterung der Erfindung,

F i g. 7 eine Phasencharakteristik, Fig. 8 zeigt die theoretische Abhängigkeit von

\'' als Funktion von -^- , wobei der Parameter β in

der Figur zu 4/.τ² gewählt ist,

Fig. 9 die experimentellen Werte für die Phasenänderung im Vergleich zur theoretischen Kurve, Fig. 10 die Bit-Fehler-Wahrscheinlichkestskurvcn. und zwar die experimentellen und theoretischen.

Fig. Il und 12 grafische Aufzeichnungen der Fehler der Phasenübergänge.

Fig. 13 (die in zwei Teilfigiiren 13a und 13b dargestellt ist) ein Prinzipbloekdiagramm eines PSK-2) Synchronisators,

Fig. 14 die Charakteristik des entsprechenden Phasenfehler,

F i g. 15 die Eingangsschaltung eines Verstärker-Integrators und

so Fig. Ib die mögliche Eingangsschaltung für einen Summierer.

Die erfindungsgemäße Anordnung (oder die möglichen Ausführungsformen) hat also die Aufgabe, die Frequenz oder den Takt der Bits zu bestimmen — die Si angenommenerweise ungefähr bei 1000 Hz liegt —, um die die Information darstellenden Bits wieder aufzubauen.

Bevor nun auf die erfindungsgemäßc Anordnung

eingegangen wird, soll kurz das PSK-Verfahren be einer in NRZ-kodiertcn Nachricht beschrieben werden In der F ig. 1 ist in der Zeile a die Binärnachricht 100101 kodiert in NRZ dargestellt. In den Zeilen b und c ist die PSK modulierte Welle (rechteckig oder sinusförmig' dargestellt unter der Annahme zweier vollständige!

4ί Schwingungen pro Bit.

In der F i g. 2 ist das Blockschaltbild der Grundaiis stattung der erfindungsgemäßen Anordnung beschrieben. Man findet dort zwei mit A und B bezeichnete Blöcke und eine mit Cbezcichnctc Kette. 5(i Der mit B bezeichnete Block stellt den an siel bekannten Bit-Detektor dar. Der mit A bezeichnete Block stellt zusammen mit der Kette C die Phasenver riegelungsschleife zur Bestimmung der Tcil-Trägerwell( (sous porteusc) dar. In dem einen Phasenvergleich^ 'ή darstellenden Block A finden sich vier Ketten £Ί, Li, F-: /..>, die parallel mit der Nachricht \(t + y) ggf. übe Multiplikatoren Mi, M> gespeist werden, leder Multipli kator speist ein Kettenpaar. In jeder der Kellen sind eit Iniegralionselemcnt ll:\, IL₁, IL\ bzw. II.,, ein nichtlinea ho res Element /V/.n, N/./.i. NLn bzw. NLn und eil Schaltelement Οι, Gi. O; bzw. Q.> in Reihe gcschaltci ledes Integrationsclcment arbeitet wahrend zweie Zeitintervalle. Im ersten Zeitintervall integriert es clii empfangenen Signale und im zweiten Intervall speicher (>"> es die so empfangene Information; über das niehtlinean Kleinem und this Schaltelement wird diese Informalioi abgezogen, um ein Fehlersignal λΐι bestimmen.

Fs biete! sich hier an, darauf hinzuweisen, daß cli

erfindtingsgcmäßc Vorrichtung ganz allgemein definiert worden ist; sie kann in Abhängigkeit davon, ob sie analog oder numerisch arbeiten soll, auf verschiedene Weise realisiert werden. Arbeitet sie analog so sind die Integrationselemente IE\ usw. und die nichtlinearen Elemente NLm besondere Bauelemente, wie sie aus der Analogtechnik bekannt sind; wenn aber andererseits die Verarbeitung digital erfolgt, bezeichnen Im usw. Summierglieder und die Elemente NLn usw. sind Elemente vom Modul-Typ.

Die Anordnung wird so ausgelegt, daß einerseits die Integrationszeiten eines Paares der einander zugeordneten Ketten sich zum Teil überlappen: — T/4 bis + 3 774 für I_B bzw. l_a und -3 T/4 bis + T/4 für I_n bzw. //.2, wobei T die vollständige Periodendauer der Bit-Frequenz ist (oder der Trägerwelle im Falle der PSK) und andererseits jedes Paar abwechselnd arbeitet, d. h. während in einem Paar die Integration erfolgt, speichert das andere Paar die Information, worauf das Signal abgegeben wird. Dies Ergebnis wird mit Hilfe der Art und Weise der Kommutationsausführung erreicht. In der Fig. 3 ist das Fchlersignal grafisch dargestellt und in der Fig. 4 sind die Zeitabläufe schematisch dargestellt.

Man sieht daß jedes der Intervalle einen Wert von 2T aufweist. Das Umschalten von einem der Kettenpaare zum anderen wird im zeitlichen Abstand von 2 Γ bewirkt, d. h. das Fehlcrsignal wird von jeder Kette im zeitlichen Abstand von 4T abgegriffen und für die Zeitdauer von 27~an das Summierglied Sangelegt. Man sieht außerdem, daß die Nullstellung am Anfang eines Intervalls von der Dauer 27" nach der Integration bewirkt wird.

Auf den Phasenvergleicher A folgt die Kette C, und zwar als erstes ein Summierer S, der die Differenz der beiden in den Kelten fund L erzeugten Fehlersignale bestimmen soll. An den Ausgang des Summierers 5 ist ein Schleifenfilter Fn angeschlossen. Das Ausgangssignal des Filters (mittleres Fehlersignal ((ψ)) wird auf einen lokalen Oszillator VCO gegeben, dessen Spannung gesteuert wird; seine Frequenz beträgt z. B. das Sechzehnfache der Bit-Frequenz. Die Ausgangssignale des Oszillators durchlaufen eine Divisionslogik L, deren Schaltschema in der Fig.5 gezeigt ist, und wirken danach auf die Multiplikatoren, die Integrationselemcn-Ic und die Kommutierelemente des Phasenvergleichers ein, sowie auf die drei Hauptclemente des Teils öder Anordnung ein. Die Hauptelemente des Bit-Detektors sind ein Multiplikator Ms, ein Integrator In und eine »EntscheidungSK-Kippschaltung ß/> Am Ausgang der letzteren erhält man die zurückgewonnenen Bits der Information.

Die Bits werden hier in kohärenter Weise im NR7.-Codc mit einer Fehlcrwahrscheinlichkcit erfaßt, die eine Funktion der folgenden Größen ist:

/V₀: Rauschleistungsdichtc,

Ti Periodendauer der Bits,

/': Leistung des empfangenen Signals und

/:": Bit-Energie.

Im folgenden soll nun die Arbeitsweise des Phasenverglcichcrs unter Bezugnahme auf die F i g. 6 beschrieben werden, in der nur ein einziges Kettenpaar gezeigt ist.

Das Eingangssignal χ(ΐ + ψ) wird in der Kette IS im Multiplikator Mi mit einem Signal $u(t+T/4) eines lokalen Taktgebers miiliipli/ieri;indcr Kette /.wird das Eingangssignal in dem Multiplikator mit dem Signal Sq (t+3T/A) eines lokalen Taktgebers multipliziert.

Diese Produkte werden danach während der Elementarperioden T integriert, die gegenüber der ^ri Phase des Taktgebers um folgende Werte zeitlich verschoben sind:

- Γ/4 (= voreilend) in der Kette fund
+ 774 (= nacheilend) in der Kette L.
Ein nichtlineares Element (mit der Charakteristik ίο y=x") richtet das Ausgangssignal gleich. Man hat dort n=2 zugrunde gelegt; dieser Wert ist eine gute Annäherung der Übertragungscharakteristik des in der Fig. 16 gezeigten Schemas mit einem günstigen Signal/Rausch-Verhältnis; außerdem werden dadurch die Berechnungen erleichtert.

Das Fehlersignal ε (φ), das den Oszillator VCO steuert, wird durch die Differenz der von den beiden Ketten fund /.erzeugten Fehlersignale gebildet.

Es ist ersichtlich, daß beim Fehlen eines Rauschens, wenn eine Modifikation der Bits nicht auftritt, e(g>) = 0 ist und wenn eine Modifikation vorhanden ist, ε (ψ) proportional zur Phasendifferenz zwischen dem Signal des lokalen Taktgebers und dem empfangenen Signal ist.

Bei der Bestimmung der Phase tritt keine Mehrdeuiigkeit auf, wie es sich aus der charakteristischen Kurve des Mittelwertes des Jlgnals ε (ψ) als Funktion der bestimmten Phase ergibt (siehe F i g. 7).

Für die an den verschiedenen Punkten (1), (2), (3) und jo (4) der F i g. 6 anliegenden Spannungen ergeben sich die folgenden Ausdrücke:

+ v)

+ Vi)

U + i,).

(3)

wobei φ, ψ\,ξ\ die Phasenwinkel sind.

Analoge Gleichungen erhält man für die mit einem Apostroph charakterisierten Punkte (I'), (2') und (3¹) in der F i g. 6.

'('/) = 4 U + ί,) - 4U + Si

(4)

Die Phasenvarianz kann im Falle der von A. ]. Viterbi beschriebenen Synchronisationsanordnung mit Squaring-Schlcife wie folgt geschrieben werden (vgl. Seite 291):

darin ist β ein Koeffizient:
,, 4

für eine Schleife vom Rcchteck-Rechtccktyp, el. h. I Rechtccksignale,

für eine Schleife vom Sinus-Siniistype, bei der .V₁₁ (ι) und χ (t + φ) sinusförmige Signale sind.

Hi, ist die Bandbreite
Viterbi, Seite 35).

der Äquivalentschleife (vgl.

Die Fig.8 zeigt die Variationskurve von

Funktion von E/Nq für eine Bandbreite obgleich 30 Hz.
Unter diesen Bedingungen kann die Bestimmungszeit

für die Phase geschrieben werden als /,, ==

einem Dämpfungsfaktor der Schleife von ξ = 0,707, wobei die Annäherung wegen ß/.< l/Fzulässig ist; für die Bestimmungszeit der Synchronisationsfrequenz ergibt sich unter denselben Bedingungen:

t_f s

(in sec).

Damit man zu in geeigneter Weise verteilten Fehlersignalproben gelangt, ist vorgesehen, daß zwei Paare paralleler Ketten vorgesehen sind, die abwechselnd arbeiten (siehe F i g. 2). Hierbei ist auch in gleicher Weise von Vorteil, daß die vier Ketten einen identischen Aufbau aufweisen, wodurch ihre Herstellung vereinfacht wird.

Es wird zum Beispiel angenommen, daß die nichtlinearen Elemente Dioden sind, von denen die eine in einer Richtung in der Kette E und die andere mit umgekehrter Durchlaßrichtung in der Kette L angeordnet ist; weiter wird angenommen, daß die Spannungsdurchlaßcharakleristik der ihrem Ladekreis zugeordneten Diode quadratisch und einseitig gerichtet ist. Wenn man nun eine (integrierte) Spannung Vi auf den Eingang der Diode in der Kette fund eine Spannung V₂ auf den Eingang der Diode in der Kette L gibt, so gelangt man (im Falle von nur zwei Ketten) zu folgender Wertetabelle:

Fälle	Fall	K₁ > O	y₂	>0	Fehlersignal	f(i>)
1.	Fall	K, >0	V₁	<0	= K,²
2.	Fall	K₁ < O	V₇	>0	*= v> -* K₂**
3.				= 0

4. Fall

< 0 V₁ < 0

Man sieht, daß im ganzen der Mittelwert von ε (φ) gleich Vi²-V₂ ² ist; dieser betrifft die Information; während das Rauschen einen Beitrag liefert, der in diesem Falle zu einem Abfall der Phasenänderung von 3 dB führt; das Rauschen ist eine »nichtkorreliertc« Funktion im Zeitintervall der Dauer 2T. Aus diesem Grunde nimmt man folgenden Ausdruck für die Phasenänderung im Vergleich zurGlcichung(l)an:

_ti P

Dies Ergebnis, das im Vergleich zu der bekannten Anordnung von Vorteil ist, gründet sich gänzlich auf den einfachen Aufbau des erfindungsgemäßen Phasenvergleiches.

Man hat Versuche und Messungen mit einer solchen Ausfuhrungsform durchgeführt. Das Eingangssignal war ein zweiphasigcs Rechtecksignal mit einer Amplitude von I V von Spitze zu Spitze und das Signal «)(rjdcs lokalen Taktgebers war ebenfalls ein Rcchlceksigmil von ungefähr 5 V. Die PCM-Modulation ermöglichte eine Lunge von 511 Bits mit einer Frequenz der Trägerwelle von I kHz.

Die charakteristischen Werte der Schleife waren die folgenden:

— Dämpfungsverhältnis φ= 1,4,
— Eigenfrequenz ω,, = 28,

— Gewinn bei offener Schleife K = 10^J,

— Bandbreite des Rauschens 2ß/ = 30 Hz,

— Gewinn des VCO= 164 Hz/V.

ίο Man erhält für die Phasenänderung (mit β = 4/π²) Werte, die in dem in der F i g. 9 schraffierten Band zwischen den Kurven A'und ß'liegen;die Kurve Cist die theoretische Kurve. Die experimentelle Kurve Ex für die Bit-Fehlerwahrscheinlichkeit ist in der Fig. 10 dargestellt; man sieht, daß sie ziemlich nahe der theoretischen Kurve 77? liegt.

In den Fig. 11 und 12 sind die graphischen Aufzeichnungen wiedergegeben, die die transistorischen Phasenfehler zeigen.

Aus der Analyse der Aufzeichnungen wird deutlich, daß die Bestimmungszeit für die Phase kleiner oder gleich 200 ms ist, was in Übereinstimmung mit der theoretischen Gleichung steht.

Die hervorragenden Ergebnisse der erfindungsgemä-Ben Taktsynchronisierungsanordnung hinsichtlich ihrer Arbeitsweise können dem Zusammenwirken mehrerer Faktoren zugeordnet werden, die alle zu einer Vermeidung von Energieverlusten der benutzten Informationssignale führen:

jo in erster Linie die Wahl der Anordnung, nämlich eines einzigen Phasenvergleichers ohne eine besondere Hilfseingangseinrichtung;

in zweiter Linie die Realisierung des Pnasenvcrgleichers in zwei Abschnitten, von denen der eine speichert.

während der andere integriert und umgekehrt;

in dritter Linie in der geeigneten Auswahl der Zeitpunkte und der Integrationsdauer und ihrer geeigneten gegenseitigen Überlappung (gleich 772) in einem Kettenpaar;

in vierter Linie im Kommutiersystem und in der Auswahl der Zeitpunkte zu denen es arbeitet
und schließlich in der guten Ausführung der Schaltkreise und ihrer Elemente.

Die in der Fig. 2 gezeigte Grundanordnung kann ohne Abänderung oder Zusatz für die Dekommutierung von PCM-Signalen dienen, die in NRZ oder zweiphasig kodiert sind. Es ist klar, daß für die Dekommutierung der Signale NRZ die Multiplikatoren Mi und M₂ in Fortfall kommen können, die bei zweiphasiger Kodicrung nötig sind.

Für die Wiedergewinnung der in PSK kodierten Signale wird das in der F i g. 2 gezeigte Schema vervollständigt, und zwar wird zum Teil A das Teil A ⁽ ergänzt, wie es in der in Teilfiguren 13a und 13b unterteilten Fig. 13 dargestellt ist. Die in der Fig. 13 dargestellte Anordnung arbeitet bei der Trägerfrequenz F'=mF. Das Teil A ^f ist wie das Teil A aufgebaut, d. h. aus vier Ketten fbzw. L Die Fehlerspannung ε, die von der mit Bit-Frequenz arbeitendem Teil A ^f erzeugt wird,

w) und die Fehlerspannung e', die von dem mit der Trägerfrequenz arbeitenden Teil A erzeugt wird, werden in einem Addierer addiert, dessen Ausgangsspannung den VCOstcuert.

Die Anordnung ermöglicht die Taktsynchronisierung

t)5 der Signale PSK, wie auch immer das Verhältnis m zwischen der Trägerwellunfrequen/. ml·' und der Bit-Frequenz /-'sein mag (m ist dabei eine positive ganze Zahl) unter der Voraussetzung, daß Bedingungen vom

folgenden Typ zwischen den Verstärkungen der Teile A und 4+ erfüllt sind:

die Verstärkung von A ⁺ beträgt wenigstens das m-fache der Verstärkung von A.
In der F i g. 14 ist der Verlauf der Fehlercharakteristik der Phase (ε + ε') für den folgenden Fall gezeigt:

i7)=4, Verstärkung von A⁺ gleich dem Sechsfachen der Verstärkung von A die Charakteristik der nichtlinearen Elemente sei vomTypy=*².
Die Anordnung hat aber nicht nur ihren Funktionsnutzen allein bei PSK., sondern auch bei einer mit NRZ oder zweiphasig modulierten Trägerwelle, wobei die Taktfrequenz der Trägerwelle ein Teilvielfaches des Taktes der Informationszeichen ist; die Koniakte der Schalter müssen nur in die in den folgenden Tabellen angegebenen Lagen gebracht werden:

NRZ-Betrieb bei der Frequenz/⁷

Schalter Ao	Lage 1
Schalter Bo-BO	Lage 2
Schalter Co	Lage 1
Schalter Do	Lage 2
Schalter Lo	Lage 2
Schalter Ko	Lage 2
Schalter Eo	Lage 2
Schalter Go	Lage 1
NRZ-Betrieb bei der	Frequenz mF
Schalter Ao	Lage 1
Schalter Bo-BO	Lage 1
Schalter Co	Lage 1
Schalter Do	Lage 2
Schalter Lo	Lage 1
Schalter Ko	Lage 1
Schalter Eo	Lage 1
Schalter Go	Lage 2
Zweiphasiger Betrieb	bei der Frequenz
Schalter Ao	Lage 1
Schalter Bo-Bb	Lage 1
Schalter Co	Lage 2
Schalter Do	Lage i
Schalter Lo	Lage 1
Schalter Ko	Lage 1
Schalter Eo	Lage 1
Schalter Go	Lage 2
PSK-Betrieb (inFIF)
Schalter Ao	Lage 1
Schalter Bo-B'o	Lage 1
Schalter Co	Lage 2
Schalter Do	Lage 1
Schalter Lo	Lage 2
Schalter Ko	Lage 2
Schalter Eo	Lage 1
Schalter Go	Lage 1

Man sieht, daß beim Zweiphasen-Betricb mit der Frequenz FaIs Multiplikator MA ein Multiplikator im Teil A '■ zugeschaltet wird. In diesem Fall sind die Teile A und A * vom Funktionsstandpunkt aus gesehen vollkommen identisch (dies ist nicht im Schema der Fig. 13dargestellt worden).

Der Vollständigkeit halber sollen nun noch weitere Einzelheiten der Realisierung der erfindungsgemäßen Anordnungen mitgeteilt werden.

Die Schaltelemente sind vorzugsweise elektronische Schalter.

Die Integratoren werden in vorteilhafter Weise nach dem in der Fig. 15 gezeigten Schema mit den dort angegebenen Werten realisiert. A\ bezeichnet einen üblichen integrierten Verstärker. RAZ be7dehnet die ίο Nulleinstellung. Vh bezeichnet die Klemme für die Eingangsspannung und die Klemmen Int. und Mem. sind jeweils mit einem Integrator oder mit einem als Speicher wirkenden Element (einem anderen Integrator) verbunden.

Die Fig. 16 zeigt, wie die Eingangsschaltung für den Summierer aufgebaut sein kann. Ai bezeichnet wieder einen integriert aufgebauten üblichen asymmetrischen Verstärker, der kein Differentialverstärker ist, wie die vorangegangenen Blockschaltbilder (Fig. 2 und 13) glauben machen könnten. Die eine Eingangsklemme des Verstärkers ist über den Widerstand Req. geerdet. Man wählt nun eine einzige Klemme des Verstärkers für die Signale von geeigneter Polarität aus. Die von den Integratoren erzeugten und durch die nichtlinearen 2> Elemente geführten Signale werden auf die Basiselektroden der Transistoren Q\ gelegt. Die Feldeffekttransistoren Q2 wirken unter dem Einfluß der an die Klemmen /1, /2, /3 uiid U gelegten Signale des lokalen Taktgebers wie Schalter. Die Daten der verwendeten Bauelemente jo sind der Fig. 16 beigefügt.

Es ist klar, daß die beschriebenen Ausführungsbeispiele nicht alle möglichen Ausführungsformen sind, sondern vielmehr Änderungen vorgenommen werden können, ohne die Grundidee der Erfindung zu verlassen, η Zum Schluß sollen noch einmal in einer Zusammenstellung die Vorteile der erfindungsgemäßen Anordnung aufgeführt werden:

a) Realisierung der Prinzipschaltungen:
Einfachheit und Betriebssicherheit der Schaltkrei-

se;

Regulierungen sind auf ein Minimum reduziert (sie treten nur bei der Feineinstellung auf);

robuste Ausführungsformen und gutes Temperaturvcrhalten sind möglich;
Gewicht, Energiebedarf und Raumbedarf sind reduziert;

eine Realisierung mit einer großen Anzahl von standardisierten und mehreren identischen Ketten

ist möglich;
^ri0 die Elemente sind austauschbar und ihre Wartung

ist erleichtert;

weiterhin ist eine Realisierung für Raumfahrzeuge möglich, da die Anordnung stoßfest und leicht

ausgelegt werden kann im Vergleich zu einem Vi schwereren Apparat mit mehreren Möglichkeiten

auf dem Boden;

b) Funktionsweise und Schaltkreise:

Ein Wirkungsgrad in der Nähe des maximal möglichen theoretischen Wirkungsgrades, gutes W) Betriebsverhalten im Rauschen; die Äquivalent-

bandbrcite der Schleife ist die größtmögliche für die Erfassung der Synchronisation;
das Aufheben der Phasenmehrdeutigkeit am Ausgang erfolgt automatisch und ohne zusätzliche Elemente für alle Code; eine »universelle« Anordnung für die Messung, das dem optimal benutzten Code angepaßt werden kann (NRZ, zweiphasig tisw.i:

man kann leicht ein veränderliches Verhältnis zwischen der Frequenz der Trägerwelle und der Bit-Frequenz erreichen; wenn das Verhältnis fixiert ist, kann man es leicht ändern, indem man in der einen oder der anderen Divisionsslufe ausgehend von dem Taktgebersignal verzweigt; die erfindungsgemäße Anordnung nimmt unabhängig von der Signalart jedes Eingangssignals auf, d. h. im Gegensatz zu den bekannten Anordnungen isi am F.ingang ein Begrenzer oder ein besonders berechnetes Filter nicht erforderlich; es wird Hinein Verstärker mit variabler Verstärkung zusammen mit einem ganz üblichen Filter vorgeschlagen, um die ersten Eingangsbauteile zu schützen und sie nicht unnützerweise durch Störungen aufzuladen;
es wird nur eine einzige Phasenschleife bei der Bit-Taktfrequenz in Kombination mit einem Pha-

sencomparator bei der Trägerwellen-Taktfrequem im Fall des PSK-Betriebs und in Kombination mi¹ einem Phasenvergleicher bei der binären Taktfre quenz im Falle der anderen Modulationen verwen det;

die Anordnung kann (weniger gut) mit einei einzigen Phasencomparatorhälfte arbeiten;
man kann von einer Arbeitsweise (NRZ, zweipha sig, PSK) zu einer anderen durch eine einfache Umschaltung ohne Schwierigkeit und auch ohnf Änderung der Taktfrequenz gelangen;
die Phasenschleife des Bit-Taktes bleibt verriegelt sogar wenn eine Bit-Änderung in der Eingangsbotschaft in der zweiphasigen Konfiguration odei besonders beim PSK-Betrieb nicht auftritt; dies isi bei allen anderen entsprechenden bekannter Anordnungen nicht der Fall.

Hierzu 9 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zur Taktsynchronisierung von PCM-Signalen durch Phasenvergleich ■; mit mindestens zwei gleichzeitig mit von den PCM-Signalen abhängigen Eingangssignalen gespeisten und zueinander parallel geschalteten Ketten, die mindestens aus einer Reihenschaltung eines Integrators und eines nichtlinearen Elementes bestehen, einem mit den Ausgangs^ignalen der beiden Ketten gespeisten Verknüpfungsglied, einem dem Verknüpfungsglied nachgeschalteten steuerbaren Oszillator, einem von dem Oszillator angesteuerten, Steuersignale erzeugenden Zeitsteuersignal-Ge- r, nerator, einem ebenfalls von den von den PCM-Signalen abhängigen Eingangssignalen gespeisten Dil-Detektor und mit speichernden Elementen für die am Ende der Integrationszeit vorhandenen Werte, wobei der ZeitsteuersignaZ-Generaior 2« Steuersignale für den Bit-Detektor und die Integratoren erzeugt derart, daß die Integratoren jeweils während eines gleich langen Teils des Bit-Taktes integrieren und sich die Integrationszeiten überlappen und bezüglich der möglichen Bit-Übergange der PCM-Signale so gelegt sind, daß der eine Integrator der einen Kette mit der Integration vor dem Bit-Übergang und der Integrator der anderen Kette mit der Integration nach dem Bit-Übergang beginnt, dadurch gekennzeichnet, daß mindestens zwei Kettenpaare (E\, Lw £2. Z-2) vorgesehen sind und die Ketten (E\, L\) der einen Kette während einer Periode (2T), in der ihre Integratoren (Im, /;.i) selbst ihren aufintegrierten Wert speichern, durch Schaltelemente (Cb, Cu) mit dem Verknüpfungs- r> glied (S) verbunden sind, während die Kette (Ei, L₂) des anderen Paares während dieser Periode durch Schaltelemente (Cj, C1.2) von dem Verknüpfungsglied (^getrennt sind und ihre Integratoren (la, h.z) während der vorgegebenen Integrutionszeit (T) m innerhalb der Periode (2T) die anstehenden Signale aufintegrierer. und

daß die Periode (27}ein ganzzahliges Vielfaches der Integrationszeit (T) ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Eingang einer jeden Kette (Ei.; Fig. 6) ein ebenfalls von den Steuersignalen des Zeitsteuersignal-Generators (L) ansteuerbarer Multiplikator (Me, Mc M\, Mt) zugeordnet ist, daß die Steuersignale für den Multiplikator (Mp; Mi) einer w Kette (E; L) und für den Integrator (Ip, li) derselben Kette (E; L)um 180° phasenverschoben sind und daß die Steuersignale für die beiden Multiplikatoren (Mi, Mi) und die Steuersignale für die beiden Integratoren (It; Il) jeweils um 180° gegeneinander ^r,5 phasenverschoben sind.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Überlappungszeit die Hälfte (T/2) der Integrationszeit (7?beträgt.

4. Anordnung nach einem der Ansprüche I bis 3 w) zur Dekodierung einer mittels einer Trägerwelle übertragenen Nachricht, wobei deren Frequenz ein Vielfaches der Taktfrequenz der Informationsbits ist, dadurch gekennzeichnet, daß jeweils zwei Kettenpaare (A, A⁺) vorgesehen sind, von denen das eine e^r> Kettenpaar (A ') im Takt (F)dcr Bits und das andere Kettenpaar (A) bei der Frequenz (niF) der Trägerwelle arbeitet und die ieweils über einen Summierer und einen von diesem gespeisten Filter auf den Oszillator (VCO)arbehcn.