DE2247183B2 - Verfahren zur herstellung von schaltungen mit wenigstens einem feldeffekttransistor mit einer source-, einer drain- und einer gateelektrode und mit mindestens einem ohmschen schichtwiderstand auf einem gemeinsamen substrat - Google Patents

Verfahren zur herstellung von schaltungen mit wenigstens einem feldeffekttransistor mit einer source-, einer drain- und einer gateelektrode und mit mindestens einem ohmschen schichtwiderstand auf einem gemeinsamen substrat

Info

Publication number
DE2247183B2
DE2247183B2 DE19722247183 DE2247183A DE2247183B2 DE 2247183 B2 DE2247183 B2 DE 2247183B2 DE 19722247183 DE19722247183 DE 19722247183 DE 2247183 A DE2247183 A DE 2247183A DE 2247183 B2 DE2247183 B2 DE 2247183B2
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
drain
resistance
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722247183
Other languages
English (en)
Other versions
DE2247183A1 (de
DE2247183C3 (de
Inventor
Hartwig Dipl.-Ing. 8011 Zorneding Bierhenke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19722247183 external-priority patent/DE2247183C3/de
Priority to DE19722247183 priority Critical patent/DE2247183C3/de
Priority to CH1098873A priority patent/CH560463A5/xx
Priority to GB3613373A priority patent/GB1447236A/en
Priority to US397402A priority patent/US3889358A/en
Priority to SE7312822A priority patent/SE390085B/xx
Priority to JP48106414A priority patent/JPS4973086A/ja
Priority to NL7313070A priority patent/NL7313070A/xx
Priority to FR7334108A priority patent/FR2200624B1/fr
Priority to LU68478A priority patent/LU68478A1/xx
Priority to CA181,829A priority patent/CA1004373A/en
Priority to IT29330/73A priority patent/IT993410B/it
Priority to BE136071A priority patent/BE805346A/xx
Publication of DE2247183A1 publication Critical patent/DE2247183A1/de
Publication of DE2247183B2 publication Critical patent/DE2247183B2/de
Publication of DE2247183C3 publication Critical patent/DE2247183C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/817Combinations of field-effect devices and resistors only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

und und wobei zur Herstellung, des Widerstandes ebenfalls in einem Verfahrensschritt eine Ionenimplantation einer vorgegebenen lonensorte vorgegebener Ionenenergie und vorgegebener lönenmenge vorgenommen wird, dadurch g e k e η η ζ ei c h net, daß die Ionenimplantation in der Kanalzone des Feldeffekttransistors und die Ionenimplantation zur Herstellung des Widerstandes in einem' einzigen Verfahrensschritt gleichzeitig durch eine einzige Ionenimplantation einer vorgegebenen lonensorte vorgegebener Ionenenergie und vorgegebener ionenmenge vorgenommen wird, wobei die Ionenenergie und die lönenmenge so ausgewählt werden, daß der Schichtwiderstand einen Wert besitzt, der größer ist als die Widerstandswerte des Feldeffekttransistors in seinem Durchlaßbereich und der kleiner ist als die Widerstandswerte des Feldeffekttransistors in seinem Sperrbereich. :·.-;'
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch eine Dünnoxidschicht (33, 55) hindurch die Ionen in der Kanalzone implantiert werden. ;
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei Verwendung eines η leitenden ίΟΩ cm Siliziumsubstrats, in welches p-leitende Gebiete eindiffundiert werden, die als Source-, Drain- und als Anschlußgebiete dienen, positive Borionen implantiert werden. :
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Energie der implantierten Ionen etwa 38 keV beträgt und daß die Implantationsdosis im Bereich zwischen 7x10" und 1,2 χ 1012 Ionen pro cm2 liegt.
5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei Verwendung eines p-leitenden Siliziumsubstrats, in welches η-leitende Gebiete eindiffundiert sind, die sis Source-, Drain- und als Anschlußgebiete dienen, negative Phosphorionen implantiert werden.
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor mit einer Source-, einer Drain- und einer Gateelektrode und mit mindestens einem ohmschen Schichtwiderstand auf einem gemeinsamen Substrat. bei dem auf der Oberfläche des Substrates in Fnp"^m~"™Fc1ae1fe1iciirSii^törll''wira ebenfalls eine Implantation vorgenommen. Bei der Implantation am Trrmsisiör wird dabei dessen Gateelektrode als Dgitierungsmaske benutzt. Diese Implantation am Feldeffekttransistor dient dazu, die Gate-Überlap-
pungskapazität zu verkleinern und damit die Schaltschneliigkeit des Transistors zu erhöhen.
Aus d'et" US-PS 36 79 492 ist ein Verfahren zur Herstellung eines Feldeffekttransistors mit Hilfe einer Ionenimplantation bekannt. Auf einer Oberfläche eines
dotierten Substrats aus Halbleitermaterial wird dort eine elektrisch isolierende Schicht aufgebracht, auf deren Oberfläche zunächst die Gateelektrode des Feldeffekttransistors hergestellt wird. Anschließend werden die Source- und Draingebiete mit Hilfe der Ionenimplantation hergestellt. Die elektrisch isolierende Schicht weist dazu in der Umgebung der Gateelektrode eine so geringe Schichtdicke auf, daß die Implantationsionen durch sie hindurch in die Oberfläche des Substrats eindringen können. Nach Temperaturbe-
handlungen zum Ausheilen des durch die Implantationsstoffe gestörten Substratgitters wird mit Hilfe von Ätzmaskeh die elektrisch isolierende Schicht über den Source- und Praingebieten weggeätzt und die Oberfläche des Substrats kontaktierl.
Aus der Veröffentlichung »Applied Physics Letters«, Vol. 18,1971, Nr.· 11, S. 502 und 504, ist ein Verfahren zur Herstellung eines Feldeffekttransistors bekannt, bei dem ein Verfahrensschritt darin besteht, daß in der kanaizone des Feldeffekttransistors eine Ionenimplantation einer vorgegebenen lonensorte, vorgegebener Ionenenergie und vorgegebener lönenmenge so vorgenommen wird, daß ein Feldeffekttransistor vom Anreicherungstyp entsteht und gleichzeitig die Einsatzspannung des Feldeffekttransistors abgesenkt wird. In diesem Verfahrensschritt werden dabei mittels dieser Ionenimplantation in die Kanalzone dieser Transistoren zusätzliche Ladungsträger eingebracht. Unter einem Trafisistor vom Anreicherungstyp wird ein Transistor verstanden, der bei einer Gatespannung von OVoIt gegenüber der Sourceelektrode irn Sperrzustand ist
Die Anforderung einer möglichst kleinen Einsatzspannung bei Transistoren vom Anreicherungstyp wird deshalb gestellt, damit die Versorgungsspannung und die Verlustleistung des Transistors niedrig gehalten werden kann.
Bei Schaltungen der eingangs genannten Art haben ohmsche Schichtwiderstände gegenüber Lastwiderständen, die aus Transistoren vom Anreicherungstyp
bestehen, den Vorteil, daß sie keine Einsatzspannung aufweisen...
Die; Durchführung einer Ionenimplantation am Feldeffekttransistor und die Durchführung einer ionenimplantation zur Herstellung eines Schichtwiderstandes bedeutet! daß ein" relativ komplizierter Verfahrensschritt doppelt ausgeführt werden muß. Eine Ionenimplantation erfordert zunächst eine Maskierung, eine Justierung der Maske, die Ionenimplantation selbst und anschließend das Entfernen der Maske. '
Aulgabe der Erfindung ist es daher, ein Verfahren zur Herstellung einer Schaltung der eingangs genannten Art anzugeben, bei dem in technisch einfacher Weise sowohl die Einsatzspannung des Feldeffekttransistors abgesenkt wird als auch derohmsche Schichtwiderstand hergestellt wird. Ferner soll jeder Schichtwiderstand einer Schaltung der eingangs genannten Art einen Wert besitzen, der größer ist als die Widerstandswerte eines jeden der Feldeffekttransistoren'in seinem Durchlaßbereich und der kleiner ist als die Widerstandswerte eines jeden der Feldeffekttransistoren in seinem Sperrbereich.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß die Ionenimplantation in der Kanalzone des Feldeffekttransistors und die Ionenimplantation zur Herstellung des Widerstandes in einem einzigen Verfahrensschritt gleichzeitig durch eine einzige Ionenimplantation einer vorgegebenen lonensorte, vorgegebener Ionenenergie und vorgegebener lonenmenge vorgenommen wird, wobei die Ionenenergie und die lonenmenge so ausgewählt werden, daß der Schichtwiderstand einen Wert besitzt, der größer ist als die Widerstandswerte des Feldeffekttransistors in seinem Durchlaßbereich und der kleiner ist als die Widerstandswerte des Feldeffekttransistors in seinem Sperrbereich.
Ein Vorteil dieses Verfahrens liegt darin, daß die Herstellung von Schaltungen der eingangs genannten Art wesentlich einfacher ist, da jetzt nur noch ein einziger Implantationsschritt notwendig ist.
Ein weiterer Vorteil des Verfahrens besteht darin, daß die nach ihm hergestellten Schaltungen weniger Fläche benötigen, da eine Doppelmaskierung und eine dadurch bedingte zusätzliche Justierungenauigkeit vermieden wird.
Der Erfindung liegt die neue Erkenntnis zugrunde, daß es für eine bestimmte lonensorte bei einer bestimmten Implantationsenergie einen wohldefinierten Dosisbereich gibt, in dem ein Feldeffekttransistor vom Anreicherungstyp mit niedriger Einsatzspannung und Widerstände mit hohem Schichtwiderstand durch einen einzigen Implantationsschritt auf gemeinsamem Substrat realisiert werden können.
Bevorzugte Ausführungen des Verfahrens gehen aus den Unteransprüchen hervor.
Ein Vorteil einer nach dem Verfahren hergestellten Schaltung der eingangs genannten Art ergibt sich daraus, daß die Einsatzspannungen der Feldeffekttransistoren bei etwa 500 mV liegen und daß die Widerstandswerte der Schichtwiderstände im Bereich von 500 YQ. bis 1 ΜΩ liegen.
Das erfindungsgemäße Verfahren wird nachstehend anhand von Ausführungsbeispielen näher erläutert.
In der Fig. 1 ist in schematischeir Darstellung der Aufbau einer nach dem erfindungsgemäßen Verfahren hergestellten Schaltung, die aus einem Feldeffekttransistor und einem Widerstand besteht, dargestellt.
F i g. 2 zeigt das elektrische Schaltbild einer Schaltung nach Fig. 1.
Fi g. 3 zeigt den Schichtwiderstand und die Einsatzspannung von p-Kanal-MOS-Transistoren in Abhängigkeit von der Implantationsdosis.
Im folgenden wird die Herstellung einer in den F i g. 1 und 2 dargestellten Schaltung eines Inverters, der aus einem Feldeffekttransistor und einem Widerstand besteht, beschrieben. In der Fi g. 1 ist das Substrat, auf dem die gesamte Schaltung aufgebracht ist, mit 1 bezeichnet Vorzugsweise besteht dieses Substrat aus n-leitendem 10 Ohm - cm Silizium. Auf dieses Substrat wird in einem Verfahrensschritt eine etwa 1 μτη dicke Dickoxidschicht aus SiO2 aufgebracht In einem weiteren Verfahrensschritt werden in dieser Dickoxidschicht Bereiche, unter welchen durch Diffusion Source-, Drain- und Anschlußgebiete hergestellt werden sollen, entfernt Das Source-Gebiet ist beispielsweise das vorzugsweise p:dotierte Gebiet 2 und das Drain-Gebiet beispielsweise das vorzugsweise ebenfalls p-dotierte Gebiet 4. Zwischen dem Source-Gebiet 2 und dem Drain-Gebiet 4 befindet sich die Kanalzone 3 des Feldeffekttransistors. Der Widerstandsbereich 5, in dem später durch Ionenimplantation der ohmsche Widerstand hergestellt werden soll, befindet sich beispielsweise zwischen dem p-dotierten Drain-Gebiet 4 und dem p-dotierten Anschlußgebiet 6. In einem weiteren Verfahrensschritt wird die Dickoxidschicht über der Kanalzone 3 und dem Widerstandsbereich 5, in welche Ionen implantiert werden sollen, entfernt. Gleichzeitig wird die während der Diffusion in Source-, Drain- und Anschlußgebieten entstandene SiO2-Schicht entfernt. Auf die nun freiliegenden Bereiche wird eine etwa 0,12 μηι starke Dünnoxidschicht aufgebracht. In dem Bereich 33 über der Kanalzone des Feldeffekttransistors und dem Bereich 55 über dem Bereich des ohmschen Widerstandes werden nun in einem weiteren Verfahrensschritt Ionen, vorzugsweise positive Borionen, implantiert. Wegen der wesentlich höheren Dotierung der diffundierten p-Gebiete ist eine Implantation von Ionen in diese Gebiete nicht störend. Die an der fertigen Schaltung verbleibenden Dickoxidschichten sind mit dem Bezugszeichen 7 versehen.
Durch den Implantationsschritt wird durch Ionenimplantation in der Kanalzone 3 die Einsatzspannung des Feldeffekttransistors erniedrigt und gleichzeitig durch die Ionenimplantation in dem Widerstandsbereich 5 der ohmsche Widerstand hergestellt. Vorzugsweise beträgt die Dosis der Ionenimplantation 7x10" bis 1,2x1012 Ionen pro cm2 und die Energie der Ionenimplantation etwa38keV.
In den beiden letzten Verfahrensschritten wird zunächst die Dünnoxidschicht an den Stellen, an denen die p-Gebiete kontaktiert werden sollen, entfernt und die Kontakte und Leiterbahnen aufgedampft.
In der F i g. 2 ist der Feldeffekttransistor des Inverters mit 22 und der Widerstand des Inverters mit 66 bezeichnet. Die Schaltungspunkte 88, 99, 100, 111 der Schaltung der F i g. 2 sind in der Schaltungsanordnung der F i g. 1 dargestellt. Dabei entspricht der Punkt 88 der Sourceelektrode 8, der Punkt 99 der Gateelektrode 9, der Punkt 100 der Drainelektrode 10 des Feldeffekttransistors. Der Punkt 100 in dem nach der F i g. 2 der Drainanschluß des Feldeffekttransistors 22 und das eine Ende des Widerstandes 66 zusammengeschaltet sind, entspricht in der F i g. 1 der Elektrode 10. Der Punkt 111 der F i g. 2 entspricht der Elektrode 11 der F i g. 1.
Bei der Herstellung der oben beschriebenen Schaltung betrug die Einsatzspannung der Feldeffekttransi-
stören bei einer Dosis von 1012 Ionen/cm2 und einer Energie von 38 keV der lonenimphntation etwa 50OmV. Die Kanallänge der Feldeffekttransistoren betrug etwa 8 μηι, in der F i g. 1 ist diese Länge durch die mit 31 bezeichnete Linie dargestellt. Die Kanalweite, das ist die Ausdehnung der Kanalzone senkrecht zur Zeichenebene betrug etwa 65 μΐυ. In dem gleichen Implantationsschritt wurden Widerstände realisiert, die in dem Bereich von 500 kQ bis 1 ΜΩ lagen.
In der F i g. 3 ist der gemessene Schichtwiderstand Rs, das ist der Widerstand eines definierten Gebietes einer quadratischen Fläche, von ohmschen Widerständen und die gemessene Einsatzspannung Ut von p-Kanal-MOS-Transistoren in Abhängigkeit von der Implantationsdosis dargestellt. Die Funktion 13 stellt die Einsatzspannung Ur'm Abhängigkeit von der Dosis, die Funktion 14 den Schichtwiderstand Rs in Abhängigkeit von der Dosis dar. Der schraffierte Bereich 15 gibt an, in welchem Bereich sich die Dosis der Ionenimplantation bewegen darf, daß der Feldeffekttransistor noch vom Anrekherungstyp ist und daß der Widerstand eine infolge der Umdotierung des Substrates an der Oberfläche p-leitendc Widerstandsschicht ist. Durch die Ionenimplantation wird in diesem Bereich 15 durch das Kontaktpotential des Gatemetalls infolge der Umdotierung des Substrates eine genügend große Verarmungszone aufgebaut, so daß in dieser Schicht noch keine beweglichen Ladungsträger auftreten können.
Die bei der Herstellung der Schaltungen nach dein erfindungsgemäßen Verfahren auftretende und oben angegebene große Streuung der Widerstandswerte spielt keine Rolle, da für die Funktionsfähigkeit dieser Schaltungen nur die Bedingung gilt, daß der Widerstand der Lastelemente groß gegen den Durchlaßwidcrsland der Schalttransistoren und klein gegen deren Sperrwiderstand ist. Die Streuung der Widerstandswertc beeinträchtigt also nicht die Funktion.
Gemäß einer Weiterbildung der Erfindung besteht das Substrat aus p-leitendem Silizium. In diesem Falle sind die eindiffundierten Gebiete η-leitend. Die Implantation von Ionen in die Kanalzone und in den Widerstandsbereich erfolgt mit negativen Phosphorionen.
Hierzu 2 Blatt Zeichnungen
* I
· ff*»

Claims (1)

  1. iliilli '-SPJrSii'?-·-^-·--^=
    werden.
    Ionenenergie
    -,.«--■ yorgenömriien wird, fö^· VQm Anreicherungstyp Einsatzspannung des
DE19722247183 1972-09-26 1972-09-26 Verfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor mit einer Source-, einer Drain- und einer Gateelektrode und mit mindestens einem ohmschen > Schichtwiderstand auf einem gemeinsamen Substrat Expired DE2247183C3 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DE19722247183 DE2247183C3 (de) 1972-09-26 Verfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor mit einer Source-, einer Drain- und einer Gateelektrode und mit mindestens einem ohmschen > Schichtwiderstand auf einem gemeinsamen Substrat
CH1098873A CH560463A5 (de) 1972-09-26 1973-07-27
GB3613373A GB1447236A (en) 1972-09-26 1973-07-30 Methods of manufacturing integrated circuits including field effect transistors
US397402A US3889358A (en) 1972-09-26 1973-09-14 Process for the production of high value ohmic load resistors and mos transistors having a low starting voltage
SE7312822A SE390085B (sv) 1972-09-26 1973-09-20 Sett att tillverka integrerade kretsar med minst en felteffekttransistor och med minst ett motstand pa ett gemensamt substrat
JP48106414A JPS4973086A (de) 1972-09-26 1973-09-20
NL7313070A NL7313070A (de) 1972-09-26 1973-09-21
FR7334108A FR2200624B1 (de) 1972-09-26 1973-09-24
LU68478A LU68478A1 (de) 1972-09-26 1973-09-24
CA181,829A CA1004373A (en) 1972-09-26 1973-09-25 Process to manufacture mos transistors of high resistivity and low breakdown
IT29330/73A IT993410B (it) 1972-09-26 1973-09-25 Procedimento per la fabbricazione di resistori di carico ad elevata resistenza ohmica e di transistori mos con piccola tensione di innesco
BE136071A BE805346A (fr) 1972-09-26 1973-09-26 Procede pour fabriquer des resistances de charge de valeur ohmique elevee et des transistors mos a faible tension de seuil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722247183 DE2247183C3 (de) 1972-09-26 Verfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor mit einer Source-, einer Drain- und einer Gateelektrode und mit mindestens einem ohmschen > Schichtwiderstand auf einem gemeinsamen Substrat

Publications (3)

Publication Number Publication Date
DE2247183A1 DE2247183A1 (de) 1974-04-25
DE2247183B2 true DE2247183B2 (de) 1977-02-10
DE2247183C3 DE2247183C3 (de) 1977-10-20

Family

ID=

Also Published As

Publication number Publication date
DE2247183A1 (de) 1974-04-25
FR2200624A1 (de) 1974-04-19
SE390085B (sv) 1976-11-29
CA1004373A (en) 1977-01-25
GB1447236A (en) 1976-08-25
JPS4973086A (de) 1974-07-15
CH560463A5 (de) 1975-03-27
US3889358A (en) 1975-06-17
NL7313070A (de) 1974-03-28
FR2200624B1 (de) 1977-09-09
LU68478A1 (de) 1973-12-07
BE805346A (fr) 1974-01-16
IT993410B (it) 1975-09-30

Similar Documents

Publication Publication Date Title
DE2326751C3 (de) Halbleiterbauelement zum Speichern und Verfahren zum Betrieb
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE1489893B1 (de) Integrierte halbleiterschaltung
DE2619663B2 (de) Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE1464390B2 (de) Feldeffekttransistor
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE3440674A1 (de) Feldeffekt-transistor
DE1639372B2 (de) Isolierschicht Feldeffekttransistor
DE1514374B1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1564221A1 (de) Halbleiterbauelement vom Feldeffekttyp,insbesondere zur Realisierung von logischen Funktionen
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE2832154A1 (de) Halbleitervorrichtung mit isoliertem gate
DE2604088A1 (de) Integrierte halbleiterschaltung
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3149101C2 (de)
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE3230067A1 (de) Permanentspeichervorrichtung
DE2426447A1 (de) Komplementaere transistorschaltung zur durchfuehrung boole'scher verknuepfungen
DE2247183C3 (de) Verfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor mit einer Source-, einer Drain- und einer Gateelektrode und mit mindestens einem ohmschen > Schichtwiderstand auf einem gemeinsamen Substrat
DE2613096A1 (de) Halbleiteranordnung
DE2247183B2 (de) Verfahren zur herstellung von schaltungen mit wenigstens einem feldeffekttransistor mit einer source-, einer drain- und einer gateelektrode und mit mindestens einem ohmschen schichtwiderstand auf einem gemeinsamen substrat

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee