DE2247183A1 - Verfahren zur herstellung von hochohmigen lastwiderstaenden und mos-transistoren kleiner einsatzspannung - Google Patents
Verfahren zur herstellung von hochohmigen lastwiderstaenden und mos-transistoren kleiner einsatzspannungInfo
- Publication number
- DE2247183A1 DE2247183A1 DE19722247183 DE2247183A DE2247183A1 DE 2247183 A1 DE2247183 A1 DE 2247183A1 DE 19722247183 DE19722247183 DE 19722247183 DE 2247183 A DE2247183 A DE 2247183A DE 2247183 A1 DE2247183 A1 DE 2247183A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- areas
- ions
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000005669 field effect Effects 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 4
- -1 boron ions Chemical class 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000000969 carrier Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
- H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT München 2, den 26.9*72
Berlin und München Witteisbacherplatz
VPA 72/7113
Verfahren zur Herstellung von hochohmigen Lastwiderständen und MOS-Transistoren kleiner Einsatzspannung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor
mit einer Source-, einer Drain- und einer Gateelektrode und mit einem Widerstand auf einem gemeinsamen Substrat, das von
einem Substratkörper mit wenigstens einem Feldeffekttransistor ausgeht.
Solche ^Schaltungen sind bekannt. An die Transistoren, die
vom Normally-Off-Typ (Anreicherungstyp) sind, wird dabei die
Anforderung einer möglichst kleinen Einsatζspannung gestellt,
damit die Versorgungsspannung und die Verlustleistung der
Schaltungen niedrig gehalten werden kann. Unter einem Transistor vom Normally-Off-Typ wird ein Transistor verstanden, der bei
einer Gatespannung von 0 V gegenüber der Sourceelektrode im Sperrzustand ist. Die Widerstände solcher Schaltungen, die als
hochohmige Lastelemente dienen, sollen groß gegenüber dem Durchlaßwiderstand des Schalttransistors sein, jedoch klein
gegenüber dem sehr hohen Sperrwiderstand des Schalttransistors.
Es ist bekannt, solche Lastwiderstände durch Ionenimplantation
herzustellen. Gegenüber Lastwiderständen, die aus Transistoren vom Anreicherungstyp bestehen, haben ohmsche Lastwiderstände
den Vorteil, daß sie keine Einsstzspennungen aufweisen.
Es ist weiterhin bekannt, mit Hilfe der Ionenimplantation, die
Einsatzspannung von Feldeffekttransistoren, dadurch herabzusetzen,
daß in die Kanalzone dieser Transistoren zusätzliche
409817/0431
VPA $/712/2136 vP/LoC
Ladungsträger gebracht werden.
Eine Aufgabe der Erfindung ist es, ein Verfahren Eur Herstellung
einer Schaltung mit wenigstens einem Feldeffekttransistor und wenigstens einem Widerstand anzugeben, bei dem in technisch einfacher
Weise sowohl die Einsatzspannung des Feldeffekttransistors
abgesenkt wird als auch der ohmsehe Widerstand hergestellt wird.
Diese Aufgabe wird durch ein Verfahren gelöst, das erfindungsgemäß
dadurch gekennzeichent ist, daß eine Ionenimplantation vorgenommen wird, bei der gleichzeitig der Widerstand hergestellt
und in der Kanalzone de» Feldeffekttransistore implantiert
wird, so daß die Einsatzspennung des Feldeffekttransistors abgesenkt wird, wobei die implantierte lonenmenge und deren
Ionen-Energie, so ausgewählt werden, daß ein Feldeffekttransistor vom Anreicherungstyp entsteht und der Widerstand einen
Wert besitzt, der groß ist gegenüber dem Durchlaßwiderstand des leitenden Feldeffekttransistors und klein ist gegenüber
dem Sperrwiderstand des Feldeffekttransistors.
Ein Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß die Herstellung veλ wie oben angegebenen, erfindungsgemäßen
Schaltungen wesentlich einfacher ist als die Herstellung von bekannten Schaltungen aus Feldeffekttransistoren und Widerständen
in beispielsweise herkömmlicher Einkanal-MOS-Technik.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht derin, daß die nach ihm hergestellten Schaltungen weniger Fläche
benötigen und eine niedrigere Verlustleistung aufweisen, als beispielsweise Schaltungen in herkömmlicher Einkanal-MOS-Technik
ohne Ionenimplantation.
Vorzugsweise werden nach dem erfindungsgemäßen Verfahren Schaltungen in MOS-Technik hergestellt. Dabei besteht das Substrat
vorzugsweise aus η-Silizium, in welches die p-leitenden Source-
und Draingebiete eindiffundiert sind. Auf dem Substrat ist eine
409817/0431
Siliziumdioxidschicht aufgebracht, die an den Stellen, an denen
eine Ionenimplantation .effolgen soll, also βη den Stellen an
denen sich die Xanälzone der Feldeffekttransistoren bzw, die
Bereiche der ohmschen Widerstände befinden, so dünn ist, daß durch sie hindurch implantiert werden kann,, Die Leiterbahnen
und Metallkontakte bestehen bei dieser Anordnung vorzugsweise 8US Aluminium. ,'.Zur Absenkung der Einsatz spannung der Feldeffekttransistoren
und zur Herstellung der ohmschen Widerstände werden in die Kanalzonen, bzw. in die Bereiche der
ohmschen Widerstände vorzugsweise positive Borionen implantiert.
Ein Vorteil einer nach dem erfindungsgemäßen Verfahren hergestellten,
wie oben angegebenen Schaltung ergibt sich daraus, daß die Einsatzspannung der Feldeffekttransistoren bei etwa 500 mV
liegt, und daß der Widerstand der Lastwiderstände im Bereich' von 500 kxi bis 1 Ha liegt.
Weitere Erläuterung der Erfindung gehen aus der Beschreibung
und den Figuren bevorzugter Ausführungsbeispiele der Erfindung und ihrer Weiterbildungen hervor.
In der Figur 1 ist in schematischer Darstellung der Aufbau einer
nach dem erfindungsgemäßen Verfahren hergestellten Schaltung, die aus einem Feldeffekttransistor und einem Widerstand besteht,
dargestellt.
Figur 2 zeigt das elektrische Schaltbild einer Schaltung nach
Figur 1. ■
Figur 3 zeigt den Schichtwiderstand und die Einsatzspannung von
p-Kanal-MOS-Transistoren in Abhängigkeit von der Implantationsdosis.
Im folgenden wird die Herstellung einer in den Figuren 1 und
dargestellten Schaltung eines Inverters, der aus einem Feldeffekttransistor und einem Widerstand besteht, beschrieben. In der
409817/0431
Figur 1 ist das Substrat» auf dem die gesamte Schaltung aufgebrachi
ist, mit 1 bezeichnet. Vorzugsweise besteht dieses Substrat aus n-leitendem 10 Ohm.cm Silizium. Auf dieses Substrat wird in
einem Verfahrensschritt eine vorzugsweise etwa 1 /um dicke
Dickoxidschicht aus SiOp aufgebracht. In einem weiteren Verfahrensschritt
werden in dieser Dickoxidschicht Bereiche, unter welchen durch Diffusion Source-, Drain- und Anschlußgebiete
hergestellt werden sollen, entfernt. Das Source-Gebiet ist beispielsweise das vorzugsweise p-dotierte Gebiet 2 und das
Drθingebiet beispielsweise das vorzugsweise ebenfalls p-dotierte
Gebiet 4. Zwischen diesen beiden Gebieten 2 und 4 befindet sich die Kanalzone 3 des Feldeffekttransistors. Der Bereich 5, in dem
später durch Ionenimplantation der ohmsche Widerstand hergestellt werden soll, befindet sich beispielsweise zwischen dem
p-dotierten Gebiet 4 und dem p-dotierten Anschlußgebiet 6. In einem weiteren Verfahrensschritt wird die Dickoxidschicht über
den Bereichen (3, 5)> in welchen Ionen implantiert werden sollen,
entfernt. Gleichzeitig wird die während der Diffusion in Source-, Drain-,und Anschlußgebieten entstandene SiO^-Schicht
entfernt. Auf die nun freiliegenden Bereiche wird eine vorzugsweise etwa 0,12 /um starke DUnnoxidschicht aufgebracht. In dem
Bereich 33 über der Kanalzone des Feldeffekttransistors und dem Bereich 55 über dem Bereich des ohmschen Widerstandes werden
nun .in einem weiteren Verfahrensschritt Ionen, vorzugsweise positive Borionen, implantiert. Wegen der wesentlich höheren
Dotierung der diffundierten p-Gebiete ist eine Implantation von Ionen in diese Gebiete nicht störend. Die an der fertigen
Schaltung verbleibenden Dickoxidschichten sind mit dem Bezugszeichen 7 versehen.
Durch den Implantationsschritt wird durch Ionenimplantation in dem Bereich 3 die Einsatzspannung des Feldeffekttransistors
erniedrigt und gleichzeitig durch die Ionenimplantation in dem Bereich 5 der ohmsche:.;. Lastwiderstand hergestellt. Vorzugsweise
beträgt die Dosis der Ionenimplantation 7 x 10 bis 1,2 χ 1012
Ionen pro cm und die Energie der Ionenimplantation etwa 38 keV.
409817/0431
In den beiden letzten Verfahrensschritten wird zunächst die DUnnoxidschicht an den Stellen, an denen die p-Gebiete kontaktiert
werden sollen, entfernt und.die Konatkte und Leiterbahnen
aufgedampft.
In der Figur 2 ist der Feldeffekttransistor des Inverters mit 22 und der Widerstand des Inverters mit 66 bezeichnet. Die
Schaltungspunkte 22, 66, 88, 99, 111 der Schaltung der Figur sind in der Schaltungsanordnung der Figur 1 dargestellt,, Dabei
entspricht der Punkt 88 der Sourceelektrode 8, der Punkt 99 der Gateelektrode 9, der Punkt 100 der Drainelektrode 10 des
Feldeffekttransistors. Der Punkt 100 in dem nach der Figur 2 der Drainanschluß des Feldeffekttransistors 99 und das eine
Ende des Widerstandes 66 zusammengeschaltet sind, entspricht in der Figur 1 der Elektrode 10. Der Punkt 111 der Figur 2 entspricht
der Elektrode 11 der Figur 1.
Mit Hilfe des erfindungsgemäßen Verfahrens wurden, wie oben beschriebene Schaltungen hergestellt. Dabei betrug die Einsatz-
■ 12 spannung der Feldeffekttransistoren bei einer Dosis von 10
Ionen/cm und einer Energie von 38 keV der Ionenimplantation etwa 500 mV. Die Kanallänge der Feldeffekttransistoren betrug
etwa 8 /um, in der Figur 1 ist diese Länge durch die mit 31 bezeichnete Linie dargestellt. Die Kanalweite, das ist die Ausdehnung
der Kanalzone senkrecht zur Zeichenebene betrug etwa 65 /um
In dem gleichen Implaniafcbnsschritt wurden Widerstände realisiert,
die in dem Bereich von 500 k.o. bis 1 Ma lagen.
In der Figur 3 ist der gemessene Schichtwiderstand Rg, das ist
der Widerstand eines definierten Gebietes einer quadratischen Fläche, von ohmschentWiderständen und die gemessene Binsatzspannung
von p-Kanal-MOS-Trensistoren in Abhängigkeit von
der Implantationsdosis dargestellt. Die Funktion 13 stellt die Einsetzspannung in Abhängigkeit von der Dosis, die Funktion
den Schichtwiderstand in Abhängigkeit von der Dosis dar. Der schraffierte Bereich 15 gibt an, in welchem Bereich sich die
Dosis der Ionenimplantation bewegen darf» daß der Feldeffekt-
409817/0431
transistor noch vom Normally-Off-Typ ist und daß der Widerstand
eine infolge der Umdotierung des Substrates an der Oberfläche p-leitende Widerstandsschicht ist. Durch die Ionenimplantation
wird in diesem Bereich 15 durch das Kontaktpotential
des Gatemetalls infolge der Umdotierung des Substrates eine
genügend große Verarmungszone aufgebaut, so daß-HieserSchicht
noch keine beweglichen Ladungsträger auftreten Rönnen.
Die bei der Herstellung der Schaltungen nach dem erfindungsgemäßen
Verfahren auftretende und oben angegebene große Streuung der Widerstandswerte spielt keine Rolle, da für die Funktionsfähigkeit dieser Schaltungen nur die Bedingung gilt, daß der
Widerstand der Lastelemente groß gegen den Durchlaßwiderstand der Schalttransistoren und klein gegen deren Sperrwiderstand ist.
Die Streuung der Widerstandswerte beeinträchtigt also nicht die Funktion.
Ί, .
In der Figur 4 ist eine erfindungsgemäße Schaltung, ein Flip-Flop»
das als Speicherelement dient und aus zwei Feldeffekttransistoren und zwei Lastwiderständen besteht dargestellt.
Der Lastwiderstand des Transistors 24 ist mit 26, der Lastwiderstand
des Transistors 23 mit 25 bezeichnet. Die in der Figur dargestellte Schaltung, bzw. mehrere dieser Schaltungen
können ohne weiteres auf einem gemeinsamen Substrat aufgebracht werden.
Gemäß einer Weiterbildung der Erfindung ist das Substrat, auf dem die Lastwiderstände und die Feldeffekttransistoren aufgebaut
sind ein p-leitender Silizium-Halbleiterkörper. In diesem Falle sind die eindiffundierten Gebiete η-leitend. Die Implantation
von Ionen in die Kanalzone und in den Bereich des La st wider stände s erfolgt mit \ P ~ Ionen.
7 Patentansprüche
4 Figuren
4 Figuren
409817/0431
Claims (7)
- PatentansprücheVerfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor mit einer Source-, einer Drain- und einer · Gate-Elektrode und mit einem Widerstand auf einem gemeinsamen Substrat, das ausgehend von einem Substratkörper mit wenigstens einem Feldeffekttransistor, dedurch geke nnzeichnet ist, daß eine Ionenimplantation vorgenommen wird, bei der gleichzeitig der Widerstand hergestellt und in der Kanalzone des· FeIdeffekttansistors implantiert wird, (so daß die Einsatζspannung des Feldeffekttransistors abgesenkt wirdjwobei die implantierte Ionenmenge und deren Ionenenergie so ausgewählt werden, deS ein Feldeffekttransistor vom Anreicherungstyp entsteht und der Widerstand einen Wert besitzt, der groß ist gegenüber dem Durchlaßwiderstand des leitenden Feldeffekttransistors und klein ist gegenüber dem Sperrwiderstand des Feldeffekttransistors«
- 2. Verfahren nach Anspruch 1, dadurch gekennzel ebnet , daß auf das Substrat (1) in einem Verfahrensschritt eine Dickoxidschicht (7) aufgebracht wird, daß diese Dickoxidschicht in einem weiteren Verfahrensschritt in den Bereichen unter welchen Source-, Drain- und Anschlußgebiete (2, 4, 6) hergestellt werden sollen, entfernt wird, und daß diese Gebiet© durch Diffusion dotiert werden, daß die Dickoxidschicht in einem weiteren Verfahrensschritt über den Bereichen (3, 5) in welche später Ionen implantiert werden sollen entfernt wird, wobei gleichzeitig in diesem Verfahrensschritt Siliziumdioxidschichten, die während der vorhergehenden Diffusionsschritte über den Source-, Drain- und Anschlußgebieten entstanden sind, entfernt werden, daß in die nun frei liegenden Bereiche eine Dünnoxidschicht (33» 55) aufgebracht wird und daß durch diese Dünnoxidschicht hindurch Ionen implantiert werden und daß in weiteren Verfahrensschritten die ^ünnoxidechicht an den Stellen, an denen die diffundierten Gebiete kontaktiert werden sollen, entfernt wird, und.die Leiterbahnen und Elektroden (S9 9» 1O9 11) aufgedampft werden (Fig.i).409817/0431, -
- 3· Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß als Substrat ein n-leitendes 10/1.cm Siliziumsubstrat verwendet wird, in welches p-leitende Gebiete eindiffundiert werden, die als Source-, Drain- und als Anschlußgebiete dienen.
- 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß positive Borionen .implantiert werden.
- 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß die Energie der implantierten Ionen etwa 38 keV beträgt und daß die Implantationsdosis im11 12 2Bereich zwischen 7 χ 10 bis 1,2 χ 10 Ionen pro cm liegt.
- 6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich net, daß als Substrat ein p-leitendes Siliziumsubstrat verwendet wird, in welches η-leitende Gebiete eindiffundiert sind, die als Source-, Drain- und als Anschlußgebiete dienen.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß negative Phosphorionen implantiert werden.409817/CU31Leerseite
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19722247183 DE2247183C3 (de) | 1972-09-26 | Verfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor mit einer Source-, einer Drain- und einer Gateelektrode und mit mindestens einem ohmschen > Schichtwiderstand auf einem gemeinsamen Substrat | |
| CH1098873A CH560463A5 (de) | 1972-09-26 | 1973-07-27 | |
| GB3613373A GB1447236A (en) | 1972-09-26 | 1973-07-30 | Methods of manufacturing integrated circuits including field effect transistors |
| US397402A US3889358A (en) | 1972-09-26 | 1973-09-14 | Process for the production of high value ohmic load resistors and mos transistors having a low starting voltage |
| JP48106414A JPS4973086A (de) | 1972-09-26 | 1973-09-20 | |
| SE7312822A SE390085B (sv) | 1972-09-26 | 1973-09-20 | Sett att tillverka integrerade kretsar med minst en felteffekttransistor och med minst ett motstand pa ett gemensamt substrat |
| NL7313070A NL7313070A (de) | 1972-09-26 | 1973-09-21 | |
| FR7334108A FR2200624B1 (de) | 1972-09-26 | 1973-09-24 | |
| LU68478A LU68478A1 (de) | 1972-09-26 | 1973-09-24 | |
| CA181,829A CA1004373A (en) | 1972-09-26 | 1973-09-25 | Process to manufacture mos transistors of high resistivity and low breakdown |
| IT29330/73A IT993410B (it) | 1972-09-26 | 1973-09-25 | Procedimento per la fabbricazione di resistori di carico ad elevata resistenza ohmica e di transistori mos con piccola tensione di innesco |
| BE136071A BE805346A (fr) | 1972-09-26 | 1973-09-26 | Procede pour fabriquer des resistances de charge de valeur ohmique elevee et des transistors mos a faible tension de seuil |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19722247183 DE2247183C3 (de) | 1972-09-26 | Verfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor mit einer Source-, einer Drain- und einer Gateelektrode und mit mindestens einem ohmschen > Schichtwiderstand auf einem gemeinsamen Substrat |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2247183A1 true DE2247183A1 (de) | 1974-04-25 |
| DE2247183B2 DE2247183B2 (de) | 1977-02-10 |
| DE2247183C3 DE2247183C3 (de) | 1977-10-20 |
Family
ID=
Also Published As
| Publication number | Publication date |
|---|---|
| DE2247183B2 (de) | 1977-02-10 |
| NL7313070A (de) | 1974-03-28 |
| LU68478A1 (de) | 1973-12-07 |
| JPS4973086A (de) | 1974-07-15 |
| CH560463A5 (de) | 1975-03-27 |
| GB1447236A (en) | 1976-08-25 |
| FR2200624B1 (de) | 1977-09-09 |
| US3889358A (en) | 1975-06-17 |
| BE805346A (fr) | 1974-01-16 |
| IT993410B (it) | 1975-09-30 |
| SE390085B (sv) | 1976-11-29 |
| FR2200624A1 (de) | 1974-04-19 |
| CA1004373A (en) | 1977-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4013643C2 (de) | Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE2159192A1 (de) | Feldeffektspeichertransistor mit isolierter Gate Elektrode | |
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE69133300T2 (de) | Feldeffektanordnung mit einem Kanal aus polykristallinem Silizium | |
| DE68923629T2 (de) | MIS Bauelement mit zusätzlichem Gate. | |
| DE19623846A1 (de) | Halbleitereinrichtung | |
| DE2903534A1 (de) | Feldeffekttransistor | |
| DE2739586C2 (de) | Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung | |
| DE2832154C2 (de) | ||
| DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
| DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
| DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
| DE2201028A1 (de) | Feldeffekt-Speicherelement | |
| DE2555002C2 (de) | Gleichstromstabile Speicherzelle mit einem bipolaren Transistor und Verfahren zu deren Betrieb | |
| DE19518339C2 (de) | Halbleitereinrichtung und ein Verfahren zur Benutzung derselben | |
| DE3230067A1 (de) | Permanentspeichervorrichtung | |
| DE2216060A1 (de) | Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal | |
| DE1949523B2 (de) | Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor | |
| DE2051623A1 (de) | Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen | |
| DE2641302A1 (de) | N-kanal mis-fet in esfi-technik | |
| DE2247183A1 (de) | Verfahren zur herstellung von hochohmigen lastwiderstaenden und mos-transistoren kleiner einsatzspannung | |
| DE2247183C3 (de) | Verfahren zur Herstellung von Schaltungen mit wenigstens einem Feldeffekttransistor mit einer Source-, einer Drain- und einer Gateelektrode und mit mindestens einem ohmschen > Schichtwiderstand auf einem gemeinsamen Substrat | |
| DE2363577A1 (de) | Kombination aus einem bipolaren transistor und einem mos-feldeffekttransistor | |
| DE2524579A1 (de) | Logik-glied |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| EHJ | Ceased/non-payment of the annual fee |