DE2236265A1 - Anordnung zur nachregelung der phase oertlicher signale eines taktgebers auf eine empfangene impulsfolge - Google Patents
Anordnung zur nachregelung der phase oertlicher signale eines taktgebers auf eine empfangene impulsfolgeInfo
- Publication number
- DE2236265A1 DE2236265A1 DE2236265A DE2236265A DE2236265A1 DE 2236265 A1 DE2236265 A1 DE 2236265A1 DE 2236265 A DE2236265 A DE 2236265A DE 2236265 A DE2236265 A DE 2236265A DE 2236265 A1 DE2236265 A1 DE 2236265A1
- Authority
- DE
- Germany
- Prior art keywords
- phase
- signals
- frequency
- clock
- clock generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Patentanwalt . 2230265
Dipl.-Phys. Leo Thul
,Stuttgart
H.B.Mader-R>M,Hochreutiner 3-
INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK
Anordnung zur Nachregelung der Phase örtlicher Signale eines Taktgebers auf eine empfangene Impulsfolge.
Die Anmeldung betrifft eine Anordnung zur Nachregelung der
Phase örtlicher Signale eines Taktgebers auf eine empfangene Impulsfolge mittels einer Phasenvergleichsschaltung, in der
die Phasenlage von den empfangenen Signalen mit den örtlich erzeugten Signalen verglichen wird und von dem Vergleichsergebnis
Einstellkriterien für das örtlich erzeugte Signal 'abgeleitet werden, insbesondere für asynvhrone PCM Demultiplexer, ·
In einem PCM Demultiplexer werden, gesteuert durch die Datenübertragung,
die zusätzlichen Bit (stuffed) entfernt, die vom Multiplexer eingefügt wurden, um die Übertragungsraten, der verschiedenen
ankommenden Gruppen gleichförmig zu machen. Um den ursprünglichen Gruppentakt in einer isochronen Form wieder herzustellen,
ist eine Phasenvergleichsschaltung notwendig. Eine solche Vergleichsschaltung enthält einen Phasenvergleicher,
an den das empfangene Signal und das Ausgangssignal eines
spannungsgesteuerten Quarzoszillators angelegt werden. Das Ausgangssignal des Vergleichers wird gefiltert und integriert,
am eine Steuerspannung,für den Oszillator zu erzeugen. Eine
solche Vergleichsschaltung kann "analoge Phasenvergleichsschaltung"
11.Juli 1972
Ti/Mr
Ti/Mr
209886/1180 -/-
H.B.Mader >2
genannt werden.
genannt werden.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung der obengenannten Art zu schaffen, die digital arbeitet. Dies wird
erfindungsgemäß dadurch erreicht, daß der Taktgeber Signale mit einer Folgefrequenz erzeugt, die eine bestimmte Beziehung
zum Mittelwert der Frequenz der empfangenen Signale hat, daß der Taktgeber η Ausgänge hat, die um 36Ο0 /n phasenverschobene
Signale der gleichen Folgefrequenz abgeben, daß eine Verteilers-chaltung vorgesehen ist, die nur die Signale eines
Ausganges des Taktgebers an den Phasenvergleicher durchschaltet und daß in Abhängigkeit vom Phasenvergleich die Verteilerschaltung
schrittweise zyklisch so weitergeschaltet wird, daß optimale Phasenübereinstimmung besteht. Weiterbildungen der
Erfindungen sind den Untwransprüchen zu entnehmen.
Die Erfindung wird nun anhand des in den beiliegenden Zeichnungen dargestellten Ausfiihrungsbeispieles näher erläutert.
Es zeigen:
Fig.l ein Blockschaltbild einer Phasenvergleichsschaltung,
Fig.2 die Schaltung des Phasenverglelchers, Verstärkers, und
spannungsgesteuerten Multivibrators nach Fig.l,
Fig.3 ein logisches Schaltbild des Vergleichers nach Fig.l und
Fig.4 ein Diagramm mit verschiedenen Impulsformen zur Erläuterung
der Arbeitsweise des Verteilers gemäß Fig.3.
Bei der in Fig.l dargestellten Anordnung wird angenommen, daß das Eingangssignal Tw ein typisches asynchrones PCM Signal ist,
dessen Frequenz variieren kann. Der im Demultiplexer benötigte isochrone Takt ist mit Tr bezeichnet.
209886/1180
H.B.Mader 3-2
Ein Oszillator 1 mit einer festen Frequenz fc gibt 4 Ausgangssignale
ab, die jeweils die Frequenz fc haben, jedoch eine Phasenverschiebung von 90 Grad zwischen aufeinanderfolgenden
Ausgängen. Diese 4 Ausgangssignale werden an einen Verteiler angelegt, der so aufgebaut ist, daß er die Ausgänge nacheinander,
immer nur einen zu einer Zeit, in Abhängigkeit von Impulsen auswählt, die von einem Spannungsgesteuerten Multivibrator
3 abgegeben werden. Das Ausgangssignal des Verteilers
besteht also aus Impulsbündeln der Frequenz fc /0°, fc /90°,
fc /l80°, fc /270°, fc /0° usw., wobei jedes Bündel gegenüber
dem vorhergehenden Bündel um eine Phasenverschiebung Von 90° zurückstellt. Das Ausgangssignal Tr des Verteilers wird zusammen
mit dem Eingangssignal Tw an einen Phasenvergleicher 4 angelegt. Das Ausgangssignal'dieses Phasenvergleichers wird als Steuersignal
für den Multivibrator 3 verwendet. Bei der in· Fig.1 dargestellten
Anordnung hat der Oszillator 1 eine Frequenz, die minimal größer ist als der achtfache benötigte Takt Tr und es
ist deshalb an den Ausgang des Verteilers ein Teilerkreis 5
angeschaltet, der die Frequenz durch 8 teilt. Um die Phasensprünge
zu verringern, die bei Tr auftreten, werden sowohl Tr und Tw über identische Teilerkreise 6,7 mit dem Teilerfaktor N
geleitet, bevor sie an den Phasenvergleicher 4 angelegt werden. Wenn N groß genug gewählt wird, wmrd das Ausgangssignal des
Phasenvergleichers ein sich langsam änderndes Gleichstromsignal. Dieses wird über den Verstärker 8 geleitet und das verstärkte
Signal steuert den Multivibrator 3·
Die feste Frequenz des Oszi-llators 1 liegt etwas höher, z.B.
weniger als 5$ als es normalerweise nötig wäre. Es wird dadurch
ein sogenannter gesteuerter Schlupf in der Phasenvergleichsschaltung
erzeugt. Wenn eine Taktfrequenz Tr von 6MHz notwendig ist, so kann der Oszillator auf 49MHz ausgelegt werden. Man
erhält dadurch eine wirkliche Taktfrequenz Tr = 49 : 8 = 6,2MHz.
2 0 9 8 8 6/1180 -/-
. 4 H.B.Mader 3-2
Die Phasensprünge von Tr werden dann nach dem TeiierkreiS mit
dem Paktor 8 zu 90°: 8 = 11°. Es wird weiterhin angehömnieri,
daß die maximale Frequenzabweichung von Tw 5Ö0Hz beträgt und
daß die maximale Pulsrate am Ausgang des Multivibrators j5
16küz beträgt. Wenn das Ausgangs signal des PhäsehvergleiöheiS
einen vorgegebenen Schwellwert erreicht, wird ein impuls
an den Verteiler 2 abgegeben, der dann eine Phasenverschiebung
von 11° rückwärts beim Takt Tr hervorruft. Wenn bei dem Signal Tw ein 360 Phasensprung durch den Verlust oder das
zusätzliche Auftreten von einem Bit auftritt, gifait der Vergleicher
ein maximales Ausgangssignal und die ttiaximäle Pülsrate
von l6kHz steuert den Verteiler. Die Phase von Tr geht dann fortlaufend rückwärts in 11° Schritten mit einer maximalen
Rate von 16.000 Schritten je Sekunde, bis der Phaserivergleicher angibt, daß wieder Synchronismus besteht, iferiri
das Ausgangssignal des Vergleichers unter den Schwellwert absinkt.
Bei einer praktischen Ausführung ist der PhaSetivergleicher
einfach eine bistabile Kippschaltung 10 (Pig.2), die durch das"
Signal Tw in den einen Zustand und durch das Signal Tr in
den anderen Zustand gekippt wird. Beide dieser Signale ktfritteri
gemäß Fig.l auch durch den Faktor N geteilt sein. Ein Ätisgangssignal
der Kippschaltung wird über einen Transistor Tl und ein Phasenverzögerungsnetzwerk Rl, R2, Cl an die Basis
des Transistors T2 angelegt. Der Kondensator C2 dient als
Filter für Geräusche hoher Frequenz;die Transistoren T2, T?
und Τ4 bilden zusammen eine spannungsgesteuerte Stromquelle,
die ständig Strom aus dem Kondensator C3 zieht. Ein" Schmitt-Trigger
besteht aus den Transistoren To und Tf. Im eingeschalteten
Zustand entlädt der Schmitt-Trigger den Kondensator C3 Über den Transistor T5;durch diese Anordnung ist
".sichergestellt, daß der Kondensator C3 immer vollständig entladen
ist, beovr der ^nächste Zyklus faegihnt. Die am Ausgang
209886/1180
H.B.Mader >2 . .
dieser Anordnung auftretenden Impulse sind die Steuerimpulse für den Verteiler.
Der in Pig.3 dargestellte Verteiler empfängt die 4 Ausgangssignale
fc /O°...fc /270° von dem nicht dargestellten Quarzoszillator.
Diese'4 Signale werden an die 4 Torschaltungen
20(0), 20(90), 20(l80) und 20(270) angelegt, die die Auswahltorschaltungen sind. Die Impulse von dem Multivibrator werden
an eine bistabile Registerkippschaltung 21 angelegt, von der ein Ausgangssignal an 2 bistabile Kippschaltungen 22 und 2>
angelegt wird, die durch die Ausgangssignale der Torschaltungen 20 getaktet werden und als Zeitwiederherstellkreise
dienen. Dieses geschieht,um eine saubere Umschaltung von einem
Ausgang der Torschaltungen 20 auf den nächsten Ausgang zu ermöglichen.
Die zeitlich wiederhergestellten Impulse werden dann an einen Zähler angelegt, der durch 4 teilt und. aus den
bistabilen Kipps-chaltungen 24 und 25 besteht. Die 4 Ausgangssignale
des Zählers werden zur Steuerung der Torsehaltungen
20 verwendet und führen eine aufeinanderfolgende Auswahl der Oszillatorausgangssignale mit einer Rate durch, die durch die
an die bistabile' Kippschaltung 21 angelegten Impulse bestimmt wird. Die Ausgangssignale der Torschaltungen 20 sind paarweise
ODER-mässig zusammengefaßt und über die Tors-chaltung
an einen Kreis mit dem Teilerfaktor 8 angelegt, der aus den bistabilen Kippschaltungen 27, 28, 29 besteht. Wenn die Oszillatorfrequenz
49MHz beträgt, ist das Ausgangssignal der bistabilen Kippschaltung 29 ein 6,2MHz Takt, dessen Phase sich
von Zeit zu Zeit ändert, wie es oben erklärt wurde. Fig.4
zeigt die 4 Oszillatorausgangssignale fc /0° usw., die jeweils
gegenüber dem vorhergehenden Ausgangssignal eine Phasenverzögerung von 90° haben. Danach sind die Ausgangssignale der
bistabilen Kippschaltungen 21, 22 und 23 dargestellt und danach
eines der Ausgangssignale von dem Zähler mit dem Teiler- ' faktor 4. In diesem Beispiel ist ein Zählerausgangssignal
2 09886/1180
H.B.Mader 3-2
dargestellt, das einen Übergang von der Tors-chaltung 20(0)
auf die Torschaltung 20(9o) hervorruft. In der letzten Zeile der Fig.4 ist das Ergebnis dieses Überganges als Ausgangssignal
der Torschaltung 26, das an den Teilerkreis mit dem Paktor 8 angelegt wird, dargestellt.
209886/ 1 180
Claims (4)
- H.B.Mader 3-2 .PatentansprücheiiyAnordnung zur Nachregelung der Phase örtlicher Signale eines Taktgebers auf eine empfangene Impulsfolge mittels einer Phasengleichschaltung, in der die Phasenlage von den empfangenen Signalen mit den örtlich erzeugten Signalen verliehen wird und von dem Vergleichsergebnis Einstellkriterien für das örtlich erzeugte Signal abgeleitet werden, insbesondere für asynchrone PCM Demultiplexer, dadurch gekennzeichnet, daß der Taktgeber (1) Signale mit einer Folgefrequenz erzeugt, die eine bestimmte Beziehung zum Mittelwert der Frequenz der empfangenen Signale (Tw) hat, daß der Taktgeber η Ausgänge hat, die um ~$6θ /η phasenverschobene Signale der gleichen Folgefrequenz abgeben, daß eine Verteilerschaltung (2) vorgesehen ist, die nur die Signale eines Ausgangs des Taktgebers an den Phasenvergleicher (4) durchschaltet und daß in Abhängigkeit vom Phasenvergleich die Verteilersehaltung schrittweise zyklisch so weitergeschaltet wird, daß optimale Phasenübereinstimmung besteht.
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Folgefrequenz des Taktgebers (l) ein Vielfaches der Frequenz der empfangenen Signale ist und daß nach dem Verteiler (2) ein Frequenzteiler (5) vorgesehen ist, der um den entsprechenden Wert herunterteilt, so daß die Phasensprünge um den Teilerfaktor verkleinert werden.
- 3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die heruntergeteilte Frequenz des Taktgebers am oberen oder unteren Ende des Schwankungsbereichs der Frequenz der empfangenen Signale liegt, so daß der Verteiler nur in einer Richtung weitergesehaltet werden muß.209 88 671180 -/--8- 223626SH.B. Mader 3-2
- 4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß beiden Eingängen des Phasenvergleichers (4) identische Prequenzteiler teorgeschaltet sind.209886/ 1 180
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB3564771 | 1971-07-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2236265A1 true DE2236265A1 (de) | 1973-02-08 |
Family
ID=10380048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2236265A Pending DE2236265A1 (de) | 1971-07-29 | 1972-07-24 | Anordnung zur nachregelung der phase oertlicher signale eines taktgebers auf eine empfangene impulsfolge |
Country Status (8)
Country | Link |
---|---|
US (1) | US3731219A (de) |
AU (1) | AU470507B2 (de) |
BE (1) | BE786798A (de) |
CH (1) | CH551119A (de) |
DE (1) | DE2236265A1 (de) |
FR (1) | FR2147696A5 (de) |
GB (1) | GB1348546A (de) |
IT (1) | IT962963B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4999260A (de) * | 1973-01-26 | 1974-09-19 | ||
US4075577A (en) * | 1974-12-30 | 1978-02-21 | International Business Machines Corporation | Analog-to-digital conversion apparatus |
US4354164A (en) * | 1979-09-27 | 1982-10-12 | Communications Satellite Corporation | Digital phase lock loop for TIM frequency |
US4308619A (en) * | 1979-12-26 | 1981-12-29 | General Electric Company | Apparatus and methods for synchronizing a digital receiver |
US4820994A (en) * | 1986-10-20 | 1989-04-11 | Siemens Aktiengesellschaft | Phase regulating circuit |
AR242878A1 (es) * | 1986-11-27 | 1993-05-31 | Siemens Ag | Disposicion de circuito para derivar una senal de reloj auxiliar de datos a partir de la frecuencia y/o de la fase de reloj de una senal digital sincronica o plesiocronica. |
US5059924A (en) * | 1988-11-07 | 1991-10-22 | Level One Communications, Inc. | Clock adapter using a phase locked loop configured as a frequency multiplier with a non-integer feedback divider |
WO1990006017A1 (en) * | 1988-11-07 | 1990-05-31 | Level One Communications, Inc. | Frequency multiplier with non-integer feedback divider |
US5077529A (en) * | 1989-07-19 | 1991-12-31 | Level One Communications, Inc. | Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter |
US5068628A (en) * | 1990-11-13 | 1991-11-26 | Level One Communications, Inc. | Digitally controlled timing recovery loop |
JP2639315B2 (ja) * | 1993-09-22 | 1997-08-13 | 日本電気株式会社 | Pll回路 |
US5493243A (en) * | 1994-01-04 | 1996-02-20 | Level One Communications, Inc. | Digitally controlled first order jitter attentuator using a digital frequency synthesizer |
KR100207656B1 (ko) * | 1996-02-08 | 1999-07-15 | 윤종용 | 디지털 위상 보정 장치 |
GB9606114D0 (en) * | 1996-03-22 | 1996-05-22 | Digi Media Vision Ltd | Improvements in or relating to digital satellite receivers |
US6249557B1 (en) | 1997-03-04 | 2001-06-19 | Level One Communications, Inc. | Apparatus and method for performing timing recovery |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3502976A (en) * | 1966-12-30 | 1970-03-24 | Texas Instruments Inc | Method and system for measuring and indicating the frequency and phase differences between a plurality of precision frequency sources |
-
0
- BE BE786798D patent/BE786798A/xx unknown
-
1971
- 1971-07-29 GB GB3564771A patent/GB1348546A/en not_active Expired
-
1972
- 1972-06-13 US US00262402A patent/US3731219A/en not_active Expired - Lifetime
- 1972-06-23 AU AU43826/72A patent/AU470507B2/en not_active Expired
- 1972-07-19 IT IT27136/72A patent/IT962963B/it active
- 1972-07-24 DE DE2236265A patent/DE2236265A1/de active Pending
- 1972-07-25 CH CH1109572A patent/CH551119A/de not_active IP Right Cessation
- 1972-07-27 FR FR7227017A patent/FR2147696A5/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
BE786798A (fr) | 1973-01-29 |
IT962963B (it) | 1973-12-31 |
AU4382672A (en) | 1974-01-03 |
US3731219A (en) | 1973-05-01 |
FR2147696A5 (de) | 1973-03-09 |
AU470507B2 (en) | 1976-03-18 |
GB1348546A (en) | 1974-03-20 |
CH551119A (de) | 1974-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2236265A1 (de) | Anordnung zur nachregelung der phase oertlicher signale eines taktgebers auf eine empfangene impulsfolge | |
DE1951863A1 (de) | Digital betriebener Impulsverhaeltnis-Modulator | |
CH623692A5 (de) | ||
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE2518051A1 (de) | Multiplexiervorrichtung fuer n plesiochrone bitfolgen | |
EP0161034A2 (de) | Pufferspeicher für eine Eingangsleitung einer digitalen Vermittlungsstelle | |
DE2803650A1 (de) | Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle | |
DE1281494B (de) | Einrichtung zur Korrektur der Schraeglauf-Abfuehlung eines bandfoermigen Mehrspur-Aufzeichnungstraegers | |
DE1947555B2 (de) | ||
DE2534109B2 (de) | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Dighal-Signale und von Digital-Signalen in Analog-Signale | |
DE3131897C2 (de) | Steuersignal-Multiplexschaltung | |
EP0042961B1 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE4428545A1 (de) | Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal | |
DE2714219C2 (de) | ||
EP0313953B1 (de) | Verfahren und Anordnung zur Erzeugung eines Korrektursignals in einer digitalen Taktrückgewinnungseinrichtung | |
DE1257836B (de) | Verfahren zur Regeneration einer Kondensatorspannung | |
DE3153249C2 (en) | Phase discriminator arrangement | |
DE2908366A1 (de) | Verfahren und schaltungsanordnung fuer einen phasenvergleich in einem digitalen nachrichtenuebertragungssystem | |
DE2435057A1 (de) | Schaltungsanordnung zum synchronisieren und/oder erneuten ausloesen eines generators zum erzeugen einer folge von pseudozufaelligen binaersignalen | |
EP0133279B1 (de) | Verfahren zur Bitraten-Transformation von Digitalsignalen | |
DE2535424A1 (de) | Kompensierter taktgeber | |
DE2364881C3 (de) | Einrichtung zur Aufzeichnung von Informationen mit elektrostatisch geladenen und in einem elektrischen Feld abgelenkten Tintentröpfchen | |
DE2736503A1 (de) | Rastersynchronisieranordnung | |
DE19707365C2 (de) | Digitaler Oszillator | |
DE1947555C (de) | Impuls Generator fur aus Impulsen zusammengesetzte Daten Worte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |