DE2230759B2 - Integrierter halbleiterspeicher mit defekten speicherzellen - Google Patents

Description

Die Erfindung betrifft einen integrierten Halbleitereicher nach dem Oberbegriff des Patentanspruchs 1.
Bei Matrixspeichern mit Magnetkernen hat man die ladhaften SDeicherzellen dadurch zu ersetzen versucht, daß von vornherein bei der Herstellung mehrere Lehmigen, d.h. Speicherzellen, vorgesehen waren, als SS* für die erforderliche Speicherkapazität erforderlich waren. Tritt nun an einer Stelle in einer Worüeitung oder Bitleitung ein Fehler auf. dann wird die gesamte Wortleitung oder Bitleitung unwirksam gemacht und durch zwischen den Decodern und der Speichermatrix liegende Schalter eine der redundanten Leitungen an deren Stelle angesteuert Diese Art der Kompensation von schadhaften Speicherzellen innerhalb eines Matrixspeichers hat jedoch den Nachteil, daß ganze Zellengruppen im Speicher redundant sind, die den Preis des Speichers wesentlich erhohen. Vor allem hat es sich gezeigt, daß eine derartige Kompensation von schadhaften Speicherstellen bei Halbleiterspe,-chern nicht eingesetzt werden kann, da bei der Herstellung von Halbleiterspeicher!! eine wesentlich größere Fehlerrate innerhalb eines Speicherplattchens auftritt als bei Ferritspeichern.

Durch die amerikanische Patentschrift 32 22 653 ist eine Schaltungsanordnung zur Kompensation schadhafter Speicherzellen bekanntgeworden, die die durch ein zusätzliches Fehlermarkierungsbit gekennzeichneten Speicherzellen innerhalb eines Speichers über ein Steuernetzwerk automatisch ersetzt. Wird beim Speicheranruf z.B. eine schadhafte Speicherzelle angesteuert, dann wird über eine Vergleichsschaltung bewirkt daß eine Alternativadresse, die eine freie, nicht schadhafte Speicherzelle bezeichnet, automatisch angesteuert wird. Diese Schaltungsanordnung zum automatischen Ersatz einer schadhaften Speicherzelle hat jedoch den Nachteil, daß ein sehr hoher Aufwand an Schaltmitteln und Zeit benötigt wird, um eine schadhafte Bitstelle zu ersetzen.

Außerdem ist aus der deutschen Offenlegungsschnft 19 01 806 eine weitere Schaltungsanordnung zur Kompensation schadhafter Speicherzellen in monolithischen Speichern bekanntgeworden, die mit einem dem Hauptspeicher zugeordneten Fehlerkorrekturspeicher arbeitet und dadurch gekennzeichnet ist, daß der Fehlerkorrekturspeicher in etwa dasselbe Verhältnis von schadhaften Speicherstellen zu nicht schadhaften Speicherstellen aufweist wie der Hauptspeicher, und daß im Fehlerkorrekturspeicher sowohl die schadhafte Speicherstelle des Hauptspeichers als auch eine korrigierte Bitinformation gespeichert sein kann, und daß Zugriffsschaltungen vorhanden sind, die auf den Hauptspeicher und den Fehlerkorrekturspeicher gleichzeitig wirken, so daß die aus dem Hauptspeicher ausgelesenen Informationen in das nachgeschaltete Register eingetragen werden und daß das aus dem Fehlerkorrekturspeicher ausgelesene Wort auf den Eingang eines nachgesuialteten Assoziativspeichers gegeben wird, so daß bei Übereinstimmung der anliegenden Information mit einer im Assoziativspeicher gespeicherten Information über eine nachgeschaltete Steuerschaltung die schadhafte Speicherstelle im Hauptspeicher lokalisiert und im Register korrigiert wird. Obwohl sich diese Lösung insbesondere für monolithische Halbleiterspeicher eignet, hat sie doch den Nachteil, daß Assoziativspeicher vorhanden sein müssen und daß außerdem ein zusätzlicher Fehlerkorrekturspeicher erforderlich ist.

Außerdem ist durch die GB-Patentschrift 12 12 301 ein Speicher bekanntgeworden, bei dem während des Herstellungsprozesses Speicherkarten nach der Lage ihrer bei einem Testvorgang festgestellten Defektstellen sortiert werden. Die Speicherkarten werden dann

Y-

entsprechend der festgestellten Defektstellen so .zueinander angeordnet, daß die Defektstellen an bestimmten Plätzen erscheinea Die Defektstellen werden bei der Adressierung während des Betriebs des Speichers nicht angesprochen, so daß wertvoller Speicherplatz verloren j geht

Außerdem wurde durch die ältere Anmeldung P 2144 870 ein Verfahren zur Kompensation von schadhaften Speicherstellen vorgeschlagen, das dadurch charakterisiert ist, daß die Speicherplättchen in willkürliche Quadranten unterteilt werden, daß die Speicherplättchen dann zueinander auf einer Schaltkarte angeordnet werden, daß alle Schaltkarten in bezug auf die Zeile oder Abschnitte identisch sind, die fehlerhafte Speicherzellen enthalten, und daß durch eine Transformationsschaltung die Adressen so transformiert werden, daß die nicht fehlerhaften Speicherzellen logisch in zusammenhängenden Adreßstellen angeordnet sind, in denen die fehlerhafte Bitpositionen in höhere Adreßstellen transformiert werden. Aus den teilweise defekten Speicherplättchen werden ³A, '/2, '/4 oder anders teilweise genutzte Speicher mit zugehörigem Adreßpufferspeicher aufgebaut, deren Speicherzellen-Adressen über den zugehörigen Adreßpufferspeicher so transformiert werden, daß die nicht fehlerhaften Speicherzellen logisch in zusammenhängenden Adreßstellen nach außen wirksam werden.

Diese Schaltungsanordnung hat zwar den Vorteil, daß mit Fehlern behaftete Speicherplättchen verwendet werden können, sie hat jedoch den Nachteil, daß aus den fehlerhaften Speicherplättchen nur ³A, '/2 oder anders geteilte Speicher aufgebaut werden können oder daß solche teilweise funktionierenden Speicher dann zu ganzen Speichern zusammengesetzt werden müssen.
Der gravierendste Nachteil aller bisher vorgeschlagenen oder bekannten Speicher besteht darin, daß die während eines Testvorgangs im Herstellungsverfahren verdächtigen oder fehlerhaften Bitstellen, die evtl. im Gesamtverband des Speichers sogar einwandfrei arbeiten würden, nicht für die Gesamtspeicherkapazität zur Verfugung stehen, so daß wertvolle Speicherschaltkreise, die zwar verdächtig bzw. fehlerhaft sind, nicht verwendet werden.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen integrierten Halbleiterspeicher mit fehlerhaften Speicherzellen so aufzubauen, da£> während eines Testvorgangs im Herste-llungsprozeß festgestellte fehlerhafte oder verdächtige Speicherzellen auch mit zur Speicherung verwendet werden können.

Die erfindungsgemäße Lösung ergibt sich aus dem Kennzeichendes Patentanspruchs 1.

Der Vorteil dieser Lösung besteht vor allem darin, daß trotz fehlerhafter Bits in einem Wort, hervorgerufen durch fehlerhafte Speicherzellen, im Speicher kein Verlust an Speicherkapazität auftritt und die Fehler einwandfrei lokalisiert und kompensiert werden können. Der technische Aufwand dazu ist außerordentlich niedrig, da Speicherplättchen mit defekten Speicherzellen in einem zugeordneten bestimmten Kartensektor montiert werden und somit eine verdächtige Speicherzelle durch Antivalenzverknüpfung der Plättchen-Sektor-Adresse und der Karten-Sektor-Adresse einfach festgestellt wird, so daß im festgestellten Fehlerfalle das betreffende Bit lediglich invertiert werden muß.

Ausführungsbeispieie der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben.

Fs 7p\oi

F i g. 1 ein Blockdiagramm eines monolithischen Speichers,

F i g. 2 ein Blockdiagramm eines Plättchens des in F i g. 1 gezeigten Speichers,

F i g. 3 eine konventionelle Anordnung von Gruppenkarten und deren Verdrahtung,

F i g. 4 ein Schema der erfindungsgemäßen Verdrahtung,

Fig.5 die logische Auswirkung der veränderten Verdrahtung auf die Plättchen-Sektoradressen,

F i g. 6 die Adressen-Auswerte-Schaltung eines ersten Ausführungsbeispiels,

F i g. 7 Änderungen der Verdrahtung und der Kartenanordnung bei einem zweiten Ausführungsbeispiel,

F i g. 8 eine im zweiten Ausführungsbeispiel verwendete zusätzliche Speicher-Schreibschaltung,

F i g. 9 eine im zweiten Beispiel verwendete zusätzliche Speicher-Leseschaltung,

Fig. 10 ein drittes Ausführungsbeispiel und

F i g. 11 ein viertes Ausführungsbeispiel.

Der Speicher in F i g. 1 besteht aus mehreren Gruppen von Karten 10, worin jede Karte eine Bitposition eines Wortes in einem dreidimensionalen Speicher darstellt. Nur eine Gruppenkarte ist gezeigt, obwohl eine Vielzahl derartiger Karten, abhängig von der Anzahl der Bitpositionen in einem vollen Wort, erforderlich ist. Der Speicher wird von der Adreßsammelleitung 13 über das Adreßregister 12 und den Adreßpuffer 14 aufgerufen.

Jede Gruppenkarte 10 besteht aus mehreren Moduln 16. Jedes Modul umfaßt vier Plättchen 18. Die Bitadressen auf einem Plättchen sind willkürlich in logische Sektoren eingeteilt, und die binären Adreßbits, die diese Sektoren adressieren, werden Sektoradresse genannt.

Die Ausgangsleitungen 20 vom Adreßpuffer 14 sind an die Plättchen im Speicher angeschlossen, und die Ausgangssignale werden decodiert zur Wahl einer einzelnen Bitzelle auf einem Plättchen, wie noch genauer im Zusammenhang mit F i g. 2 erklärt wird.

Die Ausgangsleitungen 22 des AdreBpuffers 14 treiben den K-Decodierer 24 und die Ausgangsleitungen 26 vom Adreßpuffer den X-Decodierer 28 auf der Gruppenkarte. Die decodierten Ausgangssignale des y-Decodierers und des X-Decodierers erregen ein einzelnes Plättchen am Schnittpunkt der erregten Ausgangsleitungen.

In Fig.2 ist ein einzelnes Plättchen 18 genauer gezeigt. Der Wortdecodierer 30 und der Bitdecodierer 32 decodieren die Signale auf den Ausgangsleitungen 20 vom Adreßpuffer auf ein einzelnes Bit im Plättchen an der Schnittstelle der erregten Decodierer-Ausgangsleitungen.

Jedes Chip ist außerdem mit einer Plättchenwahlschaltung 34 ausgerüstet. Wenn die entsprechenden X- und V-Leitungen erregt sind, betätigt die Plättchenwahlschaltung 34 die Lese-Schreib-Schaltung 36. Wenn der Lese-Schreib-Eingang der Lese-Schreib-Schaltung erregt ist, werden die Daten auf der Dateneingangsleitung in der gewählten Speicherzelle im Plättchen gespeichert. Nur die Zelle, die vom Wortdecodierer und vom Bitdecodierer gewählt ist, wird zur Speicherung erregt. In ähnlicher Weise werden die Daten durch den Leseverstärker 38 abgefühlt.

Einzelheiten der Chipanordnung, Decodierer, Schreibschaltung und der Leseschaltungen ändern sich von einem Süeicher zum anderen und sind daher nicht

5 6

im einzelnen gezeigt. Ein typischer Speicher, in welchem einwandfreie Plättchen, (2) Plättchen mit einem oder die Erfindung benützt werden kann, ist beschrieben in mehr Fehllern in nur einem der 16 Sektoren (nachfoleinem Artikel: »A High-Performance LSI Memory gend als unvollständige Plättchen bezeichnet) und (3) System« von Richard W. Bryant u.a. Seiten 71-77, Plättchen mit mindestens einem Fehler in zwei oder Juli 1970, der Zeitschrift Computer Design. 5 mehr der 16 Sektoren. Im vorliegenden werden die

Das erste Ausführungsbeispiel des vorliegenden einwandfreien und unvollständigen Plättchen benutzt. Speichers enthält mehrere Wörter, von denen jedes aus Die unvollständigen Plättchen werden weiter in 16 16 Informationsbits besteht. Jedes Bit in einem Wort Gruppen sortiert, von denen jedes Plättchen Fehler in liegt auf einer anderen Karte, so daß ein Speicher 16 einem gleichen Sektor enthält. Bei der Verwendung Karten umfaßt. Jede Karte enthält 128 Plättchen in 32 io unvollständiger Plättchen zum Aufbau einer Karte nach Moduln, und jedes Plättchen umfaßt. 256 Bitzellen. Mit den Ausführungsbeispielen der Erfindung werden 128 Plättchen pro Karte und 256 Bits pro Plättchen hat Plättchen mit Fehlern im Sektor 0 nur auf dem Sektor 0 dieser Speicher eine Kapazität von 32 768 Wörtern. Mit der Karte, Plättchen mit Fehlern im Sektor 1 nur auf 16 Bits pro Wort umfaßt der Grundspeicher über eine dem Sektor 1 der Karte usw. verwendet. Die halbe Million Bits. Bekanntlich können mehrere 15 einwandfreien Chips können irgendwo auf der Karte Grundspeicher zur Bildung eines großen Speichers verwendet werden. Abhängig vom Produktionsausstoß zusammengefaßt werden. Um einen Speicher dieser kann also jeder logische Sektor einer Karte eines oder Größe zu adressieren, sind 15 Adreßbits erforderlich. mehrere Plättchen mit je einem oder mehreren Fehlern Sieben Adreßbits geben eines der Plättchen auf einer tragen, die innerhalb eines Plättchensektors liegen, Karte an und die übrigen acht Adreßbits einer Zelle 20 welcher dem Kartensektor entspricht. Diese Karten innerhalb des Plättchens. Die 15 Adreßbits werden werden gemäß nachfolgender Beschreibung zum normalerweise parallel benutzt zur simultanen Adres- Aufbau eines Grundspeichers benutzt,
sierung einer Zelle auf jeder der 16 Karten. Diese 16 Bei annehmbarer Güte des Produktionsausstoßes ist

Zellen bilden ein Wort. ein beträchtlicher Prozentsatz einwandfrei. Einwand-

Die 15 Adreßbits können noch weiter unterteilt 25 freie Plättchen können natürlich irgendwo auf einer werden. Die Karte kann als in 16 logische Sektoren Karte benutzt werden. Ein unvollständiges Plättchen eingeteilt betrachtet werden, von denen jeder acht hat oft nur eine oder wenige fehlerhafte Speicherzellen. Plättchen enthält. In diesem Fall definieren vier der Bei der Adressierung z. B. des Plättchensektors 0 auf sieben Plättchenadreßbits einen Kartensektor, und die dem Kartensektor 0 besteht die Wahrscheinlichkeit, übrigen drei Bits der Plättchenadresse wählen ein 30 abhängig vom Produktionsausstoß, daß ein einwandfreibestimmtes Plättchen innerhalb des Sektors. Wenn man er Plättchensektor adressiert wird, d. h. daß die auch jedes Plättchen als logisch in 16 Sektoren unterteilt spezifische adressierte Speicherzelle in Ordnung ist. betrachtet, dann bezeichnen vier der acht Zelladreßbits Diese zuletzt genannte Wahrscheinlichkeit wächst einen bestimmten Plättchensektor und die übrigen vier grundsätzlich mit der Größe des Plättchensektors. Da Zelladreßbits eine bestimmte Speicherzelle innerhalb 35 eine ziemlich hohe aber endliche Wahrscheinlichkeit des Plättchensektors. vorhanden ist, daß eine im Plättchensektor η des

In den folgenden Abschnitten werden die vier Bits, die Kartensektors η vorhandene Speicherzelle in Ordnung, einen Plättchensektor definieren, mit A, B. C und D d. h. vollständig ist. wird diese Zelle als »verdächtige« angegeben, wobei D als das werthohe Bit der Zelle bezeichnet die ein »verdächtiges« Datenbit Plättchensektoradresse angesehen wird. Die vier eine 40 enthält. Eine unvollständige Zelle ist lediglich eine Zelle, Kartensektoradresse definierenden Bits sind bezeichnet die eine oder mehrere Qualitätsprüfungen nicht mit E₁F, G und H, wobei //wieder das werthohe Bit der bestanden hat. Wegen der Strenge dieser Prüfungen Adresse ist. Jedes Modul umfaßt vorzugsweise vier kann eine solche Zelle bei Verwendung in einem Plättchen, die logisch ein Teil von vier zusammenhän- Speicher trotzdem recht gut funktionieren. Bestimmte genden Kartensektoren sind. 45 Plättchenfehler (z. B. bei einem Leitungs- oder Abfragein F i g. 3 sind einige Einzelheiten eines kleinen Teils verstärker) können eine vollständige Zelle nicht eines konventionellen Speichersystems gezeigt. Der adressierbar machen. Für diese Beschreibung werden Oberteil der Fig.3 stellt 16 Plättchengruppen 18 dar, nicht adressierbare Zellen als unvollständige Zellen von denen jede einen Teil der Gruppenkarten CO, Cl, betrachtet

C2... C13. C14, C15 bildet Wenn ein Wort im 50 Bei der Zusammensetzung von Plättchen auf Moduln Speicher adressiert wird, liefert jedes dieser Plättchen und beim Aufsetzen der Moduln auf eine Karte enthält ein Bit dieses Wortes. Jedes Plättchen ist logisch in 16 vorzugsweise jedes Modul vier Plättchen, die ein Teil Plättchensektoren 40 unterteilt, von denen jeder 16 von vier logisch zusammenhängenden Kartensektoren Bitzellen enthält Wie oben beschrieben wurde, sind Ein Modul, welches Plättchen enthält, die Fehler in bezeichnen die WortadreBbits D₁CA^ einen der 16 55 den Plättchensektoren 0,1,2 oder 3 enthalten, wird als Plättchensektoren und vier andere Adreßbits eine Teil der KartensektorenO, 1,2,3 benutzt, und ein Modul, bestimmte Bitzelle innerhalb des Sektors. Der untere welches Plättchen enthiUt, die Fehler in den Plättchen-Teil der Fig.3 zeigt einen Teil der Standardtafelver- Sektoren 4, 5, 6 oder 7 enthalten, wird als Teil der drahtung, die zur Verteilung der Adressen auf jede der Kartensektoren 4,5,6 oder 7 entsprechend benutzt Bei -Karten im Grundspeicher benutzt wird. Dieser Teil der 60 dieser Anordnung kann eine Karte aus vier versohiede-Figur soll zeigen, daß die hereinkommenden Plättchen- nen Modultypen so aufgebaut werden, «taf$ die Anzahl sektoradreßbits D₁C₁B, A unverändert auf alle Karten verschiedener Teilenummern, die bei dem Hersteiltingsverteilt werden. Grundsätzlich gilt das für alle Adreßbits prozeß benutzt werden, möglichst klein gehalten wird und alle Bitzellen, die auf den i€ Karten adressiert Bei der Herstellung dieses Speichers wird eine werden, sind im wesentlichen physikalisch aufeinander 65 Schrägversetzung des ¹VeUeS der AdreBverdrahtung an ausgerichtet der Tafelrüeksehe vorgenommen, welcher sich anfdie

i W«m die Plätteben nach der Herstellung geprüft Plättchensektor-AdreÖbitsaCS^bezieht.ÖieArt.in werden, Werden sie in drei Hauptgruppen sortiert: (1) welcher die erwähnte Verdrahtung flfcr jede der 16

Karten schräg verschoben wird, ist in Fig.4 gezeigt. Jede der Spalten in F i g. 4 zeigt die Schrägversetzung einer Plättchensektor-Adresse, die auf eine der Karten gesendet wird. Die Buchstaben D, C, B, A stellen die vier Plättchensektor-Adreßbits dar. Die Notierungen A, B, C und D sollen die Inversion der Bits A, B, C, D darstellen. Fig.4 soll zeigen, daß bei Übertragung der Plättchensektor-Adreßbits auf die Karten die Karte 0 (CO) diese Bits unverändert empfängt, die Karte Cl die Plättchensektor-Adreßbits mit dem invertierten Bit A, die Karte Cl die Bits mit dem invertierten Bit B, die Karte C3 die Bits mit den Invertierungen der Bits A und B... C15 die Bits mit lauter Invertierungen. Obwohl die in Fig.4 gezeigte Schräglaufanordnung einer binären Reihenfolge folgt, muß das nicht der Fall sein. Jede schräge Anordnung, die eine andere Kombination invertierter und nicht invertierter Bits für jede Karte gibt, kann benutzt werden. Irgendeine Art der sequentiellen Schrägversetzung wird jedoch im allgemeinen bevorzugt, weil dadurch die Schaltung vereinfacht wird, die ein verdächtiges Bit kennzeichnet.

Die Bedeutung dieser Schrägversetzung wird klar, wenn man bedenkt, daß dieser Speicher so aufgebaut ist, daß jedes in einem gegebenen Kartensektor liegende Plättchen einen Fehler in einem entsprechenden Plättchensektor enthalten kann. Bei konventioneller nicht versetzter Adressierung könnte man daher ein Wort, z. B. ein im Plättchensektor 7 des Kartensektors 7 enthaltenes Wort adressieren, das mehrere oder lauter unvollständige Pitzellen enthält. Mit der Schrägversetzung kommt jedoch jedes aus dem Speicher gelesene oder in diesen geschriebene Bit aus einem bzw. in einen anderen Plättchensektor. Bei einer Rückseitenverdrahtung nach Darstellung in F i g. 4 und Bezugnahme der Bits O, C. B. A auf den Plättchensektor 7 liefert nur die Karte 0 (TO) ein Bit aus dem Sektor 7 eines Plättchens: Wegen der Inversion des Bits A liefert Cl ein Bit aus dem Sektor 6 eines Plättchens; wegen der Inversion des Bus B liefert C 2 ein Bit aus dem Sektor 5 eines Plättchens usw. und C15 liefert ein Bit aus dem Sektor 8 eines Plättchens. Somit stellt die versetzte Verdrahtung sicher, daß jedes aus dem Speicher adressierte Wort nicht mehr als ein verdächtiges Bit enthält.

Aus der gemeinsamen Betrachtung der F i g. 4 und 5, die genauso zusammengehören wie Ober- und Unterteil der F i g. 3, geht hervor, daß jede der Spalten der F i g. 5 ein Gruppenblättchen darstellt. Obwohl die Plättchen nicht perspektivisch dargestellt sind, wie die Plättchen im Oberteil der F i g. 3, ist zu erkennen, daß diese Plättchen grundsätzlich einen Stapel innerhalb des Speichers bilden. Jedes Plättchen ist in 16 logische Sektoren 0 bis 15 eingeteilt An der linken Seite der Zeichnung sind 16 mögliche Konfigurationen der Plättchensektor-Adreßbits D, C B, A gezeigt Die Eintragungen in der Fig.5 können als Tabelle angesehen werden, die die in Fig.4 gezeigte versetzte Verdrahtung wiedergibt, welche die Plättchensektoradressen auf die verschiedenen Karten verteüt En Bezug auf den Plättchensektor 1« (DCAA=IOM)) veranlaßt z. B. die Wahl eines Bits vom Sektor iO eines «o Plättchens auf der Karte 0 (C% eines Bits vom Sektor 11 auf einem Plättchen auf der KarteCt, eines Bits vom Sektor Seines Plättchens auf der Karte C2usw. Wieder besteht der Hauptgesichtspunkt darin, daß jede Karte ein Bit aus einem anderen Plättchensektor liefert, ungeachtet der im Adreßregister empfangenen Plättchensektoradresse.
Ein nach dieser Beschreibung aufgebauter Speicher, in welchem jedes Wort einen Bezugshinweis auf eine unvollständige Bitzelle enthalten kann, kann doch sehr zuverlässig sein, da jede Wortadresse das unvollständige Bit eindeutig angibt. Diese Bezeichnung erfolgt in einem einfachen Schritt durch Antivalenzverbindung der von der Adreßsammelleitung empfangenen Plättchensektor-Adreßbits DCBA mit den ebenfalls von der Adreßsammelleitung empfangenen Kartensektor-Adreßbits HGFE. Das Ergebnis der Antivalenzoperation ist die Stelle innerhalb des Wortes desjenigen Bits, welches aus einer verdächtigen Zelle gelesen oder in diese geschrieben wurde.

F i g. 5 zeigt die oben beschriebene Antivalenzoperation. Die auf der linken Seite gezeigten Konfigurationen enthalten für die Plättchensektor-Adreßbits DCBA die ihnen oben zugeschriebene Bedeutung. Die Bezeichnungen CO bis C15 unten an den Spalten der F i g. 5 müssen jedoch jetzt als Darstellung der Kartensektor-Adreßbits HGFEinterpretiert werden. Diese Adreßbits sind in Fig.5 als Dezimalzahlen dargestellt, die äquivalente binäre Darstellung ist jedoch allgemein bekannt. Als Beispiel wird angenommen, daß die von der Adreß-Sammelleitung empfangene Adresse Bezug nimmt auf den Kartensektor 12 (HGFE ist 1100) und auf einen Plättchensektor 7 (DCBA ist Olli). Spalte C12 und Zeile Olli der Fig.5 schneiden sich an dem die Zahl »11« (binär 1011) enthaltenden Quadrat. Die Binärzahl 1011 ist das Ergebnis der antivalenten Verknüpfung der beiden Binärzahlen 1100 und 0111 und sagt daher für dieses spezielle Wort, daß das Bit 11 aus einem unvollständigen Plättchensektor kommt. Um die Richtigkeit dieses Ergebnisses zu prüfen, kann man wieder in F i g. 5 die Bezeichnungen CO bis C15 so interpretieren, als ob sie ursprünglich gegeben worden wären, d. h. als ob sie sich auf die Karten 0 bis 15 bezogen. Da für dieses Beispiel die Plättchensektoradresse mit 0111 gegeben wurde, muß diese Zeile in F i g. 5 aufgesucht werden. Das Ergebnis der antivalenten Verknüpfungsoperation besagte, daß Bit 11 das unvollständige Bit war, und da dieser Speicher normalerweise so arbeitet, daß das Bit 11 von der Karte 11 abgeleitet wird, muß der Schnittpunkt zwischen der Zeile 0111 und der Spalte CtI gesucht werden. An diesem Schnittpunkt findet sich die Zahl »12«. Die Zahl 12 sagt für das in Frage kommende Wort, daß das Bit 11 von der Karte 11 vom Sektor 12 eines Plättchens auf der Karte 11 adressiert wurde. Da dieses Beispiel feststellte, daß das Wort vom Kartensektor 12 adressiert wurde und weii der Speicher so gebaut wurde, daß Plättchen mit Unvollständigkeiten im Plättchensektor 12 immer auf dem Kartensektor 12 liegen, bestätigt die Tatsache, daß das Bit 11 des Beispielwortes aus dem Plättchensektor 12 eines Plättchens des Kartensektöts 12 entnommen wurde, die Richtigkeit der antivalenten Verknüpfungstechnik zur Identifizierung des unvollständigen Bits.

Die bisherige Beschreibung gut im wesentlichen für beide erwähnten Ausführungsbeispiele. Die nachfolgende Beschreibung wird für jedes Aiisruhrüngsbeispiel getrennt aufgeführt

F i g. 6 zeigt weitere Elemente, die einem Speichersystem im Ausführungsbeispiel einer einfachen wirtschaftlichen Anwendung der Erfindung hinzugefügt werden. Gemäß obiger Beschreibung enthalt das Speichersystem eine Adreßsarnmeileitung 13, welche das Adreßregister 12 speist Gs wird weiter angenommen, daß das modifizierte Speichersystem bereite ©tee FeMererlcenmmgs- and -korrekturschaltung 42 m irgendeiner Patin

enthält Das Adreßregister 12 speist

609553/237

adreßbits DCBA über die Leitung 44 und die Kartensektoradreßbits HGFE über die Leitung 46 in eine Antivalenzschaltung 48, deren Ausgangssignal einem Register 50 zur Speicherung für den Fall zugeführt wird, daß eine Fehlerkorrektur notwendig wird. Bei Feststellung eines Fehlers in den Daten im Speicherdatenregister (nicht dargestellt), erzeugt die Fehlererkennungsschaltung 42 ein Signal auf der Fehlerleitung 52, welches jedem einer Gruppe von 16 UND-Gliedern 54 zugeführt wird. Jedes der UND-Glieder 54 ist mit seinen Eingängen an den Ausgang des Registers 50 angeschlossen und so ausgelegt, daß es ein Ausgangssignal erzeugt, wenn es das gleichzeitige Auftreten eines Fehlersignals und eines Ausgangssignals vom Register 50 feststellt. Das durch eines der UND-Glieder 54 erzeugte Ausgang^signal wird an die Fehlererkennungs- und -Korrekturschaltung 42 übertragen, die zur Umkehrung des so gekennzeichneten Bits benutzt wird.

Zur Fehlerkorrektur sind verschiedene Techniken bekannt. Ein Beispiel dafür ist im US-Patent 32 45 049 beschrieben.

Obwohl im Ausführungsbeispiel der F i g. 6 allgemein bekannte Fehlerkorrekturschaltungen verwendet werden können, die daher nicht näher beschrieben werden, so ist die Art der verwendeten Fehlerkorrekturschaltung doch wichtig. Wenn das Speichersystem z. B. nur Paritätsschaltungen enthält, dann kehrt dieses Ausführungsbeispiel bei Anzeige eines Paritätsfehlers immer das durch den Inhalt des Registers 50 bezeichnete Bit um und arbeitet dann weiter unter der Annahme, daß die Daten jetzt richtig sind. Wenn der Paritätsfehler durch einen Fehler in einer anderen Bitposition verursacht wurde, wird durch die Korrektur tatsächlich ein zweiter Fehler eingeführt. Obwohl dieser offensichtliche Nachteil nicht von großer Bedeutung ist aufgrund der hohen Zuverlässigkeit der einwandfreien Teile des monolithischen Speichers, wird dieses Ausführungsbeispiel vorzugsweise in einem Speichersystem zu verwenden sein, in welchem die Fehlererkennungs- und -Korrekturschaltung jeden Einzel- und jeden Doppelfehler in einem Dttenwort korrigieren kann. In einem solchen System sollte die Fehlererkennungs- und -Korrekturschaltung 42 vorzugsweise eigenständig jeden auftretenden Einzelfehler korrigieren. Wenn die Fehlererkennungs- und -Korrekturschaltung 42 einen Doppelfehler feststellt, hätte sie ein Ausgangssignal auf der Fehlerleitung 52 zu erzeugen, welches in Verbindung mit dem Inhalt des Registers 40 einem der UND-Glieder 54 die Erzeugung eines Signals ermöglicht welches die Lage des unvollständigen Bits anzeigt. Die Fehlererkennungs- und -Korrekturschaltung 42 kehrt dar.n dieses fehlerhafte Bit um und prüft das Datenwort erneut auf einen dann ja korrigierbaren Einzelfehler. Ist dieser vorhanden, korrigiert die Fehlererkennungs- und -Korrekturschaltung 42 den Hnzelfehler auf normale Weise und fährt mit der Verarbeitung fort Bei «äer Verwendung erner Ejnzd- und Doppelfehler-Korrekturschaltung besteht nor eine sehr entfernte Möglichkeit, daß onentdeckte falsche oder falsch korrigierte Daten durchgehen.

In diesem ersten Ausführungsbeispiel wirf die Leistung eines Speichersystems in bezug auf Gesehwkidigkeit oder Ziiveriässigkeitöfcht herabgesetzt. Dieses AusiummigsDeispjei uiuiaDt eme znsatzocBe oroppenkarte, die vorzugsweise .ganz aus einwandfreien Plättchen hergestellt ist Beim Schreiben in den Speicher wird ent Datenoft, weiches normalerweise in eine Zelle in einem Plättchensektor geschrieben werden würde, der als unvollständig bezeichnet wird, in eine Bitzelle der einwandfreien Gruppenkarte geschrieben. Beim Lesen aus dem Speicher wird dieses Bit aus der einwandfreien Gruppenkarte an die entsprechende Stelle im Speicherdatenregister anstelle des Bits geleitet, welches aus einem unvollständigen Plättchen* sektor gelesen worden wäre.

F i g. 7 zeigt die Änderungen, die an den F i g. 4 und 5

ίο vorgenommen wurden, um dieses zweite Ausführungsbeispiel zu verwirklichen. Gemäß der Darstellung in Fig. 7a ist eine zusätzliche Verdrahtung auf der Tafelrückseite erforderlich, um der Redundanzkarte Adressen zuzuführen. Wie vorher, ist nur die Verdrah· tung für die Plättchensektor-Adreßbits DCBA gezeigt. Obwohl in Fig. 7a die Verdrahtung nicht versetzt dargestellt ist, kann bei Bedarf jede passende Schrägversetzung vorgenommen werden.
Entsprechend der Darstellung in Fig. 7b wird jeder

Plättchensektor auf der Redundanzkarte ohne Schrägversetzung durch die Verdrahtung nach Darstellung in F i g. 7a adressiert.

Dieses zweite Ausführungsbeispiel ist dem ersten (s. F i g. 6) so weit ähnlich, daß es auch die Antivalenzschaltung 48 benötigt, welche durch eine Sammelleitung 44 gespeist wird, die die Plättchensektor-Adreßbits DCBA führt und durch eine Sammelleitung 46, die die Kartensektor-Adreßbits HGFE führt, sowie eine Einrichtung 50 zum Festhalten einer Anzeige des

Ausganges der Antivalenzschaltung 48.

In Fig.8 sind die wenigen Änderungen am Speichersystem gezeigt, die benutzt werden, wenn nach diesem Ausführungsbeispiel in den Speicher geschrieben werden soll. Die 16 Datenbits BO bis B15 werden auf den Leitungen 54 bis 69 empfangen und auf die Dateneingangsleitungen D/0 bis D/15 auf jeder Karte genauso geleitet, wie es oben im Zusammenhang mit Fig.2 beschrieben wurde. Jede Datenbit-Eingangsleitung dient außerdem als ein Eingang für eine zugehörige

UND-Schaltung. Zu den 16 Datenbiteingangsleitungen gehören 16 UND-Glieder 70 bis 85. Jedes der UND-Glieder 70 bis 85 empfangt außerdem Eingangssignale über die Leitungen 86 bis 101 vom Register 50. F1 g. 6 genauso wie die UN D-Glieder 54 in F i g. 6. Die

Ausgänge aller UND-Glieder 70 bis 85 werden ODER-verknüpft auf der Leitung 102, weiche die Dateneingangsleitungen DIR der Redundanzkarte ist Somit wird durch die im Register 50. F i g. 6 enthaltene Angabe über die Benutzung eines unvollständigen

Plättchensektors eine der Leitungen 86 bis 101 eines der UND-Glieder 70 bis 85 einschalten, um das Datenbit in eine Zelle der Redundanzkärte zu schreiben, welches auf einen unvollständigen Plättchensektor gerichtet war. Der Versuch, über eine der DajenemgangSieaaffl'

gen D/0 bis D/15 indenunvollstäadjgen PJäHehensektor ™ «Areibai,biaoci« nicht verhindert zu werden.: v.

——~n_w •'v^o^aiisgcjcsen.iienii Lesenwmie]
jeder Karte ober die Datenaasgasgsleüungen 0Q>03& « i^ 15 mKidn Datenbit von der RednAäanzkafieä>aF deren Datenansgangiäeftnng DEH? empfangen. Jeäe^ef 16 Dgtfanmygang^........ nrun^ im« t^je**+-tJnt

103 bis 11& Weitere Sngänge za jedem «ßesa? «5 UNIXHieder werden Sber«Be Lefeaöenl© b& Γ" geBefert. DieseS« " --

abgeleitet, welches «Se Lage *fes fEffite^b
einem anvoflständigen ¥%m&ens&ber*gdesea

Die Leitung 119 schaltet das UND-Glied 103 ein, wenn die Bitposition 0 nicht das unvollständige Bit enthält, die Leitung 120 schaltet das UND-Glied 104 ein, wenn die Bitposition 1 das unvollständige Bit nicht enthält, die Leitung 121 schaltet das UND-Glied 1OS ein, wenn die s Bitposition 2 das unvollständige Bit nicht enthält..., die Leitung 134 schaltet das UND-Glied 118 ein, wenn die Bitposition 15 das unvollständige Bit nicht enthält. Schließlich liefert die Datenausgangsleitung DOR von der Redundanzkarte ein Eingangssignal zu jedem der 16 UND-Glieder 135 bis 150. Jedes der UND-Glieder 135 bis 150 empfängt außerdem Eingangssignale über die Leitungen 86 bis 101 vom Register 50, F i g. 6. Die im Register 50 enthaltene binäre Zahl veranlaßt eine der Leitungen 86 bis 101 zum Einschalten ihres zugehörigen UND-Gliedes und dadurch Lesen des Datenbits aus der Redundanzgruppenkarte auf die Datenausgangsleitung DOR, um es über eine der Bitausgangsleitungen ß0 bis 515 an die richtige Stelle im Speicherdatenregister anstelle des Bits zu setzen, das aus einem unvollständigen Plättchensektor gelesen wird.

Da jedes in den Speicher geschriebene oder aus diesem gelesene Wort in diesem zweiten Ausführungsbeispiel 16 vollständige Bitzellen benutzt, kann es keine Herabsetzung der Zuverlässigkeit des Speichersystems einführen. Soweit eine im System eventuell vorhandene Fehlerermiulungs- und/oder -Korrekturschaltung betroffen ist, arbeitet das System genauso wie ein ganz aus einwandfreien Plättchen hergestellter konventioneller Speicher. Obwohl dieses Ausführungsbeispiel zusätzliehe Logikebenen, besonders beim Lesen der Daten aus dem Speicher, einführt, nach Darstellung in Fig. 9 umfaßt eine erste Ebene die UND-Glieder 103 bis 118 und 135 bis 150 und eine zweite die ODER-Verknüpfung der Ausgänge der UND-Paare 103 und 135,104 und 136 usw.. hat das grundsätzlich keinen wesentlichen Einfluß auf die Geschwindigkeit des Speichers, weil (1) das Speichersystem parallel läuft und (2) diese Schaltung innerhalb der bereits im Speichersystem enthaltenen Fehlerkorrekturschaltung eingebaut werden kann.

Obwohl dieses zweite Ausführungsbeispiel durch die erforderliche zusätzliche Karte teurer in der Herstellung ist, wird es durch seine erhöhte Zuverlässigkeit in vielen Fällen vorgezogen.

In beiden oben beschriebenen Ausführungsbeispielen wurde die Anzahl der Gruppen, in welche unvollständige Plättchen sortiert wurden, so gewählt, daß sie gleich war der Anzahl von Bits in einem Wort. Nachfolgend werden kurz zwei andere Ausführungsbeispiele beschrieben, in denen die Anzahl der Sortierungsgruppen nicht gleich ist der Bitanzahl in einem Wort.

Zuerst wird ein Fall betrachtet, in dem jedes Speicherwort 17 Bits enthält — 16 Datenbits und ein Wortparitätsbit — und in dem die unvollständigen Gruppenchips in acht verschiedene Gruppen sortiert werden. Bei dieser achtstufigen Sortierung betrachtet man vorzugsweise jedes Plättchen als mit acht logischen Plättchensektoren ausgerüstet, die durch die Piättchensektor-Adreßbits CBA adressiert werden, und jede Karte als mit acht logischen Kartensektoren versehen, die durch die KartensektoradreSbits HGF adressiert werden. Für diese beiden Beispiele wird angenommen, daß Plättchen- und KartengröBe wie oben beschrieben sind. Um einen Speicher nut maximaler Zuverlässigkeit zn erhalten, wird nach dem zweiten oben beschriebenen Ausführungsbeispiel vorgegangen. Eine einwandfreie Redundanzkarte R1 gehört zur ersten Gruppe von acht unvollständigen Karten CD Ins Cl des Speichers, eine zweite Redundanzkarte R 2 zu den Karten CS bis C15 und eine dritte einwandfreie Gruppenkarte zu der siebzehnten Speicherdatenkarte C 16.

Der mögliche Aufbau eines solchen Speichers geht hinreichend hervor aus der gemeinsamen Betrachtung der F i g. 4,5,8. 9 und 10. Die Karten CO bis Cl und R1 bilden ein System, das eine kleinere Version des Systems ist, welches im Zusammenhang mit den F i g. 8 und 9 beschrieben wurde. Dasselbe gilt für die Karten CS bis C15 und R 2. Die siebzehnte Datenkarte C16 wird genauso gelesen und beschrieben wie in einem konventionellen Speicher.

Anschließend wird die Situation betrachtet, in welcher bei der Produktion die unvollständigen Plättchen in eine größere Anzahl von Gruppen sortiert werden, als Bits im Datenwort vorhanden sind. Betrachtet man z. B. einen Speicher, der sechs Bits pro Wort aufweist, und nimmt man an, daß im Produktionsprozeß unvollständige Chips in acht Gruppen sortiert werden, so wird bei einer achtstufigen Sortierung jedes Chip als mit acht logischen Chipsektoren versehen betrachtet, die durch die Chipsektoradreßbits CBA adressiert werden. Jede Karte ist zu betrachten als mit acht logischen Sektoren ausgerüstet, von denen jeder durch die Kartensektor-Adreßbits HGFadressiert wird. Grundsätzlich wird auch hier wieder das Ausführungsbeispiel bevorzugt, welches mit einer Redundanzkarte arbeitet. In diesem Beispiel übersteigt jedoch die Gesamtkartenzahl einschließlich der Redundanzkarte die Gruppenzahl nicht, in welche unvollständige Plättchen sortiert wurden. Aus diesem Grund kann die Redundanzkarte auch eine unvollständige Karte sein, die mit den Datenkarten identisch ist. Natürlich muß sie auch mit einer relativ zu den anderen Karten schräg versetzten Plättchensektor-Adreßverdrahtung versehen werden. In Verbindung mit den obigen Beschreibungen läßt die F i g. 11 die Konstruktion eines solchen Speichers hinreichend erkennen. In F i g. 11 sind mehrere Eintragungen in der Matrix, die den oberen Teil der F i g. 11 bildet, eingekreist, um damit herauszustreichen, daß diese Eingänge bei Interpretation der F i g. 11 als echte Tabelle, die die Lage eines unvollständigen Bits innerhalb eines Wortes angibt sich auf ein nicht existierendes siebtes (Bit 6) oder achtes (Bit 7) Datenbit beziehen. Tatsächlich besagen Hinweise auf Bit 6, daß ein unvollständiger Plättchensektor auf der Redundanzkarte R adressiert wird. Hinweise auf Bit 7 beziehen sich auf ein Bit auf einer Karte, die in dem in F i g. 11 gezeigten Speicher nicht existiert d. h., das gewählte Wort besteht aus Bits, die nur von einwandfreien Zellen kommen.

Ein weiterer Gesichtspunkt des in F i g. 11 gezeigten Speichersystems ist erwähnenswert. Oa die Gesamtzahl der Karten einschließlich der Redundanzkarte der Gruppe kleiner ist als die Gruppe, in welche unvollständige Plättchen sortiert wurden, funktioniert dieser Speicher vollständig ausreichend auch dann, wenn eine der Karten Plättchen mit zwei unvollständigen Sektoren enthält In dem in Fig. Ii gezeigten AusnlhnmgsbeispislkaimdieRedandanzkartei?z.B.so aufgebaut sein, daß die Kartensektoren 0 and I jeweils Plättchen mit Fehlem in den PläftchensektorenO «rad 1 enthalten; die Kartensektoren 2und 3 können Plättchen mit Fehlers in den Piättchensektoren 2 und 3 enthalten. Schließlich können die Kartensektöreö 6 and 7 Plättchen nut Fehlern in den Plättchensektoren 6 and 7 enthaften.

Die Anzahl der Gruppen, in welche unvollständige

tchen sortiert werden, hängt von verschiedenen toren hauptsächlich wirtschaftlicher Natur ab. Um Adressierung zu erleichtern, sollten die unvollständi-Plättchen vorzugsweise in eine Gruppenzahl iert werden, die eiifci Potenz von 2 darstellt erdem sortiert man Plättchen am besten in eine ppenzahl, die in einer annehmbaren Nähe der ahi in einem Datenwort liegt Wenn die Anzahl von tchengruppen kleiner ist als die Anzahl von Bits in einem Wort, können wenige vollständige Bitkarten benutzt werden. Wenn die Anzahl von Plättchengruppen die Anzahl von Bits in einem Datenwort übersteigt, können beide oben beschriebenen Ausführungsbeispiele vollständig aus fehlerhaften oder unvollständigen Karten zusammengesetzt werden und/oder es kann ein Speicher aufgebaut werden, der einige Plättchen mit Fehlern in mehr als einem Plättchensektor aufweist.

Hierzu 6 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Integrierter Halbleiterspeicher, der aus mehreren auf Trägerkarten aufgebrachten Speicherplättchen besteht, die defekte Speicherzellen innerhalb bekannter Sektoren aufweisen, indem während des Herstellungs- und Testprozesses die Halbleiterplättchen in Sektoren oder Quadranten unterteilt und anschließend nach der Lage der Fehler in den Sektoren sortiert werden, dadurch gekennzeichnet, daß für π auszulesende Bits eines Wortes π Karten (C) vorhanden sind, daß jede Karte (C) für ein Wort ein Bit aus einem anderen Sektor der adressierten Halbleiterplättchen liefert, daß Halbleiterplättchen mit Defekten in einem bestimmten Sektor in einem fest zugeordneten entsprechenden Kartensektor angeordnet sind, daß jede Wortadresse das defekte Bit eindeutig angibt, indem die Bits einer Plättchen-Sektor-Adresse (DCBA)una *> die Bits einer auf einer Adreßsammelleitung (46) empfangenen Karten-Sektor-Adresse (HGFE) logisch mit Hilfe einer Schaltung (48) zur parallelen Antivalenzverknüpfung der einzelnen Bits verknüpft werden. ²S

2. Integrierter Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal der Schaltung (48) zur parallelen Antivalenzverknüpfung der Plättchen-Sektor-Adresse (DCBA) und der Karten-Sektor Adresse (HGFE) immer in ein nachgeschaltetes Register (50) gegeben wird, und daß bei Feststellung eines Fehlers eine an sich bekannte Fehlererkennungs- und -Korrekturschaltung (42) ein Signal erzeugt, das die Invertierung des markierten Bits bewirkt.

3. Integrierter Halbleiterspeicher nach den Ansprüchen 1 bis 2, dadurch gekennzeichnet, daß zwischen dem Register ^0) und der an sich bekannten Fehlererkennungs- und -Korrekturschaltung (42) UND-Glieder (54) angeordnet sind, von denen diejenige durchlässig wird und eine Bitumkehr auslöst, die derjenigen Karte mit der verdächtigen und nunmehr als fehlerhaft festgestellten Bitstelle zugeordnet ist.

4. Integrierter Halbleiterspeicher nach den An-Sprüchen 1 bis 3, dadurch gekennzeichnet, daß bei Auftreten eines Doppelfehlers das zunächst festgestellte fehlerhafte Bit invertiert wird, daß dann das korrigierte Datenwort erneut in der Fehlerkorrekturschaltung (42) auf einen korrigierbaren Einzelfehler geprüft wird, der ebenfalls korrigiert wird.

5. Integrierter Halbleiterspeicher nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zusätzliche Halbleiterplättchen vorhanden sind, die durch Wahlschaltungen adressiert werden, die beim Einschreiben und/oder Auslesen des Speichers diejenigen Datenbits, die an Adressen auf Speicherzellen in einem defekthaltigen Sektor hinweisen, umgeleitet werden auf einen entsprechenden defektfreien Sektor des zusätzlichen Halbleiterplättchens.