DE2227882A1

DE2227882A1 - Virtuelle Speicheranordnung

Info

Publication number: DE2227882A1
Application number: DE19722227882
Authority: DE
Inventors: David Wendell Poughkeepsie; Gustafson Richard Neil Hyde Park; Kaminsky Paul Erich Kingston; Wetzel Joseph Albert New Paltz; N.Y. Anderson (V.StA.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1971-06-30
Filing date: 1972-06-08
Publication date: 1972-12-28
Also published as: IT956847B; DE2227882C2; US3761881A; CA960783A; FR2144265A5; JPS5136178B1; GB1342459A

Description

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: PO 9 70 057

Virtuelle Speicheranordnung

Die Erfindung betrifft eine virtuelle Speicheranordnung, mit einem Hauptspeicher, einem Pufferspeicher und Tabellen zur übersetzung von virtuellen in reale Adressen.

Speicheranordnungen mit Übersetzungstabellen zur Übersetzung von virtuellen in reale Adressen sind aus den US-Patentschriften 3 217 298 und 3 317 898 bekannt.

In Datenverarbeitungsanlagen, in denen zugleich mehrere Programme, sei es in einem einzigen Prozessor oder in einem Multiprozessorsystem, verarbeitet werden, wird zumeist ein für alle Programme gemeinsamer Speicher benutzt. Durch die Vielzahl der Programme jedoch muß die Speicherkapazität dieses Speichers sehr groß gewählt werden, so daß oft der in der Datenverarbeitungsanlage vorhandene Hauptspeicher in seiner Kapazität nicht mehr ausreicht. In einem solchen Falle werden die Daten z.B. in einem externen Großraumspeicher untergebracht und zur Adressierung des Hauptspeichern die Adressen des externen Speichers, d.h. die virtuellen Adressen des virtuellen Speichers benutzt. Hierbei wird der virtuelle Speicherraum in einzelne Segmente aufgeteilt, wobei jedes Segment seinerseits wiederum in mehrere Seiten aufgeteilt wird. In jeaer Seite können eine bestimmte Anzahl von Datenbytes gespeichert werden. Die Zuteilung von Hauptspeicherbereichen kann dabei in Ausmaßen einer oder mehrerer Seiten erfolgen, wobei zu den einzelnen Programmen bestimmte

209853/1168

Daten im Pufferspeicher gespeichert sind. Gegebenenfalls müssen dann diese Daten sowohl im Hauptspeicher als auch im Pufferspeicher gespeichert werden.

Der Pufferspeicher kann zur Adressierung in einen Adressenteil und einen Datenteil aufgeteilt sein. Der Adressenteil enthält dabei Blockadressen für jeden im Datenteil gespeicherten Datenblock, wobei ein Datenblock z.B. einer Datenseite entsprechen kann. In einer virtuellen Speicheranordnung liefert jedoch die Zentraleinheit virtuelle Adressen, während vom Kanal reale Datenadressen erhalten v/erden. Hierbei ergibt sich also die Notwendigkeit zu bestimmen, ob zu der realen Adresse, welche der angebotenen virtuellen Adresse entspricht, Daten im Pufferspeicher gespeichert sind.

Zur Lösung dieses Problems ist es prinzipiell möglich, auch den Pufferspeicher durch virtuelle Adressen und nicht durch reale Adressen zu adressieren. Dies hätte den Vorteil, daß bei Zugriffsanforderungen von der Zentraleinheit zum Pufferspeicher keine Aaressenübersetzung notwendig v»«.>re. Eine Verzögerung würde jedoch aann auftreten, wenn eine Datenübertragung zwischen dem Pufferspeicher und dem durch reale Adressen adressierten Hauptspeicher notwendig wäre. Die genannte Lösung führt jedoch zu Unstimmigkeiten, wenn zwei verschiedene virtuelle Adressen sich auf die selbe reale Adresse beziehen. Der Pufferspeicher, welcher durch virtuelle Adressen adressiert wird, speichert dann die Daten vom Hauptspeicher in verschiedenen Speicherstellen für jede verschiedene virtuelle Adresse ab. Deshalb ist eine besondere Überprüfungseinrichtung notwendig. Ein anderes Problem tritt auf, wenn Lintragungen in den Segment- oder Seitentabellen gelöscht werden sollen. Auch bei der Verwendung von Speicherschutz-Schlüsselworten ergeben sich Probleme, da diese Schlüsselworte normalerweise an reale Adressen angepaßt sind und bei jeder Speicheranforderung von der Zentraleinheit geprüft werden müssen. Da die Zentraleinheit jedoch virtuelle Adressen liefert, ergeben sich bei der überprüfung der Schlüsselworte Schwierigkeiten.

PO 9 7ü 057 209853/1168

Seiten vorgesehen werden. Hierbei sind die Datenseiten also willkürlich im Hauptspeicherraum verteilt und muß bei Bedarf eine Übertragung von benötigten Seiten in den Hauptspeicher und von nicht mehr benötigten Seiten aus dem Hauptspeicher erfolgen. Da die Seiten willkürlich im Hauptspeicherraum verteilt sind, müßten Tabellen vorgesehen werden, in denen zu jeder Seite die Hauptspeieherstelie gespeichert wird, an der z.B. die Seite beginnt. Eine bestimmte Seitentabelle speichert dabei z.B. die realen Hauptspeicher-Seitenadressen der Seiten eines Segments. Die Seitentabellen werden dabei im Hauptspeicher untergebracht, wodurch eine weitere Segmenttabelle nötig wird, welche angibt, an welchen Hauptspeicherstellen die SeitentabeIlen gespeichert sind. Bei der Adressierung eines Datenbytes durch eine virtuelle Adresse muß also eine Übersetzung der virtuellen Adresse in die reale Hauptspeicheradresse durch Verwendung der Seiten- und SegmenttabeIlen erfolgen.

Um die Geschwindigkeit der Speicherzugriffe zu erhöhen, sind in modernen Datenverarbeitungsanlagen zusätzlich zum Hauptspeicher noch Pufferspeicher, auch Arbeitsspeicher genannt, vorgesehen. Wenn von der Zentraleinheit Daten angefordert werden, wird zunächst geprüft, ob die betreffenden Daten im Pufferspeicher vorhanden sind und gegebenenfalls werden die Daten direkt aus dem Pufferspeicher ausgelesen. Wenn es sich um das Einspeichern von Daten handelt, werden die Daten sowohl im Pufferspeicher als auch im Hauptspeicher gespeichert. Wenn die gewünschten Daten nicht im Pufferspeicher vorhanden sind, muß ein Hauptspeicherzugriff durchgeführt werden. Hierbei können die ausgelesenen Daten zugleich auch im Pufferspeicher gespeichert werden. Wenn es sich um das Einspeichern von Daten handelt, werden die betreffenden Daten normalerweise nur im Hauptspeicher gespeichert. Bei Datenanforderungen von einem Kanal aus ist normalerweise der Pufferspeicher nicht betroffen. Es wird ein Hauptspeicherzugriff durchgeführt und die Daten werden dem betreffenden Kanal zur Verfügung gestellt. Wenn es sich jedoch um das Einschreiben von Daten handelt, muß überprüft werden, ob zur adressierten Speicherstelle schon

Po 970 057 209853/1168

Der Erfindung liegt daher die Aufgabe zugrunde, eine virtuelle Speicheranordnung anzugeben, welche die oben erwähnten Nachteile vermeidet.

Hierzu ist die Erfindung gekennzeichnet durch eine übersetzungsi-iebentabelle zur Speicherung von aktuellen Übersetzungsinformationen, durch ein Verzeichnis zur Speicherung der realen Adressen aer im Pufferspeicher gespeicherten Daten sowie durch einen Vergleicher, derart, daß Teile einer von der Zentraleinheit angebotenen virtuellen Adresse zur Adressierung der Nebentabelle und des Verzeichnisses benutzt werden, wobei aus der Nebentabelle die übersetzte reale Adresse ausgelesen und mit der aus dem Verzeichnis ausgelesenen realen Adresse verglichen wird, daß aus der Nebentabelle ferner ein virtueller Adressenteil ausgelesen und mit dem entsprechenden Teil der angebotenen virtuellen Adresse verglichen wird und daß bei Übereinstimmung die gewünschten Daten aus dem Pufferspeicher ausgelesen werden.

Die Erfindung hat den Vorteil, daß bei notwendigen Datenübertragungen zwischen dem Hauptspeicher und dem Pufferspeicher die reale Adresse bereits zur Verfügung steht, so daß kein Zeitverlust durch übersetzung entsteht.

Ein Ausführungsbeispiel der Erfindung soll nun anhand von Figuren näher beschrieben werden. Es zeigen;

Fig. 1 das Format einer virtuellen Adresse,

Fig. 2 die schematische Darstellung der übersetzung

einer virtuellen Adresse in eine reale Adresse,

Fig. 3 das Format von Segmenttabellen-Eintragungen

und Seitentabellen-Eintragungen,

po 970 057 209853/1168

Fig. 4 ein Blockschema mit Einheiten einer bevorzugten

Äusführungsform der Erfindung,

Fig. 5 ein Zeitdiagramm, welches den zeitlichen Funktionsablauf der in Fig. 4 gezeigten Einrichtung angibt,

Fig. 6 das bevorzugte Format von Eintragungen einer über-

setzungs-Hebentabelle, welcher Teil der vorliegenden Erfindung ist,

Fig. 7 ein Blockschema, welches die Einrichtung nach

der vorliegenden Erfindung mehr im einzelnen darstellt.

Fig. 1 zeigt das bevorzugte Format einer virtuellen Adresse. Die Adresse weist 24 Bits auf, welche in drei Felder unterteilt sind: Ein Segmentfeld (SX) mit den Bits 8 bis 15, ein Seitenfeld (PX) mit den Bits 16 bis 20 und ein Bytefeld mit den Bits 21 bis 31. Mit einem solchen Adressenformat kann ein virtueller Speicher von 256 Segmenten adressiert werden, worin jedes Segment bis zu 32 Seiten und jede Seite bis zu 2048 Bytes enthalten kann. Natürlich ist auch eine andere Unterteilung der Adresse und eine andere Anordnung der Felder möglich. Z.B. können für das Segmentfeld die Bits 8 bis 11, für das Seitenfeld die Bits 12 bis 19 und für das Bytefeld die Bits 20 bis 31 vorgesehen werden. Der virtuelle Speicher würde dann aus 16 Segmenten bestehen, wobei jedes Segment bis zn 256 Seiten und jede Seite bis zu 4096 Bytes enthalten kann. Die Bits 0 bis 7 werden im vorliegenden Ausführungsbeispiel nicht verwendet, könnten jedoch wahlweise dazu dienen, einen größeren virtuellen Speicher zu adressieren. Ein solcher Speicher würde über vier Milliarden Bytes aufweisen.

Das Segmentfeld aient als Index und weist auf eine bestimmte Eintragung in der Segmenttabelle hin. Diese Eintragung in der Segmenttabelle enthält eine Adressenangabe, welche die Beginnadresse aer mit dem betreffenden Segment verbundenen Seitenta-

P_0970057 209853/1168

festzustellen, ob nicht vielleicht die gesuchte übersetzung schon in der Tabelle gespeichert ist. Wenn dies der Fall ist, wird die reale Adresse sogleich aus der Tabelle ausgelesen und mit dem Bytefeld der virtuellen Adresse zusammengesetzt. Wenn die Adresse nicht in der Tabelle gefunden wird, wird die oben beschriebene Übersetzung in zwei Stufen ausgeführt und werden die Übersetzungsdaten in der Tabelle abgespeichert.

Fig. 3 zeigt ein bevorzugtes Format für Segmenttabelleneintragungen 4 und Seitentabelleneintragungen 8. Für jeden virtuellen Speicher, falls mehrere vorhanden sind, ist eine Segmenttabelle mit entsprechenden Seitentabellen vorgesehen. Die Beginnadresse und Länge der aktuellen Segmenttabelle wird im Steuerregister (Fig. 2) gespeichert. Die Eintragungen 4 in der Segmenttabelle weisen auch eine Längenangabe (LTH) in den Bits 0 bis 3 auf, welche die Länge der Seitentabelle in Inkrementen von 1/16 der maximalen Größe angeben. Das Bit 31, das I-Bit, gibt die Gültigkeit der Information in der Segmenttabelle an. Wenn das besetzt gst, kann die betreffende Eintragung nicht zur Übersetzung benutzt werden. Die Seitentabelleneintragung 8 enthält in α&ϊί Bitpositionen 0 bis 12 die höherwertigen 13 Bits der realen Speicheradresse. Die niederwertigen realen Bits der virtuellen Adresse werden neben die höherwertigen Bits von der Seitentabelle gesetzt und geben die Byteadresse, d.h. die relative Byte-Entfernung in der Seite an. Ebenso wird zu jeder Seitentabelleneintragung ein InvaliditätjS-bit I gespeichert. Wenn dieses I-Bit gesetzt ist, kann diese Eintragung nicht zur übersetzung benutzt werden.

Während die obenbeschriebene Übersetzung weitgehend bekannt ist, soll nun im nachfolgenden ein Übersetzungsvorgang unter Benutzung einer Übersetzungs-Jebentabelle und der Austausch von Seiten zwischen dem virtuellen Speicher und dem Hauptspeicher beschrieben werden.

Fig. 4 zeigt verschiedene Einrichtungen, welche einen solchen

po 9 70 057 20 9853/1168

belle darstellt. Das Seitenfeld der virtuellen Adresse weist auf eine bestimmte Eintragung in der Seitentabelle hin. Diese Eintragung enthält die aktuelle oder auch reale Adresse der Seite. Das Bytefeld wird durch die Übersetzung nicht verändert und ergibt als niederwertige Bits zusammen mit der als hochwertige Bits verwendeten gefundenen realen Seitenadresse die gesuchte reale Haupt-Speicheradresse.

Adressenübersetzung

Die Adressenübersetzung soll nun in Zusammenhang mit Fig. 2 näher erklärt werden. Die Übersetzung erfolgt in zwei Stufen und verwendet Segmenttabellen und Seitentabellen im Hauptspeicher. Das Segmentfeld (SX) der virtuellen Adresse wird zu einer Segmenttabellenbeginnadresse (STO), welche in einem Steuerregister gespeichert ist, addiert und ergibt dann die Adresse einer Speicherstelle 4 in der Segmenttabelle 6. Im Steuerregister ist außerdem die Länge (LTH) der Segmenttabelle zu Prüfzwecken gespeichert.

Aus der adressierten Speicherstelle in der Segmenttabelle wird die Beginnadresse (PTO) einer Seitenadresse ausgelesen, welche zum Seitenfeld der virtuellen Adresse addiert wird. Die gefundene Adresse wird zur Adressierung einer Speicherstelle 8 in der Seitentabelle 10 verwendet. An der Speicherstelle 8 wird eine reale Adresse ausgelesen, welches an das Bytefeld der virtuellen Adresse aneinandergereiht die reale Adresse eines Bytes ergibt. Um nicht bei jedem Hauptspeicherzugriff eine solche Übersetzung in zwei Stufen ausführen zu müssen, ist eine weitere Tabelle vorgesehen, in der das Segmentfeld und das Seitenfeld der übersetzten virtuellen Adresse zusammen mit der entsprechenden durch die Übersetzung gefundenen realen Adresse gespeichert wird. In dieser zusätzlichen Tabelle werden alle zuletzt verwendeten, d.h. aktuellen Übersetzungsdaten gespeichert.

Zum Beginn einer jeden Übersetzung einer virtuellen Adresse in eine reale Adresse wird die zusätzlich Tabelle überprüft um

970 057 209853/1168

Übersetzungsvorgang unter Benutzung einer übersetzungs-Nebentabelle ausführen. Die virtuelle Adresse 12 wird von der Zentraleinheit geliefert und dient zur Adressierung der Übersetzungsnebentabelle (TLAT) 14 und des Verzeichnisses PFR UT 16. Die Nebentabelle 14 enthält kürzlich übersetzte virtuelle Adressen und die entsprechenden realen Adressen, während das Verzeichnis 16 die realen Adressen von Daten in Form einer Tabelle gespeichert hat, welche gegenwärtig in dem zur Unterstützung des Hauptspeichers vorgesehenen schnellen Pufferspeicher gespeichert sind. Bei den Tabellen 14 und 16 kann es sich z.B. um Assoziativspeicher handeln, welche ein assoziatives Abfragen ermöglichen. Ebenso kann es sich bei diesen Tabellen um explizit durch Bits der virtuellen Adresse adressierte Tabellen handeln. Im allgemeinen wird nur ein Teil der virtuellen Adresse dazu gebraucht werden, die übersetzungsnebentabelle 14 zu adressieren. Die dem restlichen Teil entsprechende virtuelle Adresse wird von der Nebentabelle 14 ausgelesen und mit dem entsprechenden Teil in der von der Zentraleinheit gelieferten Adresse 12 in einem Vergleicher 18 verglichen. Um sicherzustellen, daß die Daten, welche sich gegenwärtig im Pufferspeicher befinden, auch die Daten sind, die von der virtuellen Adresse 12 gewünscht werden, wird die von der Nebentabelle 14 ausgelesene reale Adresse mit der von dem Verzeichnis 16 ausgelesenen realen Adresse im Vergleicher 20 verglichen. Die Ausgangssignale der Vergleicher 18 und 20 speisen die Eingänge eines UND-Gliedes 22, welches ein Signal an seinem Ausgang 24 erzeugt, wenn sich die gewünschten Daten im Pufferspeicher befinden. Die betreffenden Teile der virtuellen Adresse und der realen Adresse werden über die Leitungen 26 und 28 zum Pufferspeicheradressenregister 30 gesendet, so daß nun ein Zugriff zum Pufferspeicher durchgeführt werden kann. Wenn in der Nebentabelle 14 eine reale Adresse gespeichert ist, welche der angebotenen virtuellen Adresse 12 entspricht, jedoch die gewünschten Daten nicht im Pufferspeicher vorhanden sind, spricht ein UND-Glied 34 an, da das fehlende Ausgangssignal des Vergleichers 20 nach seiner Umkehrung im Inverter 32 zusammen mit dem Ausgangssignal vom Vergleicher 18

po 970 057 209853/1168

— Q —

die beiden Eingänge des UND-Gliedes 34 speist. Das UND-Glied erzeugt auf der Leitung 36 ein Signal, welches angibt, daß ein Zugriff zum Hauptspeicher durchgeführt werden muß.

Wenn zu der angebotenen virtuellen Adresse 12 keine gleiche virtuelle Adresse in der Nebentabelle 14 gefunden wird, erzeugt der Vergleicher 8 kein Signal, wodurch am Ausgang des Gliedes ■ 38 ein Signal auf der Leitung 40 entsteht, welches anzeigt, daß ein Übersetzungsprozeß, wie er in Fig. 2 dargestellt ist, . durchgeführt werden muß. Die Adressierung der einzelnen Speicher sowie das Durchführen einer Übersetzung nach Fig. 2 brauchen jedoch hier nicht näher beschrieben werden.

Fig. 5 zeigt in einer übersichtlichen Form die von der Einrichtung nach Fig. 4 durchgeführten Funktionen. Aus Fig. 5 ist auch ersichtlich, welche Operationen nacheinander und welche gleichzeitig durchgeführt werden. Die von der Zentraleinheit gelieferte Adresse VA adressiert parallel die Übersetzungsnebentabelle TLAT und das Verzeichnis PFR-UT. Hierauf wird zur gleichen Zeit die in der Nebentabelle enthaltene virtuelle Adresse mit der von der Zentraleinheit gelieferten virtuellen Adresse und die reale Adresse von der Nebentabelle mit der realen Adresse der Tabelle*16 verglichen. Wenn beide Vergleiche positiv ausfallen, kann ein Zugriff zum Pufferspeicher durchgeführt werden.

In einer bevorzugten Ausführungsform weist die Übersetzungsnebentabelle 64 Wörter auf, von denen jedes zwei virtuelle Adressen zusammen mit den ⁴.hnen entsprechenden realen Adressen speichert. Jedes Wort enthält dabei die Übersetzungsdaten für eine mit einer geraden Adresse bezeichneten Seite und für die nächste darauf folgende mit einer ungeradzahligen Adresse bezeichneten Seite. Wenn ein Zugriff zu der Nebentabelle durchgeführt wird, wird das entsprechende Halbwort, welches durch das Bit 20 des Seitenadressenfeldes PX der virtuellen Adresse bezeichnet ist, ausgelesen. In Fig. 6 werden Einzelheiten des Formats eines TLAT-Wortes gezeigt. Da beide Worthälften identisch im Format sind, ist nur

^po 970 057 209853/1 168

die eine Hälfte davon, welche 27 Bits aufweist, gezeigt. Wie in Fig. 1 gezeigt wurde, weisen das Segmentadressenfeld SX und das Seitenadressenfeld PX der virtuellen Adresse zusammen 13 Bits auf. In einer bevorzugten Ausfuhrungsform werden 6 dieser Bits dazu verwendet, die Nebentabelle zu adressieren und, wie oben erwähnt wurde, wird ein siebentes Bit dazu benutzt, in dem adressierten TLAT-Wort das gewünschte Halbwort auszuwählen. Es müssen also nur 6 Bits der virtuellen Adresse, welche in Fig. 6 mit VIR bezeichnet sind, jeweils in der Nebentabelle gespeichert werden. Ein 12~Bit-Teil des Wortes enthält die 10 realen Adressenbits, welche die übersetzung des Segment- und Seitenteiles der virtuellen Adresse darstellen, sowie'ein Gültigkeitsbit I und ein Paritätsbit P. 6 Bits, welche mit ST PRO bezeichnet sind, können für Speicherschutzfunktionen verwendet werden. 2 codierte Gültigkeitsbits, welche mit STO bezeichnet sind, sind in jeder Speicherstelle der Nebentabelle gespeichert. Diese Bits werden dazu benutzt, anzuzeigen, ob eine gespeicherte Information gültig oder ungültig ist. Wenn eine Eintragung gültig ist, kann sie sich auf einen von drei verschiedenen Adressenbereichen beziehen, wobei der bezeichnete Bereich durch den Wert der codierten STO-Bits definiert ist. Die verschiedenen Segmenttabellen-Beginnadressen, welche den verschiedenen codierten Werten der Gültigkeitsbits entsprechen, sind im Pufferspeicher oder Hauptspeicher gespeichert. Die Abspeicherung dieser Werte, d.h. ihre Zuteilung wird vom Mikroprogramm gesteuert. Die vier verschiedenen Werte der STO-Bits haben folgende Bedeutung.

00 bezeichnet eine ungültige Eintragung,

01 bezeichnet eine gültige Eintragung, welche zu einem ersten STO-Wert im Pufferspeicher gehört,

10 bezeichnet eine gültige Eintragung, welche zu einem zweiten STO-Wert im Pufferspeicher gehört und

11 bezeichnet eine gültige Eintragung, welche zu einem dritten STü-Wert im Pufferspeicher gehört.

PO 970 αν/ 209853/ 116 8

Wenn das Steuerregister (siehe Fig. 2) mit einer Segmenttabellen-Beginnadresse geladen wird, wird durch das Mikroprogramm bestimmt, ob diese Adresse zu einem der drei laufenden Segmenttabellen~ Beginnadressenwerte im Pufferspeicher gehört. Wenn der Adressenwert, welcher gerade ins Steuerregister geladen wird, keiner der drei existierenden Beginnadressen entspricht, wird eine Referenz hergestellt. Wenn alle drei codierten STO-Werte aktiv sind, und keiner mit dem neuen ins Steuerregister geladenen Wert übereinstimmt, wird der älteste Beginnadressenwert aus der Nebentabelle ausgelesen, indem das entsprechende STO-Bit auf 00 gesetzt wird, und werden die codierten Bits dem neuen Wert zugeteilt.

Zur Adressierung der ubersetzungsnebentabelle TLAT werden drei virtuelle Bits des Segmentadressenfeldes SX (Bits 13, 14 und 15) und drei virtuelle Bits des Seitenadressenfeldes (Bits 17, 18 und 19) dazu verwendet, eine der 64 Speicherstellen auszuwählen. Das niederste PX-Bit (Bit 20) trifft die Auswahl zwischen der geraden oder ungeraden Eintragung. Die in der Nebentabelle abgespeicherten Bits sind infolgedesaan die virtuellen Bits 8, 9, 10, 11, 12 und 16. Um eine virtuelle Adresse zu übersetzen, wird ein Zugriff zu einer der 64 Speicherstellen der Übersetzungsnebentabelle durchgeführt und die gerade oder ungerade Eintragung ausgewählt. Die restlichen hochwertigen virtuellen Bits in der von der Zentraleinheit gelieferten virtuellen Adresse werden mit den hochwertigen virtuellen Bits, welche aus der Nebentabelle ausgelesen werden, verglichen. Wenn eine Übereinstimmung festgestellt wird, wird die übersetzte reale Adresse aus der entsprechenden Speicherstelle ausgelesen. Diese reale Adresse wird dann mit den im Verzeichnis gespeicherten realen Adresse verglichen um festzustellen, ob die Daten zu dieser Adresse im Pufferspeicher gespeichert sind. Wenn dies nicht der Fall ist, wird ein Zugriff zum Hauptspeicher durchgeführt.

Wenn der Zugriff zur Nebentabelle keine übersetzung liefert, wenn also kein Vergleich festgestellt wird, muß die Anlage die

po 970 057 209853/1 168

in Fig. 2 gezeigte übersetzung in zwei Stufen ausführen. Das Ergebnis dieser Übersetzung wird dann in die Nebentabelle TLAT gespeichert. Zur gleichen Zeit wird ebenfalls die entsprechende ungeradzahlige oder geradzahlige Seite übersetzt, zumindest, wenn sie gültig ist und in der Nebentabelle gespeichert, so daß also zwei' Übersetzungen zugleich durchgeführt werden.

Fig. 7 zeigt zusätzliche Einzelheiten der bevorzugten Ausführungsform der vorliegenden Erfindung. Bits 3 bis 31 der von der Zentraleinheit gelieferten virtuellen Adresse werden auf eine Speicheradressensammelleitung 44 zur Verteilung innerhalb der Anlage gegeben. Bits 13 bis 15 und 17 bis 19 werden dazu benutzt, die übersetzungsnebentabelle 46, welche die virtuellen Adressenbits 8 bis 12 und 16 enthält, zu adressieren. Der Teil der Nebentabelle, welcher Übersetzungen für geradzahlige virtuelle Adressen enthält, liefert diese virtuellen Adressenbits an eine logische Schaltung 48, während der Teil der Nebentabelle, welcher Übersetzungen für ungeradzahlige virtuelle Adressen enthält, die virtuellen Adressenbits an eine logische Schaltung 50 liefert. Wenn das Bit 20 der virtuellen Adresse 0 ist, wird die Torschaltung 4 8 leitend gemacht und die sechs virtuellen Adressenbits werden dem Vergleicher 52 zugeführt. Wenn das Bit 20 1 ist, wird die Torschaltung 50 leitend gemacht und die virtuellen Adressenbits von dem ungeradzahligen Teil der Nebentabelle zu· der Vergleichsschaltung 52 geleitet. Die Bits 8 bis 12 und 16 der von der Zentraleinheit gelieferten virtuellen Adresse werden ebenfalls der Vergleichsschaltung 52 zugeführt. Wenn die beiden Eingangsinformationen gleich sind, liefert der Vergleicher 52 ein Signal auf der Leitung 54. Zur gleichen Zeit, da ein Zugriff zur Nebentabelle ausgeführt wird, wird auch ein Zugriff zum Verzeichnis 16 durch die Bits 20 bis 26 der von der Zentraleinheit gelieferten Adresse durchgeführt. Im vorliegenden Ausführungsbeispiel weist das Verzeichnis 128 V.'orte auf, wobei in jedem Wort"zwei reale Adressen gespeichert sind. Die beiden realen Adressen, welche in einem solchen adressierten Wort der Tabelle 16 gespeicnert sind, werden zu zwei Vergleichsschaltungen 5 8 und 60 ausgelesen. Ungefähr zum gleichen Zeitpunkt

PO 970 057 209853/11G8

wird eine reale Adresse vom entsprechenden (geraden oder ungeraden) Teil der Nebentabelle 46 über die Torschaltungen 62 oder 64 den Vergleichern 58 und 60 zugeführt. Der Codierer 66 erzeugt das Bit 19 der realen Adresse, dessen Wert davon abhängt, welche der beiden Vergleichsschaltungen Gleichheit festgestellt hat, und dieses Bit 19 wird hierauf zum Pufferspeicheradressenregister 68 übertragen. Ungefähr zur gleichen Zeit wird das Bit 20 der realen Adresse über die Leitung 70 von der Webentabelle 46 zum Adressenregister 68 und die Bits 21 bis 28 der realen Adresse über die Leitung 72 von der Speicheradressensammelleitung 44 zum Adressenregister 68 übertragen. Die Bits 19 bis 28 im Pufferspeicheradressenregister 68 werden dazu benutzt, eines von 1024 Worten im Pufferspeicher 74 zu adressieren und zur Zentraleinheit zu übertragen. Die Bits 29 bis 31 (die niederwertigen realen Adressenbits) der von der Zentraleinheit gelieferten virtuellen Adresse brauchen für einen Zugriff vom Pufferspeicher nicht verwendet werden, da im gezeigten Ausführungsbeispiel jedes Wort im Pufferspeicher 8 Datenbytes enthält, wobei jedes Byte aus 8 Datenbits und einem Paritätsbit besteht.

Wenn keine der beiden Vergleichsschaltungen 58 oder 60 Gleichheit festgestellt hat (keine gleiche reale Adresse im Verzeichnis gefunden, d.h. Daten nicht im Pufferspeicher) oder wenn der Vergleicher 52 nicht Gleichheit festgestellt hat (übersetzung der aktuellen virtuellen Adresse nicht in der Nebentabelle vorhanden) muß die übersetzung wie oben in Zusammenhang mit der Fig. 4 beschrieben durchgeführt werden.

Es ist klar, daß die Zugriffe zum Pufferspeicher nicht notwendigerweise darauf warten müssen, bis die Adressenvergleiche durchgeführt sind. Der Zugriff zum Pufferspeicher könnte z.B. auch von der einlangenden virtuellen Adresse ausgelöst werden und die vom Pufferspeicher ausgelesenen Daten könnten abhängig von den Vergleichen übertragen werden oder nicht. Auch bei einer solchen Arbeitsweise kann der Pufferspeicher durch reale Adressen adressiert werden und enthält auch das Verzeichnis 16 reale Adressen.

P₀ 970 057 209853/1168

Claims

- 14 -

? Λ T EMTANSP RÜCHE

Virtuelle Speicheranordnung mit einem Hauptspeicher, einem Pufferspeicher und Tabellen zur übersetzung von virtuellen in reale Adressen,

gekennzeichnet durch eine übersetzungs-Nebentabelle (14, Fig. 4) zur Speicherung von aktuellen Übersetzungsinformationen ,

durch ein Verzeichnis (16) zur Speicherung der realen Adressen der im Pufferspeicher gespeicherten Daten, sowie durch Vergleicher (18, 20),

derart, daß Teile einer von der Zentraleinheit angebotenen virtuellen Adresse zur Adressierung der Nebentabelle und des Verzeichnisses benutzt werden, wobei aus der Nebentabelle die übersetzte reale Adresse ausgelesen und mit der aus dem Verzeichnis ausgelesenen realen Adresse verglichen v/ird,

daß aus der Nebentabelle ferner ein virtueller Adressenteil ausgelesen und mit dem entsprechenden Teil der angebotenen virtuellen Adresse verglichen wird,

und daß bei Übereinstimmung die gewünschten Daten aus dem Pufferspeicher ausgelesen werden.
2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zur Adressierung der Nebentabelle verwendeten virtuellen Adressenbits und die aus der Nebentabelle ausgelesenen virtuellen Adressenbits keine Bits gemeinsam haben und zusammen den gesamten virtuellen Teil der angebotenen virtuellen Adresse darstellen.
3. Speicheranordnung nach Anspruch 2, worin die angebotene virtuelle Adresse aus einem virtuellen Segmentteil, einem virtuellen Seitenteil und einem realen Byteteil besteht, dadurch gekennzeichnet, daß zur Adressierung der Nebentabelle (14) virtuelle Segment- und virtuelle Seitenbits verwendet werden.

PO 97ü 057 209853 M1RR
4. Speicheranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Eintragungen in der Nebentabelle (14) in zwei
Halbworte für ungerade und gerade Seitenadressendaten aufgeteilt sind und ein virtuelles Seitenbit zur Unterscheidung zwischen diesen beiden Teilen verwendet wird.
5. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Eintragungen im Verzeichnis (16) in zwei Halbworte aufgeteilt sind und zwei Vergleicher (58, 60) speisen,
welche mit einem Codierer (66) verbunden sind.

Pü 970 057 209853/1 1B8