DE2605617A1

DE2605617A1 - Schaltungsanordnung zum adressieren von daten

Info

Publication number: DE2605617A1
Application number: DE19762605617
Authority: DE
Inventors: Wolfgang Dipl Phys Feissel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-02-12
Filing date: 1976-02-12
Publication date: 1977-08-18
Also published as: NL7701258A; BE851356A; IT1074384B; FR2341161A1; GB1553048A; CH601859A5

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen

Berlin und München VPA 78 P 2 0 10 BRQ

Schaltungsanordnung zum Adressieren von Daten.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Adressieren von Daten in einer Datenverarbeitungsanlage, bei der zwischen einem Zentralprozessor und einem Arbeitsspeicher ein Pufferspeicher angeordnet ist, bei der die Daten durch virtuelle Seitenadressen und Klassenadressen adressiert werden, bei der der Pufferspeicher und der Arbeitsspeicher jeweils in eine vorgegebene Anzahl von Klassen eingeteilt werden, bei der die Daten im Pufferspeicher und im Arbeitsspeicher jeweils in die gleiche Klasse eingespeichert werden und bei der der Pufferspeicher einen Datenpuffer, in dem die Daten gespeichert sind und einen Tagfeldpuffer enthält, in dem die jeweils zugehörigen Seitenadressen gespeichert sind.

Bei leistungsfähigen kommerziellen Datenverarbeitungsanlagen ist es üblich, zwischen einem Arbeitsspeicher mrt großer Kapazität und verhältnismäßig großer Zugriffszeit und einem Zentralprozessor einen Pufferspeicher mit kleiner Speicherkapazität und verhältnismäßig kleiner Zugriffszeit anzuordnen. Der Pufferspeicher, der auch als Cache bezeichnet wird, hat die Aufgabe, möglichst viele Lesezugriffe des Zentralprozessors zum Arbeitsspeicher zu befriedigen. Bei einem Lesezugriff gibt der Zentralprozessor zunächst_ die Adresse der gewünschten Daten an das Cache. Falls das Cache ! das gewünschte Datenwort enthält, wird dieses sofort an den Zentralprozessor weitergegeben. In diesem Fall spricht man von einem Treffer (Hit). Andernfalls muß die Adresse an den Arbeitsspeicher weitergeleitet werden und die Daten werden zunächst vom Hauptspeicher an das Cache und danach von diesem zum Zentralprozessor übertragen .

VPA 76 E 2003

- Ret 13 Ram / 9.2.1976

709833/0783

Bei modernen Datenverarbeitungsanlagen werden außerdem die Daten virtuell adressiert. Bei einem Zugriff zum Arbeitsspeicher oder zum Cache werden die virtuellen Adressen in reelle, physikalische Adresen übersetzt. Diese Übersetzung erfolgt/ um den Aufwand gering zu halten, dadurch, daß man den virtuellen und den physikalischen Speicher in Seiten von beispielsweise 2 kByte Größe unterteilt und über Übersetzungstafeln, die beispielsweise im Arbeitsspeicher stehen können, jeder physikalischen Seitenadresse eine virtuelle Seitenadresse zuordnet. Um den Übersetzungsvorgang mögliehst schnell durchführen zu können, wird im Zentralprozessor entweder der ganze Speicher für die Übersetzungstafeln untergebracht oder aber auch aus Kostengründen ein kleiner Speicher, der nur einen Teil der in letzter Zeit benötigten übersetzten Seitenadresssen enthält. Wegen seiner begrenzten Speicherkapazität ist er ähnlich organisiert und aufgebaut wie das Cache.

Das Cache ist heute üblicherweise nach einem Kongruenzklassenprinzip organisiert. Dabei sind sowohl der Arbeitsspeicher als auch ein im Cache vorgesehener Datenpuffer in Seiten und jede Seite wiederum im Klassen unterteilt. Für die Arbeitsweise des Cache ist es nun wichtig, daß Daten aus dem Arbeitsspeicher nur in die gleiche Klasse im Datenpuffer eingetragen werden dürfen, aus der sie im Arbeitsspeicher stammen. Dies hat beim Suchen der Daten im Cache den Vorteil, daß sowohl der Datenpuffer als. auch ein Tagfeldpuffer, der die zugehörige Seitenadresse enthält, unmittelbar mit einer Klassenadresse ausgewählt werden können. Diese Auswahl mit Hilfe der Klassenadresse stellt einen ersten Arbeitsschritt bei einem Zugriff zum Cache dar. Nach Ablauf der Zugriffszeit stehen dann die allein in Frage kommenden Tagfelder der gleichen Klasse im Tagfeldpuffer zur Verfügung. Die in den Tagfeldern enthaltenen Seitenadressen werden dann mit dem Teil, der am Cache anliegenden Zugriffsadresse verglichen, der die Seitenadresse enthält und auf Gleichheit geprüft. Wenn Gleichheit vorliegt, wird anschließend der Inhalt des Datenpuffers der gleichen Klasse als die gewünschten Daten an den Zentralprozessor übertragen. Diese Vorgänge bilden den zweiten Arbeitsschritt. *

VPA 76 E 2003 ^ _A ,_ _ _Λ *

709833/0783

Falls die Ubersetzungstafeln im Cache angeordnet sind und bei einer virtuellen Adressierung die virtuelle Adresse vom Zentralprozessor an das Cache übertragen wird, muß auf die Bereitstellung der übersetzten Seitenadresse, im Cache gewartet werden. Die Zu-' griffszeit zu den im Cache gespeicherten Daten ist damit verhältnismäßig groß. Außerdem erfordern die Übersetzungstafeln im Cache einen großen Aufwand. Falls die übersetzte Adresse in der Übersetzungstafel nicht zur Verfügung steht und gegebenenfalls ein Rückzieher vorgenommen werden muß, muß dies dem Zentralprozessor wieder mitgeteilt werden und im Cache sind organisatorische Arbeiten erforderlich.

Der Erfindung liegt die Aufgabe zugrunde eine Schaltungsanordnung zum Adressieren von Daten in einem Cache einer mit virtueller Adressierung arbeitenden Datenverarbeitungsanlage anzugeben, mit deren Hilfe der Zugriff zu den Daten im Cache sehr schnell erfolgt.

Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten Art dadurch gelöst, daß im Zentralprozessor ein Speicher vorgesehen ist, in dem den virtuellen Seitenadressen zugeordnete physikalische Seitenadressen gespeichert sind und aus dem die physikalischen Seitenadressen ausgelesen und zum Pufferspeicher übertragen werden, während gleichzeitig mit der Klassen-. adresse der Inhalt des Datenpuffers und der zugehörige Tagfeldpuffer in dem Pufferspeicher ausgewählt werden.

Die Schaltungsanordnung gemäß der Erfindung hat die Vorteile, daß sie einen geringen Aufwand im Cache erfordert und daß für die Steuerung des Speichers im Zentralprozessor vorgesehene Steuereinheiten mitverwendet werden können. Außerdem hat der Zentralprozessor eine größere Freiheit in der Behandlung der Adressen im Falle eines Rückziehers, wenn beispielsweise die übersetzten Adressen im Speicher nicht vorhanden sind. Weiterhin muß das Cache keine organisatorischen Arbeiten durchführen, da in dem Zentralprozessor der Speicherzugriff zum Cache erst veranlaßt wird, wenn die virtuelle Adresse erfolgreich übersetzt wurde. Durch die gleichzeitig durchgeführte übersetzung der Seitenadresse und der Auswahl des • Datenpuffers und des Tagfeldpuffers durch die Klassenadresse wird VPA 76 E 2003

7G9833/0733

die Zugriffszeit insgesamt wesentlich vermindert.

Die aus dem Tagfeldpuffer und aus dem Speicher für die übersetzten Adressen ausgelesenen Seitenadressen stehen gleichzeitig zur ■ Verfügung, wenn der Speicher, in dem die den virtuellen Seitenadressen zugeordneten physikalischen Adressen gespeichert sind, gleichartig organisiert und aus den gleichen Speicherbausteinen aufgebaut ist wie der Datenpuffer und der Tagfeldpuffer im Pufferspeicher.

Falls die Datenverarbeitungsanlage nicht nur mit virtueller sondern auch mit reeller Adressierung arbeitet, ist es vorteilhaft, wenn in dem Zentralprozessor ein von einem Rechen- und Steuerwerk gesteuerter Umschalter vorgesehen ist, der in einer ersten Stellung die am Ausgang des Speichers abgegebenen physikalischen Seitenadressen und in einer zweiten Stellung die am Eingang des Speichers anliegenden Adressen zum Pufferspeicher durchschaltet.

Im folgenden wird ein Ausführungsbeispiel der Schaltungsanordnung zum Adressieren von Daten anhand einer Zeichnung beschrieben.

Die Figur zeigt einen Teil eines Zentralprozessors ZP, der mit einem Pufferspeicher CA verbunden ist. Dieser Pufferspeicher CA, der auch üblicherweise als Cache bezeichnet wird, ist zwischen dem Zentralprozessor ZP und einem nicht dargestellten Arbeitsspeicher angeordnet. Der Zentralprozessor ZP enthält ein Adreßregister AR, in dem die Adressen von für eine Verarbeitung erforderlichen Daten zwischengespeichert werden.

Die Datenverarbeitungsanlage arbeitet mit einer virtuellen Adressierung. Den Programmen und Daten wird ein virtueller Speicher mit einer Speicherkapazität zur Verfügung gestellt, die über die Größe des reellen Arbeitsspeichers hinausgeht. Reicht der Platz im reellen Arbeitsspeicher für die Programme und Daten nicht aus, so werden Teile auf einen externen Speicher gebracht und wieder in deh Arbeitsspeicher übertragen, wenn sie zur Verarbeitung benötigt werden. Diese auswechselbaren Teile von Daten werden Seiten

VPA 76 E 2003

genannt und diese haben beispielsweise einen Umfang von 2 kByte. Die Programme greifen auf Daten und Befehle mit Hilfe von virtuellen Adressen zu. Durch Adressenumsetzverfahren werden virtuelle Adressen in reelle Adressen umgewandelt, und es wird überprüft, ob sich · die gerade benötigte Seite im reellen Speicher befindet. Ist dies der Fall, so wird die Ausführung des Programms fortgesetzt. Fehlt jedoch die gerade benötigte Seite, so wird der Programmablauf unterbrochen und eine Seitenabrufoperation ausgeführt. Die benötigte Seite bzw. Seiten werden in den reellen Arbeitsspeicher übertragen. Der Zentralprozessor ZP ist mit dem reellen Arbeitsspeicher über dem Pufferspeicher CA-verbunden. Die Seiten werden somit vom reellen Arbeitsspeicher über den Pufferspeicher CA zum Zentralprozessor ZP übertragen.

Im Adreßregister AR wird die vollständige Adresse gespeichert, mit der zum Pufferspeicher CA zugegriffen wird. Ein Register AR2 im Adreßregister AR enthält die virtuelle Seitenadresse und ein Register AR1 enthält eine Klassenadresse, die die Adressierung innerhalb einer Seite vornimmt. Um einen Zugriff im Pufferspeicher CA durchführen zu können, muß diesem die Adresse als physikalische Adresse angeboten werden. Der Zentralprozessor ZP enthält daher einen Speicher ATM, in dem den virtuellen Seitenadressen zugeordnete physikalische Seitenadressen gespeichert sind. Bei einem Zugriff zum Pufferspeicher CA wird die im Register AR1 stehende Klas- · senadresse durch Signale AD1 an einen Tagfeldpuffer TF und einen Datenpuffer DF im Pufferspeicher CA abgegeben. Gleichzeitig wird die im Register AR2 stehende virtuelle Seitenadresse durch Signale AD2 an den Speicher ATM abgegeben. Nach dem Zugriff zu diesem Speicher ATM gibt dieser an seinem Ausgang die physikalische Seitenadresse durch Signale AD3 über einen vom Rechen- und Steuerwerk RW des Zentralprozessors ZP abgegebenes Signal S2 gesteuerten Umschalter UM als Signale AD4 an einen Vergleicher VG im Pufferspeicher CA ab. Gleichzeitig mit diesem Zugriff zum Speicher ATM im Zentralprozessor ZP erfolgt der Zugriff zum Tagfeldpuffer TF und Datenpuffer DF im Pufferspeicher CA. Es wird angenommen, daß der Speicher ATM im Zentralprozessor ZP gleichartig aufgebaut ist wie der Tagfeldpuffer TF und der Datenpuffer DF im Pufferspeicher CA.

VPA 76 E 2003

709833/071*

Am Ausgang des Tagfeldpuffers TF stehen somit zur gleichen Zeit, wenn die Signale AD4 an den Vergleicher VG abgegeben werden, Signale AD5 zur Verfügung, die in den einzelnen Tagfeldern gespeicherten Seitenadressen darstellen. Diese Seitenadressen werden " mit den durch die Signale AD4 dargestellten Seitenadressen verglichen. Wenn Gleichheit vorliegt, gibt der Vergleicher VG ein Signal

S1 an das Rechen- und Steuerwerk RW des Zentralprozessors ZP ab, das angibt, daß die gewünschten Daten vorhanden sind. Die Daten werden als Datensignale DA vom Datenpuffer DF ebenfalls zum Rechen- und Steuerwerk RW übertragen.

Falls keine Seitenadresse in einem Tagfeld mit dem durch die Signale AD4 abgegebenen physikalischen Seitenadresse übereinstimmt, wird das Signal S1 nicht abgegeben und es erfolgt ein Speicherzugriff zum Arbeitsspeicher und die gewünschten Daten werden direkt vom Arbeitsspeicher zum Zentralprozessor ZP abgegeben und gleich- " zeitig zusammen mit der zugehörigen Seitenadresse in den Datenpuffer DF eingespeichert.

Falls die Datenverarbeitungsanlage sowohl für eine virtuelle Adressierung als auch für eine reelle Adressierung vorgesehen ist, wird beim Vorhandensein einer reellen Adresse im Register AR2 des Adreßregisters AR der Umschalter UM durch ein vom Rechen- und Steuerwerk RW abgegebenes Signal S2 so umgeschaltet, daß die vom Register AR2 abgegebenen Signale AD2 direkt über den Umschalter UM als Signale AD4 zum Vergleicher VG abgegeben werden. In diesem Fall ist eine Übersetzung der Adressen im Speicher ATM nicht erforderlich. Auch hier erfolgt gleichzeitig mit der Übertragung der Signale AD2 bzw. AD4 zum Vergleicher VG der Zugriff zum Tagfeldpuffer TF und Datenpuffer DF im Pufferspeicher CA.

3 Patentansprüche
1 Figur

VPA 76 E 2003

709833/0783

Leerseite

Claims

Patentansprüche

ΛΛ Schaltungsanordnung zum Adressieren von Daten in einer Datenverarbeitungsanlage, bei der zwischen einem Zentralprozessor und einem Arbeitsspeicher ein Pufferspeicher angeordnet ist, bei der die Daten durch virtuelle Seitenadressen und Klassenadressen adressiert werden, bei der der Puffer und der Arbeitsspeicher jeweils in eine vorgegebene Anzahl von Klassen eingeteilt wird, bei der die Daten im Pufferspeicher und im Arbeitsspeicher jeweils in die gleiche Klasse eingespeichert werden und bei der der Pufferspeicher einen Datenpuffer, in dem die Daten gespeichert sind und einen Tagfeldpuffer enthält, in dem die jeweils zugehörigen Seitenadressen gespeichert sind, dadurch gekenn zeichnet, daß im Zentralprozessor (ZP) ein Speicher (ATM) vorgesehen ist, in dem den virtuellen Seitenadressen (AD2) zugeordnete physikalische Seitenadressen (AD3) gespeichert sind und aus dem die physikalischen Seitenadressen (AD2) ausgelesen und zum Pufferspeicher (CA) übertragen werden, während gleichzeitig mit der Klassenadresse (AD1) der Inhalt des Datenpuffers (DF) und des zugehörigen Tagfeldpuffers (TF) in dem Pufferspeicher (CA) ausgewählt werden.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (ATM), in dem die den virtuellen Seitenadressen (AD2) zugeordneten physikalischen Adressen (AD3) gespeichert sind, gleichartig organisiert ist und aus den gleichen Speicherbausteinen aufgebaut ist wie der Datenpuffer (DF) und der Tagfeldpuffer (TF) im Pufferspeicher (CA).
3. Schaltungsanordnung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß im Zentralprozessor (ZP) ein von einem Rechen- und Steuerwerk (RW) gesteuerter umschalter (UM) vorgesehen ist, der in einer ersten Stellung die am Ausgang des Speichers (ATM) abgegebenen physikalischen Seitenadressen (AD3) und in einer zweiten Stellung die am Eingang des Speichers (ATM) anliegenden Seitenadressen (AD2) zum Pufferspeicher (CA) durchschaltet.

76 ε 2003 7Q983'3/0769