DE2260353C2

DE2260353C2 - Schaltungsanordnung für die Adressenumsetzung in einer Datenverarbeitungsanlage

Info

Publication number: DE2260353C2
Application number: DE2260353A
Authority: DE
Inventors: Robert Elmar West Hurley N.Y. Ross
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1971-12-23
Filing date: 1972-12-09
Publication date: 1982-02-25
Also published as: JPS5236658B2; FR2170438A5; US3764996A; JPS4874126A; DE2260353A1; GB1353311A

Description

Die Erfindung betrifft eine Schaltungsanordnung für eine Adressenumselzung in einer Datenverarbeitungsanlage mit virtueller Adressierung, mit Zentraleinheit, mit Speicherregister, Hauptspeicher, Pufferspeicher und dazugehörigen Adreßregistern.

In der älteren deutschen Patentanmeldung P 22 27 882.6-53, die zur DE-OS 22 27 882 führte, ist eine Schaltungsanordnung dieser Art vorgeschlagen, mit deren Hilfe eine Anzahl von Computerprogrammen, die entweder durch eine einzige Zentraleinheit oder durch eine Anzahl von Zentraleinheiten ausgeführt werden, gemeinsam einen Speicher benutzen können. Ein zeitverschachtelter Zugriff für solche Programme erfordert im allgemeinen eine sehr hohe Speicherkapazität, die sehr oft viel größer ist als die des tatsächlich ίο vorhandenen Hauptspeichers. Die Gesamtkapazität, die in einem System adressiert werden kann (ange nommen, daß diese Kapazität die tatsächlich im Hauptspeicher vorhandene Kapazität übersteigt), wird als die virtuelle Speicherkapazität des Sjstems bezeichnet. Beispiels-Ii w°ise liefert ein Adressiersystem mit 24 Bit 2²⁴ oder angenähert 16 Millionen adressierbare Bytes. Für eine leichtere Adressierung ist der virtuelle Speicher in Segmente eingeteilt, die wiederum in Seiten unterteilt sind, deren jede aus einer vorbestimmten Anzahl von Bytes besteht. Durch Aufspalten der Programme in Segmente mit Seiten läßt sich der Hauptspeicher seitenweise zuordnen. Somit können also die einzelnen Seiten im Hauptspeicher beliebig angeordnet sein, und je nach Bedarf können Daten ebenfalls seitenweise aus dem Hauptspeicher entnommen und in diesen wieder zurückgeführt werden. Die willkürliche Anordnung der Seiten im Hauptspeicher erfordert den Aufbau von Tabellen, die den tatsächlichen oder echten Speicherplatz jeder Seite angeben. Eine Seitentabelle gibt somit

«ι die echten Speicherplätze aller Seiten eines bestimmten Segmentes an. Andere Seitentabeller, geben in ähnlicher Weise die Echtspeicherplätze der anderen Segmenten des virtuellen Speichers zugeordneten Seiten an. Die beliebige Anordnung der .Seitentabellen im Speicher

!5 erfordert wiederum den Aufbau einer Segmenttabelle, die die echten Speicherplätze der Seilentabellen angibt. Die Segmenuabelle und die Seitcntabellen werden für einen Benutzer im Hauptspeicher gehalten und dienen da/u, die virtuelle Adresse eines Benutzers in eine Echtadresse (d. h. einen Fchlspcicherplat/ im Hauptspeicher) der gewünschten Seite umzuwandeln. Adressenumsetzung ist dabei das Verfahren der Umwandlung der virtuellen Adressen in echte Adressen im Haupt speicher.

Seit dem Aufkommen gepufferter Speichersvsteme sieht man einen Hochgcsehwindigkeits Pufferspeicher zusat/'ich zum Hauptspeicher vor. Solche Hochgeschwindigkeits-Pufferspcicher sollen die Bedienung von Daienanforderungen beschleunigen, liegt die Daten

so adressc in einem Block (ein Block kann kleiner ».ein jK eine Seite), der im Pufferspeicher liegt, dann kann eine Anforderung. Information abzurufen oder ab/uspci ehern, schnell durchgeführt werden. Die Verwendung von schnellen Pufferspeichern ergibt eine scheinbare Verkürzung der Zykluszeit des Hauptspeichers.

fiel Einsatz eines Pufferspeichers werden alle von der Zentraleinheit kommenden Anforderungen daraufhin überprüft, ob der adressierte Speicherplatz sich im Pufferspeicher befindet. Ist dies der Fall, dann wird der Pufferspeicher abgefragt, und die angeforderten Daten werden an die Zentraleinheit übertragen. Handelt es sich dabei um eine Speicheranforderung, dann können die Daten entweder im Pufferspeicher und im Hauptspeicher (Durchspeichern) oder nur im Pufferspeicher eingespeichert Werden, wobei der Hauptspeicher zu einem späteren Zeitpunkt auf den neuesten Stand gebracht wird. Enthält der Pufferspeicher den adressierten Speicherplatz nicht, dann wird die Anfor-

derung zum Durchlaufen eines vollen Speicherzyklus an den Hauptspeicher weitergeleitet. Sollen Daten abgerufen werden, die im Pufferspeicher nicht zur Verfügung stehen, dann werden die vom Hauptspeicher abgerufenen Daten an die Zentraleinheit übertragen und außerdem für spätere Anforderungen im Pufferspeicher abgespeichert. Bei einer Speicheranforderung werden die Daten im allgemeinen nur im Hauptspeicher abgespeichert. Wenn Datenkanäle die Übertragung von Daten aus dem Hauptspeicher anfordern, dann ist der in Pufferspeicher davon nicht betroffen. Der Hauptspeicher wird adressiert, und die Daten werden an den anfordernden Datenkanal übertragen. Sollen jedoch Daten eingespeichert werden, dann wird der Pufferspeicher daraufhin überprüft, ob die gewünschte Speicher- ιί adresse im Pufferspeicher vorhanden ist. Ist das der Fall, dann werden die von der Kanaleinheit kommenden Daten im Pufferspeicher und >m Hauptspeicher abgespeichert. Befindet sich die Speicheradresse nicht im Pufferspeicher, dann werden die vom Datenkanal kommenden Daten nur im Hauptspeicher abgespeichert.

Ein zu diesem Zweck brauchbarer Pufferspeicher besteht aus einer Speicheranordnung, die 4096 Bytes aufnehmen kann. Die Daten können dabei so angeord- 2> net sein, daß 64 Blocks zu je 64 Bytes oder acht Doppelworten abgespeichert sind. Die entsprechende Adressieranordnung dient der Umsetzung der von der Zentraleinheit gelieferten virtuellen Adressen in echte Pufferspeicheradressen. i< >

Bei einer Schahungsanordnung der eingangs genannten Art erfolgt die Umsetzung virtueller Adressen in echte Adressen in zwei Schritten mit Flilfe von Tabellenspeiehern in Form von Segmeniubellen und Seitentabcllen im Hauptspeicher. Das Segmentfeld der r> virtuellen Adresse wird zu einer Segmemtabellenadres se. die aus einem Steuerregister abgerufen wird, hinzuaddiert und liefert damit die Adresse einer Speicherstelle in der Segmenttabellc. Damit erhält man die Anfangsar'resse einer Seitenadresse, welche /um 4<i Seitenfeld der vinuellen Adresse hin/iiaddiert wird. Die so gefundene Adresse dient der Adressierung einer Speicherstelle im Seitenspeicher. Damit erhält man eine echte Adresse. die in Verbindung mit dem Bviefeld der virtuellen Adresse die echte Adresse eines F5yles liefen. 4i Damit nicht jedesmal bei einem H<iu,mpeichcr/ugriff zweistufig gearbeitet werden muß. ist eine weitere Tabelle vorgesehen, in de^r dann jeweils das Segmentfeld und das Seitenfeld der ubersel/ten virtuellen Adresse zusammen mit 'ler aufgefundenen echten vi Adresse zeitweilig gespeichert wird.

Die der Erfindung zug-unde liegende Aufgabe besieht nun dann, die Umsetzung mn Hilfe eines Asso/iativspeichcrs in einem Schritt in nur einer Flbene durchzuführen. Die·» wird crfindungsgemäß in einer Schaltungsanordnung der eingangs genannten Art dadurch erreicht, daß eine Adreßumsetzereinheit vorgesehen ist. in der in einem Assoziativspeicher die Zuordnung /wischen virtuellen Adreßteilen und entsprechenden Flchtadressenteilen enthalten ist. daß das Register der Zentraleinheit, in dem die vollständigen virtuellen Adressen mit ihren Adreßteilen eingespeichert sind, durch die für die höherweriigcri Bits dargestellten Adreßteile über sich teilweise in ihrer Wirkung überlappende Torschaltungen, über Leitungen und über zwei sich teilweise überlappende Torschaltungen mit den entsprechei'.c'p.n zugeordneten Teilen des Assoziativspeichers der Adreßumsetzereinheit verbunden sind, daß ferner das Register für die verbleibenden Adreßteile über sich teilweise in ihrer Wirkung überlappende Torschaltungen unmittelbar mit den Adreßregistern des Hauptspeichers bzw. des Pufferspeichers verbunden sind und daß die die Echtadressenteile des Hauptspeichers bzw. des Pufferspeichers enthaltenden Teile des Assoziativspeichers der Adreßumsetzereinheit über Ausgabetorschaltungen und Eingabeschaltungen mit den entsprechenden Adreßregistern des Hauptspeichers bzw. Pufferspeichers verbunden sind.

Vorzugsweise ist die Anordnung dabei so aufgebaut, daß die Zentraleinheit über ein Eingaberegister mit dem Assoziativspeicher und dieser über Ausgaberegister mit den Adreßregistern verbunden ist und daß außerdem zwischen dem Eingaberegister und dem Assoziativspeicher Eingabemaskenregister und zwischen dem Assoziativspeicher und den Ausgaberegistern Ausgabemaskenregister eingeschaltet sind.

Von besonderem Vorteil ist es, wenn die Ausgaberegister eine zusätzliche Bitposition enthalten, deren Wert bei erfolglosem Vergleich im Assoziativspeicher über eine gesonderte Leitung den Zugriff zum Hauptspeicher und/oder Pufferspeicher sperren.

Der wesentliche Vorteil der erfindungsgem^ßen Anordnung ist darin zu sehen, daß die Adreßumsetzung für Hauptspeicher und Pufferspeicher schnell und gleichzeitig durchführbar ist. und daß dann, wenn die Daten nicht im Pufferspeicher, sondern nur im Hauptspeicher liegen, die Echtadresse des Hauptspeichers bereits zur Verfügung steht, so daß eine weitere Adressenumsetzung nicnt erforderlich ist.

Der Gegenstand der obengenannten älteren Anmeldung und Ausführungibeispiele der Frfindung werden nunmehr in Verbindung mit den Zeichnungen näher beschrieben. Dabei zeigt

F i g. 1 das bevorzugte Format für die virtuelle Adresse.

F- ι g. 2 eine schematische Darstellung der AdreÜumset/ung von vir'iieller auf echte Adresse gemäß Dt-OS 22 27 882.

F i «. 3 das bevorzugte Format einer Eintragung in eine Segmcnttabelle und eine Seitentabelle.

F ι g. 4 schematisch ein Blockschaltbild eines bevor zugten Ausführungsbeispiels der F^:.rfindung.

F ig 5 ein Blockschaltbild weiterer Eirzclheiten der Speichersteuerung und Adreßumset/ung (SCA T)und

F i g. 6 schematisch ein Blockdiagramm von F.in/el heuen einer weiteren Ausfuhrungsform von (SCA T).

In F ι g. I isi das bevorzugte Format für eine virtuelle Adresse gezeigt. Die aus 24 Bit bestehende virtuelle Adresse ist in vier Felder unterteilt: ein Segmentfeld (S\)mn den Bits 8-15. em Seitenfeld (PX)mn den Bit. 16- 14. ein Blockfcld (Hl.K)mn den Bits 21 -25 und ein Bv.e Felü (BYTl.) mit den Bits 26-31. Mit diesem Format besteht die virtuelle Speicherung aus 256 Segmenten, wobei jedes Segment bis zu 16 Seiten und jede Seite bis zu 4096 Bytes enthält, die in 64 Blocks zu je 64 Bytes unterteilt sind. Dem Fachmann leuchtet ohne weiteres ein. daß di^'.e F elddefinitionen natürlich etwas willkürlich gewählt sind. Man könnte beispielsweise die Virtuellen Adreßfelder auch so definieren, daß SX die Bits 8- 11, P,Ydie Bits 12-20, BLKdIe Bit« 2i -24 und BYTBd\z Bits 25-31 belegt. Mit einem solchen Format Würde die virtuelle Speicherung aus 16 Segmenten mit je bis zu 128 Seilen uf i jede .Seite aus bis ZU 2048 Bytes bestehen, die in !6 Blocks zu je 128 Bytes unterteilt sind. Bits 0-^7 werden in dieser bevorzugten Ausführungsform der Erfindung nicht benutzt, könnten iedoch. falls

gewünscht, zur Ausdehnung der virtuellen Adresse auf ein 32-Bit-Adressensystem verwendet werden. Ein solches System würde über 4 Milliarden Bytes virtueller Speicherkapazität aufweisen. Das Segmentfeld dient als Index zum Aufsuchen der Segmenttabelle. Die Eintragungen in der Segmenttabelle enthalten einen Wert, der die Basisadresse derjenigen Seilentabelle darstellt, die dem durch das Segmentfeld bezeichneten Segment zugeordnet ist. Das Seitenfeld dient als Index für eine Eintragung in der Seitentabelle. Die Eintragung in der Seitentabelle enthält einen Wert, der die tatsächliche oder echte Speicheradresse der Seite darstellt. Während der Umsetzung der virtuellen Adresse in die Hauptspeicheradresse werden Block- und Bytefelder nicht verändert und werden anschließend mit der umgesetzten Seitenadresse zur Bildung der tatsächlichen oder echten Hauptspeicheradresse verkettet. Für den Pufferspeicher ist jedoch das Blockfeld auch Teil der virtuellen Adresse, der noch einer Umsetzung bedarf. Das Bytefeld wird mit der umgesetzten Blockadresse zur Bildung der echten Pufferspeicheradresse verkettet.

Wird, wie aus Fig. I zu ersehen, die von der Zentraleinheit CPU gelieferte Adresse als eine llaupi-Speicheradresse (MS) angesehen, dann sind die Felder für das Segment (SX) und die Seite (PX) die virtuellen Teile der Adresse, während Block (BLK)und Byiefelder die Echtteile der Adresse sind. Wird die Adresse als Pufferspeicheradresse (BS) angesehen, dann besteht der virtuelle Teil aus drei Feldern (SX. PX und BLK). während der Echtadreßteil nur aus dem Bytefeld mit Bits niedriger Ordnung besteht.

Die Adreßumsetzung wird im Zusammenhang mit Fig. 2 noch näher erläutert. Diese Figur und die nachfolgende Beschreibung erläutert Einzelheiten der Hauptspeicheradreßumsetzung gemäß DE-OS 22 27 882. Zur Adreßumsetzung wird ein Tabellensuch-Vorgang in zwei Ebenen durchgeführt, den Segment und Seitentabellen vom Hauptspeicher Der Segmentadreßteil (SX) der virtuellen Adresse wird zu einer Segmenttabellenursprungs-Adresse (STO) hinzugefügt, die in einem Steuerregister 2 eingespeichert ist. um eine Segmenttabelleneintragung 4 in einer Segmenttabelle 6 aufzufinden. (Das Steuerregister 2 wird auch allgemein die Länge (LTH)der Segmenttabelle enthalten.) Diese SegmenttabeHeneintragung enthält eine Seitentabellen-Ursprungsadresse (PTO). die zu dem Seitenadreßab schnitt (PX)der virtuellen Adresse hinzugefügt wird, um die Adresse einer Seitentabelleneintragung 8 innerhalb der Seitentabelle 10 aufzufinden. Die Seitentabelleneintragung 8 enthält eine Echtadresse, die mit den Block- und Byteabschnitten der virtuellen Adresse zur Bildung der Echtadresse im Hauptspeicher eines Datenbytes verkettet wird. Damit es nicht nötig ist. für jeden Speicherzugriff die Adresse erneut umzusetzen, wird ein Listenspeicher vorgesehen, in dem die SX- und PX-Abschnitte der virtuellen Adresse zusammen mit den Echtadressen abgespeichert werden, wie sie aus der Seitentabelle entnommen wurden. Der Listenspeicher wird kontinuierlich auf den neuesten Stand gebracht und enthält damit die virtuellen und echten Seitenadressen der zuletzt angesprochenen Seiten. Das heißt aber, daß zu Beginn einer Adreßumsetzung die umzusetzende virtuelie Seitenadresse anhand dieses Listenspeichers überprüft wird, um festzustellea ob die entsprechende Echtadresse bereits vorhanden ist Ist dies der FaIL liefert der Listenspeicher die echte Seitenadresse, die dann mit den entsprechenden Block- und Byteabschnitten der virtuellen Adresse zur Bildung der echten

Hauplspeichcradrcsse verkettet wird. 1st die umzusetzende Adresse nicht im l.istenspeicher enthalten, dann wird die Adreßumsetzung, wie beschrieben, durchgeführt, und die umgesetzte Adresse wird zusammen iiiil der entsprechenden Echtadresse im Listenspcicher eingespeichert.

Fig. 3 zeigt ein bevorzugtes Formal für die Eintragung 4 in eine Segmenttabelle und die Eintragung 8 in eine Sciteniabelle. Für jeden virtuellen Adressenraum gibt es eine Segmenttabelle mit einer entsprechenden Seitentabelle. Der Ursprung und die Länge der aktiven Segmenttabelle ist im Steuerregister (Fig. 2) enthalten. Die Eintragung 4 in der Segmenttabelle enthält ein Längenfeld (LTH) mil den Bits 0- 3. das die Länge der Seitentabelle in einzelnen Schritten gleich Vi6 der maximalen Länge angibt. Bit 31. das I - Bit. zeigt die Gültigkeit der in der Segmenttabclleneinlragung enthaltenen Information an. Wenn das I - Bit eine I ist. kann die Eintragung nicht für eine Adreßumsetzung b -ii'ic/i werden. Die Seitentabelleneintragung 8 enthält in den Bit-Positionen 0-7 die acht Bits höherer Ordnung der echten Speicheradresse (Die Bits niedriger Ordnung der ixhtadresse innerhalb der virtuellen Adresse werden mn den Bus höherer Ordnung von der Seitentabelle verkettet und ergeben die Byte-Verschiebung innerhalb der Seite.) Außerdem ist jeder Seitenlabelleneintragung ein I-Bit (Ungiiltigkeitsbit) zugeordnet. Wenn das I - Bit eine I ist. dann kann die Eintragung für eine Umsetzung nicht benutzt werden.

Die verschiedenen Teile der Erfindung sind ganz schematisch in F i g. 4 dargestellt. Die im Register 12 der Zentraleinheit CPU enthaltene virtuelle Adresse dient zum Abfragen der Adressenumsetzereinheit SCAT 14. Zur Durchführung einer Adreßumsetzung von virtueller auf Echtadresse für eine Hauptspeicheradresse werden die Segment (SX)- und Seiten fPA>Teile der virtuellen Adresse über Torschallungen 16. Leitung 18 und Torschaltungen 20 nach SCA T übertragen zur Durch führung einer Vergleichsoperation zwischen diesen Feldern und entsprechenden, im Assoziativspeicher 14 von SCA T eingespeicherten Feldern. Ergibt sich durch diesen Abfrage- und Vergleichsvorgang mehr als ein gültiger Vergleich, wird der Teil mit den hnherwertigen Bits der Hauptspeicheradresse von SCA t nach dem Hauptspeicher-Adreßregister 22 über Torschaltung 24. Leitung 26 und Torschaltung 2S übertragen. Der Adreßteil mit den Bits niedriger Ordnung der echten Hauptspeicheradresse mit den Feldern BLK und BYTE der von der Zentraleinheit gelieferten Adresse wird von dem CPV- Adreßregister 12 über Torschaltung 30. Leitung 32 und Torschaltung 34 nach dem Hauptspeicher-Adreßregister 22 geleitet. Um die Echtadresse der im Pufferspeicher eingespeicherten Daten zu erhalten, werden drei Felder (SX PX und BLK) vom CPU-Adreßregister 12 über Torschaltung 36. Leitung 38 und Torschaltung 40 zum Abfragen des entsprechenden Feldes im Assoziativspeicher 14 von SCA Γ übertragen. Wenn diese Felder mit dem Inhalt eines der Worte im Assoziativspeicher 14 übereinstimmen, werden die höhenvertigen Bits der Pufferadresse von SOt Γ über Torschaltung 44. Leitung 46 und Torschaltung 48 nach dem Pufferspeicher-Adreßregister 42 geleitet. Die niedrigwertigen Bus der Pufferspeicheradresse werden vom CPiZ-Adreßregister 12 über Torschaltung 50. ■ Leitung 52 und Torschaltung 54 nach dem medrigwerti- een Teil des Pufferspeicher-Adreßregisters 42 geleitet.

Die Einzelheiten der verschiedenen Taktsignale und Steuersignale, die in einem System gemäß Fig.4

erforderlich sind, um die nötigen Steuersignale zur Betätigung der verschiedenen Torschaltungen zum richtigen Zeitpunkt sicherzustellen, sind dem Fachmann bekannt. Verschiedene Verfahren zur Erzeugung solcher Signale und deren Verteilung über das System sind bekannt und brauchen hier nicht beschrieben zu werden.

Wf in bei beiden Abfrageoperationen beim Vergleich ein gültiges Ergebnis erzielt wird, dann werden Echiadressen für den Hauptspeicher und den Pufferspeicher an das Hauptspeicher-AdreBrenister 22 und das Pufferspeicher-Adreßregister 42 abgegeben.

Wenn dann ein Speicher ausgelesen werden soll, werden die angeforderten Daten dem Pufferspeicher entnommen und die im Adreßregister 22 enthaltene Hauptspeicheradresse wird im allgemeinen nicht beachtet. Bei einem Einspeichervorgang können die Daten nur im Pufferspeicher eingespeichert werden, und die Hauptspeicheradresse kann unbeachtet bleiben oder die Daten können im Pufferspeicher und im Hauptspeicher (Durchspeicherung) eingespeichert werden, wobei dann beide Adressen benutzt würden. Wenn nur die erste oben erwähnte Abfrage ein gültiges Vergleichsergebnis liefert, würde dieses anzeigen, daß die gewünschten Daten nur im Hauptspeicher, nicht aber im Pufferspeicher stehen. In diesem Fall müßte der Hauptspeicher angesteuert werden, und die Daten könnten, falls erwünscht, im Pufferspeicher eingespeichert werden. Die Entscheidung darüber, ob die Daten im Pufferspeicher eingespeichert werden sollen oder nichi. würde nach bekannten Kriterien getroffen werden. Beim Einspeichern der Daten im Pufferspeicher müßte .9CVVTauf den neuesten Stand gebracht werden, um diese Änderung im Status des Pufferspeichers anzuzeigen. Auch dieses Auf-den-neuestenStand-bringen würde in üblicher Weise erfolgen. Wenn keine der Abfragen einen gülligen Vergleich liefert, so würde das anzeigen, daß die Daten weder im Hauptspeicher noch im Pufferspeicher zur Verfügung stehen. In diesem Fall müßten die Daten in den Hauptspeicher überführt werden (im allgemeinen würde dabei die gesamte Seite, die diese DaSen enthält, in den Hauptspeicher überführt werden) und. falls erwünscht, würde der Block, der die gewünschten Daten enthält, in den Pufferspeicher eingespeichert werden. Die hierzu notwendigen Verfahren sind bekannt.

In F ι g. 5 sind weitere Einzelheilen einer bevorzugten Ausführungsform der Adreßumsetzereinheit (SCAT) gezeigt. Der SCA Tenthält einen Assoziativspeicher 56 mit seinem Eingaberegister 58 und Ausgaberegistern 60 und 62. Zur Definition der Feldlänge sind außerdem ein Eingabemaskenregister 64 und ein Ausgabemaskenregister 66 vorgesehen. Jedes Wort im Assoziativspeicher 56 ist in mehrere Felder unterteilt. Erfindungswesentlich sind hierbei vier Felder: Das erste Feld 68 enthält die höherwertigen Bits der virtuellen Adressen, die kurz zuvor umgesetzt worden sind, im allgemeinen die Segment (SX)- und die Seiten (PX)- Bits. Das zweite Feld 70 enthält die Bits von erst kürzlich umgesetzten virtuellen Adressen, die die Block (BLK)-Adresse im Pufferspeicher definieren, das dritte Feld 72 enthält die echten Pufferspeicheradressen (BSRL). die den BLK-Adressen in dem gleichen zugeordneten Assoziaiivspeicherwon entsprechen, und das vierte Feld 74 enthält die höherwertigen Bits der echten Hauptspeicheradressen (MSRL). die den SX- und Wf-Bits im gleichen Wort des Ässoziarivspeichers entsprechen. Drei weitere Felder jedes Wortes im Assoziativspeicher 56 sind das Sehliissclfeld 76 (KY). das Auslauschfeld 78 (REPL) und das Gültigkeitsfeld 80 (V). Diese Felder können benützt werden, um Zugriffsschlüssel von Benutzern aufrechtzuerhalten und zu überprüfen, den ί Ersatz oder Austausch von Seiten im Hauptspeicher zu steuern und/oder von Blocks iin Pufferspeicher und die Gültigkeit einzelner Worte im Assoziativspeicher anzuzeigen. Je nach den Erfordernissen einer bestimmten Datenverarbeitungsanlage können die letztgenann'

ίο ten drei Felder ausgedehnt, verkleinert oder überhaupt weggelassen werden. Da diese Felder und ihre Verwendung dem Fachmann bekannt sind und sie außerdem nicht unmittelbar mit der vorliegenden Erfindung etwas zu tun haben, werden sie hier nicht

ii beschrieben. Außerdem werden hier die strukturellen Einzelheiten des Assoziativspeichers nicht erwähnt, und die Art und Weise, wie ein Assoziativspeicher betrieben wird, ist dem Fachmann geläufig und bedarf hier keiner Erläuterung.

Ute Arbeitsweise von SCAT in F i g. 5 soii nun erläutert werden. Das F.ingaberegisier 58 nimmt die drei Felder SX. PX und BLK von der TPC auf. Der Inhalt des Eingaberegisters 58 wird unter Steuerung des Maskenregisters 64 dazu benutzt, zwei gleichzeitige Abfragen des Assoziativspeichers 56 durchzuführen. Die Bits in den Feldern SX und PX im F.ingaberegister werden mit den entsprechenden Eintragungen im Feld 68 des Assoziativspeichers verglichen. Wird ein gültiger Vergleich festgestellt, dann werden die höherwertigen

JO Bits der entsprechenden echten Hauptspeicheradresse aus dem Feld 74 in das Ausgaberegister 62 unter Steuerung des Ausgabemaskenregisters 66 ausgelesen. Die weitere Abfrage des Assoziativspeichers betrifft den Vergleich der Bits in allen drei Feldern (SX. PX und BLK). die in den Eingaberegistern liegen, mit den Feldern 68 (SX und PX) und 70 (BLK) der entsprechenden Worte im Assoziativspeicher. Bei gültigem Vergleichsergcbnis werden die höherwertigen Bits der echten Pufferspeicheradresse aus dem Feld 72 in das Ausgaberegister 60. gesteuert durch das Maskenregister 66. ausgelesen. Ergeben beide Abfragen einen gültigen Vergleich, dann wird das Ausgaberegister 60 die höherwertigen Bits der echten Adresse im Pufferspeicher für die gewünschten Daten und das Ausgaberegister 62 die höherwertigen Bits der echten Adresse der gewünschten Daten im Hauptspeicher enthalten. Ergibt nur die zuerst beschriebene Abfrage einen gültigen Vergleich, dann liegen die höherwertigen Bits der echten Hauptspeicheradresse im Ausgaberegister 62. und das Ausgaberegister 60 enthält eine Anzeige, daß die gewünschten Daten im Pufferspeicher nicht zur Verfügung stehen. Liefert keine der Abfragen em gültiges Vergleichsergebnis, dann enthalten die Ausgaberegister 60 und 62 jeweils eine Anzeige, daß die gewünschten Daten weder im Pufferspeicher noch im Hauptspeicher zur Verfugung stehen. Diese Anzeigen, daß die Daten nicht zur Verfugung stehen, werden vorzugsweise in den Ausgaberegistern 60 und 62 vor der Abfrage des Assoziativspeichers56 über die Rückstellleitung 82 eingespeichert die von der Zentraleinheit CPU kommt Diese Anzeige könnte beispielsweise aus einem 1-Bit bestehen, das in ein Extrafeld in jedem Ausgaberegister eingespeichert ist. Wenn dann nach Abfrage des Assoziativspeichers das Ausgaberegister Daten von einem der Assoziativspeicherfelder 72 oder 74 aufnimmt, wird das 1-Bit in ein O-Bit umgewandelt Wenn daher nach der Abfrage noch ein 1 -Bit in dem Extrafeld in einem oder beiden der Ausgaberegister 60

und 62 vorhanden ist. dann kann dies dazu benutzt werden, auf der Leitung 84 ein Sperrsignal für den Pufferspeicherzugriff und auf der Leitung 86 ein Sperrsigriäl für den Hauptspeicherzugriff zu erzeugen. Obgleich dem Fachmann die Benutzung von Maskenregistern am Eingang und Ausgang von Assoziativspeichern gut bekannt ist, ist die Art und Weise, wie hier die Maskenregister (*i und 66 zur Erhöhung der Flexibilität der erfindungsgciträßen Anordnung verwendet werden, doch eine weitergehende Erläuterung wert. Beide Maskenregister 64 und 66 sind vor. üblicher Bauart, d. h., lie entsprechen in ihrer Größe und ihrem Aufbau dem Eingaberegister 58 und den Ausgaberegislern 60 und 62. Wobei jedes der Maskenregister in üblicher Weise mil tinem vorgegebenen Muster von Einsen und Nullen geladen wird. Das Bitmuster im Eingabemaskenregister •4 steuert diejenigen Bitpositionen des Eingaberegisters S8 an. die bei der Abfrage des Assoziativspeichers 56 benutzt werden. Im allgemeinen wird jede Bitposition im Eingaberegisler 58. die einer Bitposition im Maskenregister 64. die ein I-Bit enthält, entspricht, zum Vergleich benutzt. Somit kann das Maskenregister 64 für die Felddefinition benutzt werden. Beispielsweise enthalten in dem hier beschriebenen System die Felder Μ und 70 der Worte im Assoziativspeicher 12 bzw. 6 Bits. Wenn jedoch ein Benutzer des Systems die Adressenfelder neu definieren möchte, so daß SX und PX aus einem ΙΟ-Bitfeld und BLK aus einem 5-Bitfeld bestehen, dann könnte er dieses SCAT für seine Adreßumsetzung und Tabellenlesen in einfacher Weise benutzen, indem die Ma^cke im Eingabemaskenregister 64 so geändert wird, daß zwei Bitpositionen im Feld 68 und eine Bitposition im Feld 70 bei der Abfrage nicht beachtet werden. Das Ausgabemaskenregister kann in ger.au der gleichen Weise zur Definition oder Änderung des Teils der Felder 72 und 74 benutzt werden, die in die Ausgaberegister 60 bzw. 62 ausgelesen werden. Da Eintragungen in den Maskenregistern 64 und 66 diejenigen Teile der Felder 68, 70, 72 und 74 definieren, die tatsächlich benutzt werden, wird der Assoziativspeicher 56 vorzugsweise so aufgebaut, daß jedem der Felder 68,70,72 und 74 eine Anzahl von Bits zugeordnet wird, die der größten Anzahl von Bits entspricht, die jemals in diesem Feld enthalten sein können. Falls erwünscht, kann das Ausgabemaskenregister 66 auch als der Teil einer Datenverarbeitungsanlage dienen, der anzeigt, ob derzeit gerade eine Adreßumsetzung oder Datenverschiebung im Hauptspeicher stattrindet. Würde man ein nur aus Nullen bestehendes Bitmuster in die Bitpositionen des Maskenregisters 66 einführen, die die Ausspeicherung nach dem Ausgaberegister 62 steuern, würde das Fehlen jegücher nach dem Ausgaberegister 62 ausgelesener Dater, ein Sperrsignal auf der Leitung 86 zur Folge haben, das durch nicht gezeigte Einrichtungen dazu benutzt werden könnte, Adressen vom CPi/-Adreßregister unmittelbar ohne Umsetzung nach dem Hauptspeicheradreßregisier zu leiten.

F i g. 6 zeigt eine weitere bevorzugte Ausführung von SCAT, die mit v, iniger Aufwand als die in F i g. 5 gezeigte Ausführungsform verwirklicht werden kann. Die wesentlichen Unterschiede zwischen den beiden

ί Ausführungsformen sind folgende: Der eitle Assoziativspeicher 56 gemäß Fig. 5 wird in Fig. 6 durch zwei Assoziativspeicher 88 und 90 ersetzt. Das eine Eingabcmaskcnregislcr 64 in Fig. 5 wird durch zwei Eingabemaskenregister 92 und 94 in F i g. 6 ersetzt. Das

in eine Ausgabemaskenregister 66 der Fig. 6 wird durch Zwei Ausgabemaskenregisler 96 und 98 in F i g. 6 ersetzt. Der Assoziativspeicher 88 wird /ur Umsetzung des von der CPl/gelieferten virtuellen Adreßteils in die höherwertigen Bits der echten Hauptspeicheradresse

i> benutzt und enthält (zusätzlich zu Schlüssel-. Aus tausch-. Gültigkeits- usw. -Feldern) ein Feld 100. das virtuelle Segment (SX)- und Seiten (PXJ-Bc/eichnungen enthält sowie ein Feld 102. das die entsprechenden umgesetzten höherwertigen Bits der echten Haupt-Speicheradresse enthält. Der Assoziativspeicher 90 wird zum Ableiten der höherwertigen Bits der echten Pufferspeicheradresse benutzt und enthält (zusätzlich zu den anderen gewünschten Feldern) ein Feld 104 mit dem Segment (SX). der Seite (P-YJund dem Block (BLK) mit den entsprechenden Bits von kürzlich umgesetzten virtuellen Adressen zusammen mit einem Feld 106, das die höherwertigen Bits der entsprechenden echten Pufferspeicheradressen enthält.

Die Arbeitsweise der in F i g. 6 gezeigten Anordnung ist im wesentlichen identisch mit der der in F i g. 5 gezeigten Anordnung. Das Eingaberegister 58 nimmt Segment-, Seiten- und Blockadressen aus der CPU auf. Segment- und Seite-Adressen-Bits werden über die Torschaltung 108 zum Abfragen des Assoziativspeichers 88. gesteuert durch das Maskenregister 92, übertragen. In gleicher Weise werden die Bits der Seiten- und Blockadressen vom Eingaberegister 58 über Torschaltung 110. gesteuert durch das Maskenregister 94. zum Abfragen an den Assoziativspeichel 90

·"> übertragen. Wird im Assoziativspeicher ein gültiger Vergleich erzielt, dann weiden die höherwertigen Bits der echten Hauptspeicheradresse unter Steuerung des Maskenregisters 96 in das Ausgaberegister 62 übertragen. Wird außerdem im Assoziativspeicher 90 ein

■*⁵ gültiger Vergleich erzielt, werden die höherwertigen Bits der echten Pufferspeicheradresse, gesteuert durch das Maskenregister 98, im Ausgaberegister 60 eingespeichert. Mit Ausnahme der Tatsache, daß der Assoziativspeicher 56. das Eingabemaskenregister 64 und das Ausgabemaskenregister 66 in F i g. 5 in zwei Assoziativspeicher 88 und 90. in zwei Eingabemaskenregister 92 und 94 und zwei Ausgabemaskenregister % und 98 unterteilt worden sind, ist die Beschreibung der Arbeitsweise der in Fig.5 gezeigten Anordnung unmittelbar anwendbar auf die Anordnung gemäß Fig. 6.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung für eine Adressenumsetzung in einer Datenverarbeitungsanlage mit virtueller Adressierung, mit Zentraleinheit, mit Speicherregister (12), Hauptspeicher, Pufferspeicher und dazugehörigen Adreßregistern, dadurch gekennzeichnet, daß eine Adreßumsetzereinheit (SCA T, F i g. 4, F i g. 5, F i g. 6) vorgesehen ist, in der in einem Assoziativspeicher (14, 56; 88, 90) die Zuordnung zwischen virtuellen Adreßteilen (SX, PX bzw. SX, PX, PLK) und entsprechenden Echtadressenteilen (RL MSbzw. RL BS) enthalten ist, daß das Register (12) der Zentraleinheit, in dem die vollständigen virtuellen Adressen mit ihren Adreßteilen (SX, PX, BLK, BYTE) eingespeichert sind, durch die für die höherwertigen Bits dargestellten Adreßteile (SX. PX bzw. SX, PX. BLK) über sich teilweise in ibrer Wirkung überlappende Torschaltungen (16, 36) Leitungen (18 und 38) und zwei sich teilweise überlappende Torschaltungen (20, 40) mit den entsprechenden zugeordneten Teilen (SX. PX bzw. SX, PX. BLK) des Assoziativspeichers der Adreßumsetzereinheit (SCA T) verbunden sind, daß ferner das Register (12) für die verbleibenden Adreßteile (BLK. BYTE bzw. BYTE) über sich teilweise in ihrer Wirkung überlappende Torschallungen (30, 50) unmittelbar mit den Adreßregistern (MSAR bzw. BS AR) des Hauptspeichers bzw. des Pufferspeichers verbunden sind und daß die die Echtadrcssenteile (RL MS b/w. RL BS) des Haupt-Speichers bzw. des Pufferspe -hers ent'ialltnden Teile des Assoziativspeicher der Xdreßumsetzereinheit (SCAT) über Ausgabe! !schaltungen (24 bzw. 44) und Eingabeschaltungen (28 b/w. 48) mit den entsprechenden Adreßregistern (22 bzw. 42) ■' s Hauptspeicher«, bzw. Pufferspeichers verbunden sind.

2. Anordnung nach Anspruch 1. dadurch gekennzeichnet, daß die Zentraleinheit über ein Eingaberegister (58) mit dem Assoziativspeicher (56; 88, 90) und dieser über Ausgaberegister (60, 62) mit den Adreßregistern (22,42) verbunden ist.

3. Anordnung nach Anspruch 2. dadurch gekennzeichnet, daß/wischen dem Eingaberegister (58) und dem Assoziativspeicher (56; 88,90) Eingabemaskenregister (64; 92, 94) und /wischen dem Assoziativspeicher (56; 88, 90) und den Ausgaberegistern (62, 64) Ausgabemaskenregister (66; 96, 98) eingeschaltet sind.

4. Anordnung nach Anspruch 3. dadurch gekennzeichnet, daß die Ausgaberegister (62, 64) eine zusätzliche Bitposition enthalten, deren Wert (I„ 0) bei erfolglosem Vergleich im Assoziativspeicher über eine gesonderte Leitung (84, 86) den Zugriff EUm Hauptspeicher und/oder Pufferspeicher sper fen.