DE2210333A1

DE2210333A1 - Speicheranordnung mit Schieberegistern

Info

Publication number: DE2210333A1
Application number: DE19722210333
Authority: DE
Inventors: Hendrik Henricus Maria Beekbergen Tromp (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1971-03-20
Filing date: 1972-03-03
Publication date: 1972-10-05
Also published as: DE2210333B2; FR2130457A1; US3771140A; DE2210333C3; GB1345296A; NL7103773A; JPS5123418B1; FR2130457B1

Description

η _η ' PHN.5501.

or. H^rhert Scholl Ζ~/

iv.r-,,_;a-._ia!| BOSS/eVH.

Anmelder: H. V. Ρ,ί Ur3' G.OElLAMPENFABfflEKEIt

Akte: „ _55O1

Anmeldung vom: % Ί) 12. 2210333

"Speicheranordnung mit Schieberegistern".

Die Erfindung betrifft eine Speicheranordnung mit einem Schieberegisterspeicher aus wenigstens k in sich selbst rtickkoppelbaren Schieberegistern, wobei zur Speicherung von Wörtern mit einer Länge von je Ic Bits jedes Schieberegister η Bitstellen aufweist, einer Einschreibe/Auslesestelle, einem Taktimpulsgeber zum Abgeben von Taktimpulsen für den Betrieb des Schieberegisterspeichers und weiter mit Selektionsmitteln zum Selektieren von Wörtern aus der Speicheranordnung auf Grund der von aussen angebotenen Selektionsinformation. Derartige Schieberegisterspeicher, die dann, wenn die Schieberegister nebeneinander angeordnet sind, Felder zur Informationsspeicherung bilden, stehen immer mehr im Mittelpunkt des Interesses, da die Integrationstechniken

209841/1015

- 2 - PUN.5501.

zur Integration im mittleren und grossen Umfang Fortschritte erzielen. Andere Arten von Schieberegisterspeichern mit grosser Kapazität sind in Form von beispielsweise magnetischen Domänenspeichern denkbar. Ferner muss man auch Verzögerungsleitungen, Trommel- und Scheibenspeicher als Schieberegisterspeicher betrachten, von denen in dieser Erfindung die Rede ist. Die erzielbaren Schiebegeschwindigkeiten und/oder die grosse Speicherkapazität verursachen, dass diese Schieberegisterspeicher ein immer grösseres Anwendungsgebiet finden. Ein Nachteil von Schieberegisterspeichern ist jedoch die Tatsache, dass die Zugriffszeit durch die Hälfte der Anzahl von Bitstellen im Schieberegister bestimmt ist, beispielsweise , multipliziert mit der Schiebezeit pro Stufe, die für ein integriertes Schieberegister beispielsweise 10 Nanosekunden betragen kann, also beispielsweise ^.10 χ 10 Nsek. = 50/Usek. Bei rotierenden Speichern ist letzteres durch die Rotationsgeschwindigkeit bestimmt. Dies bedeutet mithin, dass trotz einer hohen Schiebe- oder Rotationsgeschwindigkeit dennoch eine verhältnismässig lange Zugriffszeit entsteht.

Die Erfindung bezweckt, die mittlere Zugriffszeit im oben erwähnten Schieberegisterspeicher zu verringern. Um dies zu erreichen, ist die erfindungsgemässe Speicheranordnung dadurch gekennzeichnet, dass sie zum Verkürzen der mittleren Zugriffszeit ferner einen über Tore mit dem Schieberegisterspeicher verbindbaren Hilfsschieberegisterspeicher mit wenigstens k in sich selbst rUckkoppelbaren Schieberegistern enthält, wobei jedes Schiebprocister m <, η Bitstellen zur Speicherung von m Wörtern aufweist, und zwar

209841/1015

- ') - PIIN.5501.

insbesondere der m in der Speicherkonfiguration gespeicherten Wörter, nach denen von aussen wiederholt gefragt wird, und wobei der Takt impulsgeber Impulse für den Betrieb des Ililfsschieberegisterspeichers abgibt, so dass das Ergebnis einer Selektion in der Speicheranordnung vorzugsweise ein direkt aus dem Hilfsschieberegisterspeicher herrührendes Wort ist.

Die Anwendung des erwähnten HilfsSchieberegisterspeichers ist vorteilhaft, weil in der Praxis in bestimmten Situationen und/oder in bestimmten Momenten bestimmte Wörter aus einem Speicher häufiger verwendet werden als andere. Die Selektionsinformation kann e.ine Adresseninformation oder auch eine andere Information sein. Es ist denkbar, dass in Wörtern des Schieberegisterspeichers bestimmte Bits eine charakteristische Information enthalten, nach der ein derartiges Wort selektierbar ist, beispielsweise Bits, die einen bestimmten Namen beschreiben. Wenn das Wort, das den Namen enthält, gesucht wird, so liefern die Bits die Möglichkeit zum Selektieren. Es sind mithin ausser Adressenassoziationen auch gegebenenfalls zugleich im System vorhandene andere Assoziationen zum Selektieren möglich.

Um die Selektion möglichst zweckmässig verlaufen zu lassen, sind Selektionsmittel, die nur aus einer Vergleichsanordnung für die gesamte Speicheranordnung bestehen, unzureichend, und ist es entsprechend einer Ausführungsform gemäss der Erfindung zweckmSssig, dass die Selektionsmittel zum Selektieren von Wörtern aus der Speicheranordnung aus einer ersten Vergleichsanordnung bestehen, in der die von aussen angebotene Selektionsinformation mit der Information

209841/101S

- h - PKM.5501.

im Schieberegisterspeicher verglichen wird, sowie ferner aus einer zweiten Vergleichsanordnung in der die von aussen angebotene Selektionsinfcrmation mit der Information im Hilfsschieberegisterspeicher verglichen wird, wobei das betreffende Wort in der Speicheranordnung bei einer Anzeige von Gleichheit in der erwähnten ersten oder zweiten Vergleichsanordnung selektiert ist und einem Ausgangsregister zuführbar ist.

Wenn es sich insbesondere um Adressenassoziation handelt, so ist es nicht unbedingt erforderlich, dass die Adresse auch in ihrer Gesamtheit in den Schieberegisterspeicher aufgenommen ist. Die Stelle eines Worts in einem Schieberegisterspeicher kann nämlich durch die Stellung eines mit dem Schieberegisterspeicher mitlaufenden Adressenzählers festgelegt sein.

So können in einer Speicherkonfiguration entsprechend dem oben erwähnten Gesichtspunkt die Mittel zum Selektieren von Wörtern aus dem Schieberegisterspeicher der Speicheranordnung ein Adressenregister zur Speicherung von von aussen angebotenen Adressen, einen durch die erwähnten Taktimpulse gespeisten Adressenzähler, mit dem die Adressen der Wörter im Schieberegisterspeicher bestimmt sind, und eine erste Vergleichsanordnung zum Feststellen einer Uebereinstimmung zwischen einer Adresse im Adressenregister und im Adressenzähler eithalten, wobei der JTiIfsschieberegisterspeicher ein Feld von wenigstens k+1 Schieberegistern zur Speicherung der erwähnten m Wörter mit einer Länge von k Bits und der zu diesen m Wörtern gehörigen Adressen im

209841/1015

Schieberegisterspeicher mit einer Länge von 1 Bits enthält, und wobei eine zweite Vergleichsanordnung eine Gleichheit zwiseilen einer Adresse im Adressenregister und einer im Hilfsschieberegisterspeicher gespeicherten Adresse anzeigt, wobei das betreffende Wort in der Speicheranordnung bei einer Anzeige von Gleichheit in der erwähnten ersten oder zweiten Vergleichsanordnung selektiert ist und einem Ausgangsregister zuführbar ist.

Beim einfachsten Aufbau der erfindungsgeraSssen Speicheranordnung kann ein Vort gegebenenfalls unmittelbar dann, wenn das Vort in den Schieberegisterspeicher eingetragen wird, auch in den Hilfsschieberegisterspeicher aufgenommen werden. Andererseits ist es auch möglich, dass ein Wort, das bereits früher im Schieberegisterspeicher vorhanden war, nicht eher in den Hilfsschieberegisterspeicher aufgenommen wird, bevor nicht das Wort aus dem Schieberegisterspeicher abgefragt ist. Ist im einen und/oder anderen Fall der Hilfsschieberegisterspeicher vollständig besetzt, so kann ein neu aufzunehmendes Wort ein bereits vorhandenes Wort überschreiben. Ein solches zu überschreibendes Wort kann dazu auch zunächst wieder in den Schieberegisterspeicher zurückgesetzt sein.

Wenn ein Wort in einem Rechenvorgang oder einer anderen Informationsbehandlung behandelt wird, so ist die Möglichkeit gross, dass es einige Male kurz nacheinander wieder angefordert wird. Wie gross diese Möglichkeit genau ist, hängt vollständig vom Programm ab. Steht das Wort nun im HiIfsschieberegisterspeicher, so wird es wenigstens

209841/1015

soviel mal schneller gefunden, wie dieser Hilfsschiebe-

rep-isterspeieher kurzer ( —) ist als der Schieberegister-

speicher selbst, vorausgesetzt, dass beide dieselbe Schiebegeschwindigkeit haben. Ist im obsn erwähnten Beispiel

k
η = 10 und m = 256, so ist die mittlere Zugriffszeit für dieses Wort etwa hOx kleiner, nämlich χ 10 Nsek = 1,28/Usek. Weil hier η = 256 ist, kennen hier mithin 256 Wörter mit dieser viel kleineren Zugriffszeit gefunden weriPn.

Die Frage tritt auf, welche m der η Wörter aus dein Schieberegisterspeicher mit frösster Wahr ~ ~h~ inlichkeit angefordert werden. Wenn dies vorher bekannt ist, kann es berücksichtig werden. Dazu ist in der Speicheranordnung noch bei Informations¹ ''rtern oder deren Adressen eine Prioritätsinformation vorhanden, wobei in einer vorhandenen Prioritätsanordnung auf Grund der erwähnten Prioritätsinformation feststellbar ist, welche m der η Informationswörter des Schieberegisterspeichers in den Hilfsschieberegisterspeicher eintragbar sind. Dabei wird also festgestellt, welche Wörter am besten in den Hilfsschieberegisterspeicher aufgenommen werden können, um eine möglichst niedrige mittlere Zugriffszeit zu erhalten.

Auch ist es möglich, andere Kriterien zu handhaben, um zu bestimmen, welche Wörter in den Hilfsschieberegisterspeicher aufgenommen worden müssen, wobei früher in den Hilfsschieberegisterspeicher aufgenommene Wörter überschrieben oder in den Schieberegisterspeicher zurückgesetzt werden, wenn dieser Speicher vollständig besetzt ist.

2 0 9 8 Λ 1 / 1 0 1 5

In der Speicheranordnung besteht dazu der Hilfsschieberei;ister?peicher aus wenigstens k+p bzw. k+l+p Schieberegi ■ t prn, vrbr j in den vorhandenen m USrtern das wenigstens eine Bit ρ zur Speicherung von Prioritätsinformation dient, die entsprechend einem bestimmten Algorithmus auf Grund der wiederholten Anfrage nach einem Wort in einem Prioritätserzeuj;er feststellbar ist, und wobei die Priorität bestimmt, ob das wort im Hilfsschiebexegisterspeicher stehen bleibt oder ob es in den Schieberegisterspeicher zurückgesetzt wird. Der erwähnte Algorithmus kann ein Algorithmus sein, wodurch beim Linseireiben eines neuen Worts in den Hilfsschieberegisterspeicher beispielsweise das am längsten nicht verwendete Wort überschrieben oder in den Schieberegisterspeicher zurückgesetzt v:ir: ,

Ein anderer Algorithmus kann ein Algorithmus sein, wodurch beim Einschreiben eines neuen Worts dasjenige Wort, das am wenigsten abgefragt wurde, überschrieben oder zurückgesetzt wird.

i.s sei bemerkt, dass die erwähnte Speicheranordnung besonders dann, wenn der Schieberegisterspeichsr und der Hilfsschieberegisterspeicher gleichartig sind, gegebenenfalls gemeinsam mit anderen Teilen der Anordnung vorteilhaft als eine Gesamtheit in der Integrationstechnik ausführbar ist.

In der Praxis werden in der Speicheranordnung häufig Schieberegisterspeicher verwendet, bei denen die Schiebegeschwindigkeit des Hilfsschieberegisterspeichers um einen Faktor c grosser ist als diejenige des Schieberegisterspeichers und bei denen die Anzahl von Wörtern

209841/1015

- b - PHM.5501.

des Hilfsschieberegisterspeichers gleich dem Faktor c ist.

Hiermit ist es möglich, grosse, preisgünstige, aber verhältnismässig langsamere Schieberegisterspeicher, beispielsweise magnetische Doinänen-Schieberegis t er speicher, Trommel- oder Scheibenspeicher als Schieberegisterspeicher zu verwenden, während der Hilfsschieberegisterspeicher aus schnellen, kleinen und verhältnismässig kostspieligen Schieberegistern bestehen kann. Durch die Wahl des Faktors c ergibt der Grössenunterschied zwischen den beiden Speichern keine Probleme; es besteht nahezu keine Möglichkeit, dass die Synchronisation nicht richtig arbeitet, und ausserdem wird ein Wort, wenn es im Hilfsschieberegisterspeicher steht, hierin immer eher gefunden als im Schieberegisterspeicher selbst, vorausgesetzt, dass das Wort auch noch darin steht. Das ist wichtig, weil sonst die Möglichkeit besteht, dass ein Wort mehrere Male in den Hilfsschieberegisterspeicher aufgenommen wird. Dies wäre sehr unzweckmässig, weil dann nMmlich andere, beispielsweise auch hMufig verwendete Wörter, keinen Raum mehr im Hilfsschieberegisterspeicher finden. Als Beispiel möge ein verhfiltnismässig langsamer Schieberegisterspeicher mit 2.10 Wörtern und einer Schiebegeschwindigkeit pro Schritt von 1 ,usek gelten, so ist seine mittlere Zugriffszeit 100 Millisekunden. Als Beispiel möge dabei ein Hilfsschieberegisterspeicher mit einer Geschwindigkeit von 10 Nanosekunden gelten, dessen Inhalt bei einem Schritt des grossen Schieberegisterspeichers einmal umläuft, d.h.,

m = c = = 100 Wörter. Der Hilfsregisterspeicher 10 nsec ^r

hat dann eine mittlere Zugriffszeit von 0,5/Usek. Angenommen

209841/1015

$ - PHN.5501.

sei ferner, dass die Möglichkeit eines anzufordernden Worts im Hilfsschieberegisterspeicher beispielsweise zu 85¹^ vorhanden \<ä\ , ho beträft die mittlere Zugriffszeit- für diese 2.1O-⁵ Wörterί 0,85 x 0,5,-usek + 0,15 x 100 rnsek = 15 msek oder eine Verbesserung um einen Faktor 7·

Ausführungsbeispiele der Erfindung werden anhand einifrer in den Zeichnungen dargestellter Ausführungsbeispiele näher erläutert. Es zeigen;

Fig. 1 ein erstes Beispiel einer erfindungsgemässen Speicheranordnung,

Fig. 2 ein zweites Beispiel einer erfindungsgemässen Speicheranordnung,

Fig. 3 noch ein anderes Beispiel eines Aufbaus einer erfindrmgsgemäs.sen Anordnung»

Es sei bemerkt, dass die erwähnten Figuren nur

Beispiele möglicher Ausführungsformen sind. Andere Anordnungen und dergleichen wie bei einem Trommel- oder Scheibenspeicher, wobei die Schieberegister durch die Spuren auf der Trommel oder durch entsprechende Spuren auf den Scheiben gebildet werden, sind denkbar.

In Fig. 1 stellt 1 einen in sich selbst rückgekoppelten Schieberegisterspeicher mit einem Feld von k Schieberegistern SR1 dar. Jedes Schieberegister .?R1 , das an sich wieder aus einer Reihe von Sub-Schieberegistern bestehen könnte, hat η Bit stell en. Die Stelle IO1 ist die EinschreJ.be/Auslesestel5 e. Ferner bezeichnet 2 einen in sich selbst rückgekoppelten ''iLTsschieberefiisterspeicher, hier gleichfalls mit einem Feld von k Schieberegistern SR2.

209841/1015

- IO ~ PUN.5501.

Jedes Schieberegister SR2 hat m < η Bitstellen. Die Stelle ist die Einschreibe/Auslesestelle des Speichers 2. CL ist ein Tak ί l!i?pul h{;eber, der· gegebenenfalls nach einer Frequenzteilung (oder Vervielfachung) in ÜL1 bzw. CL2 die Taktirapulse für den Speicher 1 bzw. 2 abgibt. Dies kann kontinuierlich erfolgen (dynamische Schieberegister) oder nur dann, wenn gesucht wird (statische Schieberegister). Die Wörter sind in der Figur horizontal in ian Speichern angeordnet und mithin k Bits lang. In dickem Beispiel werden die Wörter in Serie oder vorzugsweise parallel über ein Einschreibetor 10 (das selbstverständlich zur Parallelverarbeitung aus so vielen Toren besteht, wie Bits in einem Wort sind) des Eingangs I auf ein f. ι ;„ inschreibebef ehl an der Klemme IC hin in den Speicher 1 eingeschrieben. In diesem Beispiel sei angenommen, dass die Wörter selbst die Information enthalten, nach der sie selektiert werden können. Dies kann gegebenenfalls entsprechend einer bestimmten Reihenfolge eine Adresseninformation, aber auch eine andere Information (beispielsweise ein Eigenname oder dgl.) sein. Angenommen, die bezeichneten Bits b der Wörter enthalten diese Assoziationsinformation. Wird nun nach einem bestimmten Wort gefragt, so wird über die Klem.ie RA diese Assoziationsinformation einem Register AR zugeführt. Dieses Register AR bietet die Information einer ersten Vergleichsanordnung AV1 an, die als Selektionsmittel für den Speicher 1 dient, und einer zweiten VergleichsanOrdnung AV2 , die als Seloktions-Tiiittel zum Anzeigen von trleiehhe.it zwischen der erwähnten von aussen angebotenen Assoziations information und der

233341/1015

- T! - PHN-. 5501.

entsprechenden Information im Speicher 2 dient. Ist das angefragte Wort im Speicher 2 vorhanden, so kann es schnell gefunden werden (m ^ n)«

Wenn die Taktimpulsfrequenz für den Speicher 2 um einen Faktor c mal so hoch ist wie diejenige für den Speicher 1 (der Speicher 2 ist dann c χ schneller als der Speicher 1) und wenn m = c ist, so ist es sicher, dass dann, wenn das angeforderte Wort im Speicher 2 ist, das Wort darin auch zuerst gefunden wird. Dabei gibt AV2 ein Signal ab, mit dem das Auslesetor 12 (hierbei gilt dasselbe wie für Tor 10) das betraffende Wort durchlässt und einem Ausgangsregister CTR abgibt. Das Wort geht dabei nicht aus dem Speicher 2 verloren. Befand sich das Wort (noch) nicht im Speicher 2, so wird es im allgemeinen nach längerer Zeit im Speicher 1 gefunden. Dann gibt AV1 ein Signal ab, mit dem das Auslesetor 11 (ebenfalls aufgebaut wie 12) das betreffende Wort durchlässt und in das Register OTR eingibt;. Das Wort bleibt dabei auch im Speicher 1 vorhanden. Zur gleichen Zeit kann die Vergleichsanordnung AV1 auch ein Signal an Tor 13 abgeben (auch aufgebaut wie 11 und 12), um dafür zu sorgen, dass das angeforderte *„nd nun im Speicher 1 gefundene Wort auch zum Speicher 2 übertragen wird. Dabei kann das Wort in Abhängigkeit von der praktischen Anforderung gegebenenfalls aus dem Speicher 1 verschwinden. Das Wort wird im Speicher 2 beispielsweise auf eine noch leere Stelle geschrieben, oder es ersetzt ein bereits vorhandenes Wort, das selbst gegebenenfalls wieder in den Speicher 1 aufgenommen werden kann, siehe die gestrichelte

209841/1015

12 - PIIN. 5501.

Linie 11, über die das Wort über ein Tor 1^ transportiert wird. Ist das Tor Ik notwendig, so wird es ebenso wie das Tor 13 von AV1 und PV (siehe im folgenden) aus gesteuert. In Fig. 1 ist dem etwas hinzugefügt: Das Tor 13 lässt nur dann ein Wort zum Speicher 2 durch, wenn von einer Prioritätsanordnung PV aus eine Erlaubnis erteilt ist. Die Erlaubnis kann auf Grund der beispielsweise vom Rechner herrührenden Information erteilt werden. In diesem Beispiel jedoch haben die Wörter ein Bit (oder Bits) d, in dem festgelegt ist, ob ein Wort zur Eintragung in den Speicher 2 in Betracht kommt oder nicht. Venn ein Wort bei der Auslesestelle 101 steht, und AV1 gibt an, dass die gefragte Gleichheit in der Information vorhanden ist, und in PV wird festgestellt, dass das Wort zur Eintragung in den Speicher 2 in Betracht kommt, so geschieht dies. Das Verfahren kann noch dahingehend erweitert werden, dass die Prioritätsanordnung auch dazu dienen kann, das .Bit bzw. die Bits d in einem Wort des Speichers 1 mit dem Bit bzw, den Bits d der Wörter zu vergleichen, die bereits im Speicher 2 stehen. Wenn dann ein aus dem Speicher 1 selektiertes Wort eine höhere Priorität (beispielsweise einen höheren binären Zahlenwert) als eins, oder mehrere Wörter im Speicher 2 hat, so kann dieses Wort eines jener anderen Wörter (beispielsweise das mit dem niedrigsten binären Zahlenwert) überschreiben. Das überschriebene Wort kann nötigenfalls über das Tor 1^ zum Speicher 1 zurückkehren. In Fig. 1 ist diese Möglichkeit mit .einer strichpunktierten Linie zwischen 102 und PV angegeben. Ein solcher Vergleich mit dem Bit d bzw. Bits der Wörter im

209841/1015

Π - PHN.5501

Speicher 2 mit dem Bit d bzw. Bits eines Wortes aus dem Speicher 1 ergibt keine einzige Schwierigkeit, wenn wie oben erwähnt m = c ist oder wenn gegebenenfalls m = -τ ist, wobei i= 1, 2, ... . Es sei noch einmal bemerkt, dass auch eine Priorität zur Eintragung in den Speicher 2 von aussen, beispielsweise durch Information des Rechners, bestimmt sein kann. So kann bei einer angebotenen Adresse ein zusätzliches Bit vorhanden sein, das beispielsweise in PV angeordnet ist und bei einer Gleichheit zwischen dem Inhalt von AV1 und AR dafür sorgt, da^s sich das Tor 13 nur dann öffnet, wenn das Bit einen 1-Wert aufweist.

In Fig. 2 ist ein anderes Beispiel einer möglichen erfindungsgemässen Speicherkonfiguration angegeben. Teile, die denen nach Fig. 1 entsprechen, sind mit denselben Bezugsziffern versehen. Bei der Selektion aus dem Speicher 1 befindet sich keine Information in den η Wörtern, nach denen selektiert wird. Die Stelle im Schieberegisterspeicher 1 entspricht der Adresse eines Worts. Es ist ein Adressenzähler AC vorhanden, der von CL1 aus gespeist wird und mithin mit dem Speicher 1 mitläuft. Die Adresse eines Worts an der Stelle 101 steht jeweils in dem Moment im Adressenzähler AC, Besteht eine Uebereinstimmung zwischen einer von aussen angeforderten Adresse, gespeichert in AR, und der Adresse im Adressenzähler AC, so gibt die Vergleichsanordnung AV1 ein Signal ab, mit dem das Tor 11 zum Auslesen jenes Worts (das selbst im Speicher bleibt) aus dem Speicher 1 zum Register OTR geöffnet wird. Zugleich öffnet dieses Signal, abgesehen von den Prioritäten (siehe im weiteren) ein Tor 13»

209841/1015

-U- PHN.5501.

wodurch das Wort in den Speicher 2 eingetragen wird. Dabei kann dieses Wort gegebenenfalls aus dem Speicher 1 verschwinden. Ausserdem öffnet dieses Signal, wieder abgesehen von Prioritäten, ein Tor 15f wodurch die Adresse desselben Worts vom Register AR (oder von AC) aus in den Speicher 2 gelangt. Die Adresse kommt auf die Bitstellen 1, die die Länge einer solchen Adresse einnehmen. Bei der Suche nach einem Wort auf einer bestimmten Adresse wird diese Adresse ausser in AV1 auch in AV2 verglichen, und zwar mit dem Inhalt der Bits 1 der Wörter im Speicher 2. Tritt dabei eine Uebereinstimraung auf, so gibt AV2 ein Signal ab und öffnet damit das Tor 12 zum Auslesen jenes Worts aus dem Speicher 2 zum Register OTR.

Aus obigem geht hervor, dass dann, wenn die Wörter in aufeinanderfolgenden Adressen im Speicher 1 stehen, die Adresseninformation vorteilhaft nicht darin gespeichert zu werden braucht (Speicherraumeinsparung), sondern dass der AdressenzShler diese Funktion Obernehmen kann. Selbstverständlich muss diese Adresseninformation wohl im Speicher stehen, da sonst die Selektion der darin angeordneten m der η Wörter nicht mehr möglich ist. Auch in diesem Beispiel ist eine Form von Prioritätsbehandlung vorhanden. Hierbei ist nicht vorher angegeben oder bekannt, welche Wörter eine höhere Priorität zur Eintragung in den Speicher 2 geniessen (dies ist aber möglich, siehe dafür bei Fig. 1), dies wird hier jedoch als Beispiel entsprechend einem bestimmten Algorithmus festgestellt. Hierzu ist ein Prioritätserzeuger PI vorhanden. Diese Anordnung sorgt über die Leitung 12 beispiels-

209841/1015

- *5 - PHN.5501.

weise jedesmal, wenn ein angefragtes Wort im Speicher 2 gefunden ist, wozu AV2 mit PI zum Abgeben des Uebereinstii ii:iungss ignals verbunden ist, für eine Erhöhung des Binärwerts eines Prioritatsinformations-Worts, das ρ Bits hat und in Bitstellen ρ der Wörter im Hilfsschieberegisterspeicher 2 steht. So wird die Häufigkeit, mit der ein Wort angefragt wird, bis zu einem bestimmten Höchstwert, beispielsweise h, festgestellt. Wenn nun ein nicht im Speicher 2 vorhandenes Wort aus dem Speicher 1 selektiert ist, so gibt die Prioritfitschaltung PI ein Signal über die Leitung pl ab, wenn diese Schal⁺jng nich einen Raum dafür im Speicher 2 findet. Fs ist vielleicht noch eine Stelle vorhanden, wo die Bits ρ nicht den höchsten Binärwert angeben. Wenn dies der Fall ist, so wird das Wort mit dem zuletzt aus dem Speicher 1 selektierten Wort überschrieben. Dieses zu überschreibende Wort kann auch nötigenfalls über das Tor 14 über die Leitung 11 in den Speicher 1 zurückgesetzt werden. Das Signal an der Leitung pl öffnet für den Transport des Worts vom Speicher 1 zum Speicher 2 die bereits vorbereiteten Durchlasstore 13 und 15 und lässt das Wort (k Bits) und die dazugehörige Adresse (l Bits) zum Speicher 2 hindurch. Die Bit stellen ρ können nun beispielsweise mit einem binaren 1-Wert ausgefüllt werden.

Andere Algorithmen sind ebenfalls denkbar. So kann bei jedem Wort im Speicher 2 auf den Bitstellen ρ eine in PI erzeugte Anzahl vermerkt werden, die angibt, wann das Wort zul^rzt a ^efragt wurde, Dies kann eine Zeitanzeige, aber einfacher auch eine sich stets erhöhende Zahl seini

209841/1015

- 16 -■ PHN. 5501.

Bei jedem Umlauf des Speichers 2 gibt die Anordnung PI einen Impuls für die Bitstellen ρ jedes Worts ab. Der Inhalt auf den p-Stellen erhöht sich mithin jeweils bis auf einen bestimmten Wert. Wenn nun ein Wort nicht im Speicher 2 steht, sondern aus dem Speicher 1 selektiert ist, so bestimmt die Prioritätsanordnung PT, to vrelchem der Wörter im Speicher 2 der p-W«rt maximal ist, und PI sorgt daftlr, dass durch ein Signal über die Leitung pl eine Ueberschreibung des betreffenden Worts erfolgt.

Auch bei dieser Ausführung gilt, dass dann, wenn m = c ist (oder gegebenenfalls m = -r) , keine Probleme bestehen, dass die Prioritätsanordnung in der Zeit, in der im grossen Schieberegisterspeicher 1 um einen Schritt verschoben wird, die richtigen Handlungen zeitig ausgeführt werden.

Wenn die beiden Speicher einer erfindungsgemSssen Anordnung gleichartig sind, so können sie gemeinsam mit den etwaigen anderen Teilen der Anordnung als eine Gesamtheit in der Integrationstechnik ausgeführt werden.

Wenn der Speicher 1 und 2 gleichartig sind und

mithin auch mit derselben Taktimpulsfrequenz betrieben werden, und wenn ferner die Wortadresseninformation sowohl im Speicher 1 als auch im Speicher 2 vorhanden ist, so ist es möglich, Selektionsmittel zu verwenden, die nur eine Vergleichsanordnung enthalten. Dies ergibt eine Einsparung einer Vergleichsanordnung. Diese Einsparung liefert jedoch eine Komplikation, die eine Zunahme der mittleren Zugriffszeit verursachen kann, weil dann, wenn ein gesuchtes Wort

209841/1015

- 17 - - PHN.5501.

nicht im Hilfsschieberegisterspeicher 2 steht, dies erst vom Speicher 1 aus darin eingeführt werden muss, bevor die Selektion stattfinden kann. In Abhängigkeit von der Situation kann sich ein derartiger Aufbau dennoch zur Anwendung eignen. In Fig. 3 ist ein Beispiel eines solchen Falls angegeben.

Für die ebenfalls in Fig. 1 und/oder Fig. 2 dargestellten Teile sind dieselben Bezugsziffern verwendet. Wenn entsprechend der Erfindung eine Anzahl m häufig verwendeter Wörter im Speicher 2 vorhanden ist, so laufen diese Wörter auf den Befohl der Taktimpnlse hin im Speicher um, und zwar in der Figur von oben nach unten (stelle IO) und von dort über die Leitung 13 (in Wirklichkeit parallel, in diesem Fall ist 13 mithin ein Leitungsbündel) und das Tor 16 zurück zum Speicher 2, Die η-Wörter im Speicher 1 laufen darin gegebenenfalls kontinuierlich in Abhängigkeit davon, ob es sich um dynamische oder statische Register handelt, von oben nach unten, und im Falle von dynamischen Registern weiterhin über ein Tor 17 (gestrichelt) wieder zurück. Wird ein Wort gesucht, so gelangt seine Adresse in das Adressenregister AR, und die in den Speicher 2 aufgenommenen Adressen (l Bits) werden beim passieren der Einschreibe/Auslesestelle IO in der Vergleichsanordnung AV mit der Adresse in AR verglichen. Beim Eingeben einer angefragten Adresse in AR wird über die Leitung 1^ ein Startbefehl zum Zähler CT gegeben. Dieser Zähler zählt mit den Taktimpulsen aus CL die Anzahl von Wörtern, die die Stelle passiert. Wenn eine in den Bitstellen 1 stehende Adresse der betreffenden Adresse entspricht, so zeigt AV dies an.

209841/1015

- 13 - PHN.5501.

Damit öffnet sich das Tor 12, und das angeforderte und nun mithin selektierte Wort wird dem Ausgangsregister OTR angeboten (das Wort bleibt dabei auch im Speicher 2 gespeichert). Die erwähnte Anzeige in AV verursacht ferner, dass der Zähler CT wieder in seine Anfangsstellung (θ) zurückkehrt, und ausserdem steuert sie die Prioritätsanordnung, die beispielsweise den Binärwert der Prioritätsangabe an der Stelle der Bits ρ des Hilfsschieberegisterspeichers 2 um einen Wert 1 erhöht (vergleiche hierbei Fig. 2). Hiermit wird mithin die Verwendung eines Worts registriert. Es ist auch möglich, dass über PI in den Bits ρ die Häufigkeit vermerkt wird, mit der ein Wort IO unbenutzt passiert.

Wenn nun bei der oben beschriebenen Suche nach einem Wort im Speicher 2 nach dem einmaligen Umlauf des Speichers 2 keine entsprechende Adresse im Speicher 2 gefunden ist, so geschieht folgendes, um eine weitere Suche um Schieberegisterspeicher 1 zu ermöglichen: Nach einmaligem Rundgang ist der Zähler CT vollgezählt (oder, wenn er mit voll anfängt, leergezählt). Hierdurch erscheint ein Signal an der Leitung 15t ^d:"-^{e an} einem UND-Tor 18 liegt. Wenn in der Anordnung PI, in der stets die Bits ρ der IO passierenden Wörter untersucht werden, festgestellt wird, dass in einem bestimmten Moment ein Wort mit keiner oder einer niedrigen Priorität passiert, so erscheint dadurch ein Signal ;\n der Leitung 16, die gleichfalls am Tor 18 liegt. Es ist deutlich, was nun geschieht. Wenn in einem bestimmten Moment sowohl 15 als auch 16 ein Signal führt, so öffnet sich das Tor 18, und es entsteht ein Signal an der Leitung 17·

209841/1015

- 1'f - ■ PHN.5501.

Hiermit werden die beiden Wortdurchlasstore 19 rind 20 ge-Pffnet, wahrend gerade die Durchlasstore 16 und 17 (diese let^tⁿTfin fplls vorhanden) geschlossen werden, wozu das Signal an der Leitung 17 diesen Toren (Punktbezeichnung) invertiert angeboten wird. Hiermit ist erreicht, dass ein Wort i5hfir das Tor 20 aus dem Speicher 1 in den Speicher 2 gelangt, Ehrend das aus de-n Speicher 2 "herausfallende"

Wort nun über das Tor 19 wieder in den Speicher 1 gelangt. Dies kann solange fortgesetzt werden, bis in der Prioritätsanordnung PI ein Wort im Speicher· 2 gefunden wird, das eine derartig» Priorität aufweist, dass es nicht aus dem Speicher verschwinden darf. Damit entfällt das Signal an der Leitung und mithin auch an der Leitung 17» so dass die frühere Situation wiederhergestellt ist, wobei nun wieder die Tore und 17 geöffnet und 10 and 20 geschlossen sind. Hat sich nun beim weiteren Umlauf der Wörter im Speicher 2 gezeigt, dass das angefragte Wort inzwischen im Speicher 2 vorhanden ist, so verläuft alles Weitere wie oben bereits erwähnt wurde. Ist das Wort noch nicht vorhanden, so bleibt der Zähler CT auf der Voll-Stellung stehen (nur ein Signal aus AV kann ihn rückstellen), und dann wird sich das Tor 18 wieder öffnen, wenn die Prioritätsanordnung es wieder erlaubt, oder es werden über das Tor 20 wieder ein Wort oder mehrere Wörter aus dem Speicher 1 in den Speicher 2 gelangen. Wenn Wörter aus dem Speicher 1 in den Speicher 2 gelangen und wenn sie nicht verwendet werden, weil sie nicht angefordert wurden, so weruen sie schnell wieder zum Speicher 1 zurückkehren. Die Prioritätsanordnung PI findet nämlich keine

209841/1015

- 20 - PHN. 5501.

Bits auf den Bitstellen ρ jener Wörter im Speicher 2, und PI gibt mithin ein Signal an 16, usw. Es sei bemerkt, dass das Auffinden eines Worts, das anfangs noch im Speicher 1 stand, in diesem Beispiel im allgemeinen länger dauert, als in den Beispielen entsprechend Fig. 1 und Fig. 2, weil dabei eigentlich zugleich im Speicher 1 und 2 gesucht wird. Schon deshalb, weil eine Vergleichsanordnung eingespart wird, kann die Lösung nach Fig. 3 bei bestimmten Anwendungen günstig sein.

209841/101 5

Claims

- 21 ~ PHN.5501.

PATENTANSPRÜCHE;

Speicheranordnung mit einem Schieberegisterspeicher aus wenigstens k in sich selbst rückkoppelbaren Schieberegistern, wobei zur Speicherung von η Wörtern mit einer Länge von je k Bits jedes Schieberegister η Bitstellen aufweist, exner Einschreibe/Auslesestelle, einem Taktimpulsgeber zum Abgeben von Taktimpulsen für den Betrieb des Schieberegisterspeichers und ferner mit Selektionsmitteln zum Selektieren von Wörtern aus der Speicheranordnung auf Grund der von aussen angebotenen Selektionsinformation enthält, dadurch gekennzeichnet, dass die Speicheranordnung zum Verkürzen der mittleren Zugriffszeit ferner einen über Tore mit dem Schieberegisterspeicher verbindbaren Hilfsschieberegisterspeicher mit wenigstens k in sich selbst rUckkoppelbaren Schieberegistern enthält, wobei jedes Schieberegister m^n Bitstellen zur Speicherung von m Wörtern aufweist und zwar insbesondere der m in der Speicherkonfiguration gespeicherten Wörter, die von aussen wiederholt angefordert werden, und wobei der Taktimpulsgeber Impulse für den Betrieb des Hilfsschieberegisterspeichers abgibt, so dass das Ergebnis einer Selektion in der Speicheranordnung vorzugsweise ein unmittelbar aus dem Hilfsschieberegisterspeicher herrührendes Wort ist, 2. Speicheranordnung nach Anspruch 1, wobei die Selektionsmittel zum Selektieren von Wörtern aus der Speicheranordnung aus einer ersten Vergleichsanordnung bestehen, in der die von aussen angebotene Selektionsinformation mit der Information im Schieberegisterspeicher verglichen wird,

209841/1015

- 22 - PHN.5501.

dadurch gekennzeichnet, dass die Selektionsmittel ferner aus einer zweiten Vergleichsanordnung bestehen, in der die von aussen angebotene Selektionsinformation mit der Information im Hilfsschieberegisterspeicher verglichen wird, wobei das betreffende Wort in der Speicheranordnung bei einer Anzeige von Gleichheit in der erwähnten ersten oder zweiten Vergleichsanordnung selektiert ist und einem Ausgangsregister zufUhrbar ist.

3. Speicheranordnung nach Anspruch 1, wobei die Selektionsmittel zum Selektieren von Wörtern aus dem Schieberegisterspeicher der Speicheranordnung ein Adressenregister zur Speicherung von von aussen angebotenen Adressen, einen durch die erwähnten Taktitnpulse gespeisten Adressenzähler, mit dem die Adressen !er Wörter im Schieberegisterspeicher bestimmt sind, und eine erste Vergleichsanordnung zum Feststellen einer Uebereinstiminung zwischen einer Adresse im Adressenregister und im Adressenzähler enthalten, dadurch gekennzeichnet, dass dabei der Hilfsschieberegisterspeicher ein Feld von wenigstens k+1 Schieberegistern zur Speicherung der erwähnten m Wörter mit einer Länge von k Bits und der zu diesen m Wörtern gehörigen Adressen im Schieberegisterspeicher mit einer Länge von 1 Bits enthält, und wobei eine zweite Vergleichsanordnung die Gleichheit zwischen einer Adresse im Adressenregister und einer im Hilfsschieberegisterspeicher gespeicherten Adresse anzeigt, wobei das betreffende Wort in der Speicheranordnung bei einer Anzeige von Gleichheit in der erwähnten ersten oder zweiten Vergleichsanordnung selektiert ist und einem Ausgangsregister zuführbar ist»

209841/1015

- 23 - PHN. 5501.

h. Speicheranordnung nach Anspruch 1, 2 oder 3» dadurch gekennzeichnet, dass bei Informationswörtern oder deren Adressen eine Prioritätsinformation vorhanden ist, wobei in einer vorhandenen Prioritätsanordnung auf Grund der erwähnten Prioritätsinforraation feststellbar ist, welche m der η Informationswörter des Schieberegisterspeichers in den Hilfsschieberegisterspeicher eintragbar sind.

5. Speicheranordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass der Hilfsschieberegisterspeicher aus wenigstens k+p bzw. k+l+p Schieberegistern besteht, wobei von den vorhandenen m Wörtern das wenigstens eine Bit ρ zur Speicherung von Prioritätsinformation dient, die entsprechend einem bestimmten Algorithmus auf Grund der wiederholten Anfrage nach einem Wort in einem Prioritätserzeuger feststellbar ist, und wobei die Priorität bestimmt, ob das Wort im Hilfsschieberegisterspeicher stehen bleibt.

6. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schieberegisterspeicher und der Hilfsregisterspeicher gleichartig sind und dass sie gegebenenfalls gemeinsam mit anderen TeilBix der Speicheranordnung als eine Gesamtheit in der jürtegrationstechnik ausgeführt sind.

7. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schiebegeschwindigkeit des Hilfsschieberegisterspeichers um einen Faktor c grosser ist als diejenige des Schieberegister-Speichers und dass die Anzahl von Wörtern des Hilfsschieberegisterspeichers gleich dem Faktor c ist,

209841/1015

Leerseite