DE2204349A1 - Verfahren und schaltungsanordnung zur kombinierten daten- und selektionsfehlererkennung bei einem auswahlschalter - Google Patents
Verfahren und schaltungsanordnung zur kombinierten daten- und selektionsfehlererkennung bei einem auswahlschalterInfo
- Publication number
- DE2204349A1 DE2204349A1 DE19722204349 DE2204349A DE2204349A1 DE 2204349 A1 DE2204349 A1 DE 2204349A1 DE 19722204349 DE19722204349 DE 19722204349 DE 2204349 A DE2204349 A DE 2204349A DE 2204349 A1 DE2204349 A1 DE 2204349A1
- Authority
- DE
- Germany
- Prior art keywords
- selection
- data
- parity
- signal
- parity signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0094—Bus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Time-Division Multiplex Systems (AREA)
Description
Böblingen, 13. Januar 1972 moe/we
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: Docket GE 971 040
Verfahren und Schaltungsanordnung zur kombinierten Daten- und Selektionsfehlererkennung bei einem Auswahlschalter.
Die Erfindung betrifft ein Verfahren zur kombinierten Daten- und
Selektionsfehlererkennung bei einem Auswahlschalter unter Hinzufügung und ausgangsseitiger überprüfung von sogenannten Paritätsbitstellen
sowie eine Schaltungsanordnung zur Durchführung dieses Verfahrens. Das Anwendungsgebiet dieser Erfindung umfaßt alle
Fälle, bei denen im Wege der Selektion von mehreren Datenwegen ein einzelner Datenweg oder eine Untergruppe von Datenwegen für
die Datenweiterleitung ausgewählt wird. Derartige Probleme treten insbesondere bei der Datenerfassung, der Datenverarbeitung sowie
in dar Fernmeldetechnik auf.
Bei einem mit mehreren Eingängen und beispielsweise einem Ausgang beschalteten Auswahlschalter (Multiplexor) ist es möglich,
durch Umschalten der Selektion jeden Eingang auszuwählen. Die an diesem Eingang auftretenden Signale, z. B. Daten, erscheinen dann
am Ausgang. Im allgemeinen ist jeder Eingang zur Ermöglichung einer Fehlerprüfung der zugehörigen Daten mit einer ergänzenden
Paritätsbitstelle korrekter Parität versehen. Am Ausgang des Auswahischalters wird diese Parität überprüft. Ergibt diese Paritätsüberprüfung einen Fehler, kann daraus auf einen Fehler in der zugehörigen
Datenbitfolge geschlossen werden. Wird aber irrtümlich
309832/1037
am Auswahlschalter ein falscher Eingang selektiert, so kann man bei der Paritätsprüfung am Ausgang des Auswahlschalters infolge
der an sich richtigen Datenparität diesen Selektionsfehler nicht erkennen. Die ausgangsseitige Paritätsprüfung spricht in diesem
Falle des falsch selektierten Einganges bei richtiger Datenparität nicht an.
Es ist bekannt, zur Prüfung der Daten- und Adreßwege in Datenverarbeitungsanlagen
jeweils ergänzende Paritätsbits zu erzeugen und am Ende eines Weges auf ihre Richtigkeit zu prüfen. Es ist
darüber hinaus bekannt, ein Daten- sowie das zugehörige Adreßparitätssignal zu einem einzigen resultierenden Paritätssignal zu verknüpfen,
bei dessen Gültigkeit auf die Richtigkeit der Daten- als auch der Adreßbitfolge geschlossen werden kann (IBM Technical
Disclosure Bulletin, Vol. 12, Nr. 11, April 1970, Seite 1916). Auf diese Weise ist es jedoch nicht möglich, zusammen mit der Datenparitätsprüfung
solche Steuersignale mit zu überprüfen, die an örtlich nicht zusammenhängenden Stellen einer umfangreichen Datenverarbeitungsanlage
aus einer Vielzahl von Einzelsignalen und Zeitpunkten entstehen.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Weg und die schaltungsmäßige Realisierung dazu anzugeben, um am Ausgang eines
derartigen Auswahlschalters sowohl die Daten als auch die Selektion in einer gemeinsamen und einfachen Prüfschaltung auf ihre
Richtigkeit zu überprüfen bzw. eine Fehleranzeige zu erzeugen.
Diese Aufgabe wird bei einem Auswahlschalter zur kombinierten Daten-
und Selektionsfehlererkennung nach der Erfindung dadurch gelöst, daß eingangsseitig aus dem den eigentlichen Daten unmittelbar
zugeordneten Paritätssignal unter Berücksichtigung mindestens eines weiteren Ereignisses, insbesondere der Tatsache eines zutreffend
selektierten Einganges, ein modifiziertes Paritätssignal gebildet wird, das bezüglich der Eingänge, für die das weitere
Ereignis nicht vorliegt, beispielsweise für die nicht zu selektierenden Eingänge zwangsweise verfälscht ist.
30983 7/1037
Das durch die Erfindung angegebene kombinierte Daten- und Selektionsfehlererkennungsverfahren
läßt sich vorteilhafterweise so ausgestalten, daß das in die Fehlererkennung miteinbezogene und
sich in dem modifizierten Paritätssignal niederschlagende weitere Ereignis durch die Tatsache der Selektion eines Eingangs zu
einem bestimmten Zeitpunkt dargestellt wird. In diesem Fall ist es möglich, statt aus einer Vielzahl von Eingängen beispielsweise
nur einen einzigen Eingang zu bestimmten Zeitpunkten durchzuschalten (Zeitselektion) und diese Tätsache mit in die Fehlerprüfung
einzubeziehen.
Eine vorteilhafte Schaltungsanordnung zur Durchführung dieser Fehlererkennungsverfahren
besteht darin, daß die den Dateneingangsleitungen des Auswahlschalters zugeordneten Paritätssignalleitungen
je zusammen mit der das weitere Ereignis repräsentierenden, insbesondere das Selektionssignal führenden Steuerleitung die Eingänge
je eines Verknüpfungsnetzwerkes darstellen, das an seinem Ausgang ein modifiziertes Paritätssignal derart bildet, daß
dessen Gültigkeit sowohl die Gültigkeit der zugehörigen Datenparität zeigt als auch die Tatsache des zutreffend eingetretenen weiteren
Ereignisses, beispielsweise der richtigen Selektion. Dabei wird vorteilhafterweise das den Daten unmittelbar zugeordnete Paritätssignal
mit dem weiteren Steuersignal, beispielsweise dem Selektionssignal, mittels einer EXKLUSIV-ODER-Beziehung zu dem
modifizierten Paritätssignal verknüpft. Gleichzeitig wird der Binärzustand dieses Steuersignals und damit das daraus gebildete
modifizierte Paritätssignal für die nicht zu selektierenden Eingänge bzw. Zeitpunkte zwangsweise verfälscht.
Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen
gekennzeichnet.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen
unter Zuhilfenahme der Zeichnungen näher erläutert.
li.3 zeigen:
Docket GL· 971 O4Ü
3 0 <? 9 \ '/1037
Fig. 1 eine Prinzipskizze, aus der die Bildung des modifizierten Paritätssignales deutlich wird;
Fig. 2 das Blockschaltbild eines Auswahlschalters mit
kombinierter Daten- und Selektionsfehlererkennung.
In Fig. la ist ein Datenkanal 10 dargestellt, der aus dem eigentlichen
Datenleitungsbündel D und einer zugehörigen Paritätssignalleitung P besteht. Das Datenleitungsbündel D führt die eigentliche
Information i. Auf der Paritätssignalleitung P wird in bekannter Weise ein die Datenbitfolge zu gerader oder ungerader Parität
ergänzendes Paritätssignal PD geführt. Damit besteht die Möglichkeit, auf dem gesamten Datenweg die Datenbitfolge auf ihre Richtigkeit
zu prüfen.
Erfindungsgemäß ist nun vorgesehen, daß aus dem den Daten unmittelbar
zugeordneten Paritätssignal PD unter Berücksichtigung eines auf der Steuerleitung ST auftretenden Steuersignals, im Beispiel
das Selektionssignal SEL, ein modifiziertes Paritätssignal PD1 in
einer Verknüpfungsschaltung 20 entsprechend der logischen Beziehung PD1 = PD V SEL gebildet wird. Das Zeichen V stellt eine EX-KLÜSIV-ODER-Verknüpfung
dar. Damit ist es möglich, im weiteren Verlauf des Datenkanals 10' mittels einer einfachen Paritätsprüfung
sowohl Rückschlüsse auf die Richtigkeit der Daten als auch auf das Vorliegen eines weiteren Ereignisses, z. B. der richtigen Selektion
eines bestimmten Einganges zu ziehen.
In Fig. Ib sind die durch die obengenannte Verknüpfung sich ergebenden
Verhältnisse in Form einer Funktionstafel dargestellt. Man erkennt, daß bei richtiger Selektion, d. h. SEL = l, das modifizierte
Paritätssignal PD' dem ursprünglichen Paritätssignal der Daten entspricht. Der in der dritten Zeile dargestellte Fall, daß
sowohl die ursprüngliche Datenparität als auch die Selektion falsch sind, also ein Doppelfehler vorliegt, kann mit dieser einfachen
Maßnahme natürlich nicht erkannt werden. Dabei ist aber zu bemerken, daß die Wahrscheinlichkeit des Auftretens eines Doppelfehlers
erheblich geringer ist als die eines einzelnen Fehlers. Aus der letzten Zeile der Funktionstabelle ist jedoch ersichtlich,
309837/ 1 037
Docket GE 971 040 JUUU
Docket GE 971 040 JUUU
daß mittels des modifizierten Paritätssignals PD1 nunmehr auch
eine falsche Selektion, d. h. SEL = O, bei einer richtigen Datenparität PD = 1 erkannt werden kann.
eine falsche Selektion, d. h. SEL = O, bei einer richtigen Datenparität PD = 1 erkannt werden kann.
In Fig. 2 ist die Anwendung der obengenannten Maßnahmen bei einem umfangreicheren Auswahlschalter dargestellt. Dieser Auswahlschalter
1 ist mit mehreren Dateneingangsleitungen Dl, D2 ... Dn
beschaltet. Zu jeder Daten(sammel-)leitung ist in bekannter Weise
eine zugehörige Paritätssignalleitung Pl, P2 ... Pn vorgesehen, auf denen die für die spätere Paritätssignalprüfung erforderlichen
ergänzenden Paritätssignale PDl, PD2 ... PDn geführt sind. Der Auswahlschalter 1 besitzt einen einzelnen Datenausgang D sowie
die zugehörige Paritätssignalleitung P'. Die am Ausgang des
Auswahlschalters 1 erscheinenden Daten werden in der Paritätsprüfeinrichtung 4 auf Fehler geprüft. Ein eventuell aufgetretener
Fehler erscheint als Fehlersignal auf der Fehleranzeigeleitung F. Die Steuerung des Auswahlschalters und damit dessen Selektion
geschieht durch Steuersignale STl ... STm, die auf den
Steuerungsteil 3 des Auswahlschalters geführt sind.
Steuerungsteil 3 des Auswahlschalters geführt sind.
Soweit entspricht die beschriebene Schaltung den heute üblichen Auswahl- oder Multiplexorschaltungen. Eine Fehleranzeige erfolgt
dabei jedoch nur, wenn die Daten des gerade selektierten Einganges einen Fehler aufweisen, nicht jedoch, wenn zwar fehlerfreie
Daten vorliegen, diese jedoch von einem fehlerhaft selektierten Eingang herrühren. Erfindungsgemäß wird nun die Tatsache der
zutreffenden Selektion bei der ohnehin vorzunehmenden Paritätsprüfung mit prüfbar gemacht. Dazu werden aus den Steuersignalen für den Auswahlschalter im Falle des beschriebenen Ausführungsbeispiels über einen Selektionsdecoder 2 die Selektionssignale
SELl, SEL2 ... SELn abgeleitet. Diese treten auf den Steuerleitungen Sl, S2 ... Sn am Ausgang des Selektionsdecöders 2 in invertierter Form auf und bilden einen Eingang der EXKLUSIV-ODER-Glieder 5, 6 und 7. Den jeweils anderen Eingang dieser EXKLUSIV-ODER-Glieder 5, 6 und 7 stellen die auf den Paritätssignalleitungen Pl, P2 ... Pn geführten Paritätssignale PDl, PD2 ... PDn dar.
zutreffenden Selektion bei der ohnehin vorzunehmenden Paritätsprüfung mit prüfbar gemacht. Dazu werden aus den Steuersignalen für den Auswahlschalter im Falle des beschriebenen Ausführungsbeispiels über einen Selektionsdecoder 2 die Selektionssignale
SELl, SEL2 ... SELn abgeleitet. Diese treten auf den Steuerleitungen Sl, S2 ... Sn am Ausgang des Selektionsdecöders 2 in invertierter Form auf und bilden einen Eingang der EXKLUSIV-ODER-Glieder 5, 6 und 7. Den jeweils anderen Eingang dieser EXKLUSIV-ODER-Glieder 5, 6 und 7 stellen die auf den Paritätssignalleitungen Pl, P2 ... Pn geführten Paritätssignale PDl, PD2 ... PDn dar.
Docket ge 971 040 3 0 9 8 3 Ί I 1 0 3 7
— D "*
Auf den Ausgangsleitungen Pl1, P2' ... Pn1 der EXKLUSIV-ODER-Glieder
5, 6 und 7 werden somit, wie bei der Beschreibung zu Fig. la
und Fig. Ib bereits erläutert, modifizierte Paritätssignale PDl1,
PD21 ... PDn1 erhalten. Wird nun ein bestimmter Eingang durch den
Auswahlschalter selektiert und zum Ausgang durchgeschaltet, erscheint neben den Daten parallel dazu auch das jeweils zugeordnete
nun aber modifizierte Paritätssignal PD1. Gegenüber den bisher
bekannten Auswahlschaltern kann nunmehr jedoch durch die ohnehin vorzunehmende Paritätsprüfung zusätzlich zur Richtigkeit der Daten
an sich auch die Richtigkeit der Selektion mit geprüft und gegebenenfalls zur Fehleranzeige gebracht werden.
Soll beispielsweise der Dateneingang D2 selektiert werden, ist lediglich SEL2 = O; SELl, SEL3 ... SELn sind im Binärzustand 1.
Wird der richtige Eingang D2 auch tatsächlich selektiert, so erscheint am Ausgang P' und damit an der Paritätsprüfeinrichtung 4
bei einer korrekten Datenparität PD2 = 0 das modifizierte Paritätssignal PD1 = 0 V 0 = 0 bzw. bei PD2 = 1 ergibt sich
PD1 = 1 V O = 1. In diesem Fall ist demnach PD1 = PD2, d. h., es
wird nur dann ein Fehler angezeigt, wenn die Daten fehlerhaft sind, d. h. nicht diese Datenparität PD2 ergeben würden.
Wird nun tatsächlich ein falscher Eingang, z. B. Dl, selektiert, dessen Daten als fehlerfrei vorausgesetzt werden, ergibt sich
ausgangsseitig bei PDl =0 PD1 = O V 1 = 1 bzw. bei PDl = 1
PD1 = IVl=O, d. h. eine Abweichung der modifizierten Datenparität
PD1 von der tatsächlichen (und am Ausgang aus den Daten
feststellbaren) Datenparität PDl. Es wird demnach eine Fehleranzeige erfolgen. Diese Funktion ergibt sich erfindungsgemäß aus
der Tatsache, daß das modifizierte Paritätssignal für die nicht selektierten Eingänge zwangsweise verfälscht wird, so daß bei
falscher Selektion auch bei fehlerfreien Daten ein Fehler erkannt und angezeigt wird.
Der zur Erzielung dieses Vorteils erforderliche Aufwand besteht
Docket GE 971 040
30983.-/1037
lediglich in einem EXKLUSIV-ODER-Glied pro Daten(sammel-)leitung
und in dem Selektionsdecoder 2. Häufig ist es jedoch möglich, den Selektionsdecoder 2 auf ein Minimum zu reduzieren oder ganz wegzulassen,
da die Signale SELl ... direkt aus der allgemeinen Steuerlogik entnommen werden können.
Es wurde ein Ausführungsbeispiel der Erfindung beschrieben, bei dem eine Selektion eines von mehreren Eingängen mit kombinierter
Daten- und Selektionsfehlererkennung vorgenommen ist. Die Erfindung
erstreckt sich jedoch gleichermaßen auch auf solche Fälle, in denen beispielsweise nur ein Eingang, jedoch zu verschiedenen
Zeitpunkten selektiert werden soll und sowohl die Daten als auch die Selektionszeitpunkte mittels einer Paritätsprüfung auf ihre
Richtigkeit prüfbar sein sollen.
Docket GE 971 O4O Λ Λ . „
3 Ü 9 8 3 λ Ι 1 0 3 7
Claims (6)
- PATENTANSPRÜCHE,ly Verfahren zur kombinierten Daten- und Selektionsfehlererkennung bei einem Auswahlschalter unter Hinzufügung und ausgangsseitiger Überprüfung von sogenannten Paritätsbits, dadurch gekennzeichnet, daß eingangsseitig aus dem den eigentlichen Daten unmittelbar zugeordneten Paritätssignal (PD) unter Berücksichtigung mindestens eines weiteren Ereignisses, insbesondere der Tatsache eines zutreffend selektierten Einganges, ein modifiziertes Paritätssignal (PD1) gebildet wird, das bezüglich der Eingänge, für die das weitere Ereignis nicht vorliegt, beispielsweise für die nicht zu selektierenden Eingänge zwangsweise verfälscht ist.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das in die Fehlererkennung miteinbezogene und sich in dem modifizierten Paritätssignal (PD') niederschlagende weitere Ereignis durch die Tatsache der Selektion eines Eingangs zu einem bestimmten Zeitpunkt dargestellt wird.
- 3. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 2, dadurch gekennzeichnet, daß die den Dateneingangsleitungen (Dl ... Dn) des Auswahlschalters (1) zugeordneten Paritätssignalleitungen (Pl ... Pn) je zusammen mit der das weitere Ereignis repräsentierenden, insbesondere das Selektionssignal (SELl ... SELn) führenden Steuerleitung (Sl ... Sn) die Eingänge je eines Verknüpfungsnetzwerkes (5, 6, 7) darstellen, das an seinem Ausgang (Pl1 ... Pn1) ein modifiziertes Paritätssignal (PDl1 ... PDn1) bildet, derart, daß dessen Gültigkeit sowohl die Gültigkeit der zugehörigen Datenparität zeigt als auch die Tatsache des zutreffend eingetretenen weiteren Ereignisses, insbesondere der richtigen Selektion.
- 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,Docket GE 9 71 04030983?/1037,220^349daß das den Eingangsdaten unmittelbar zugeordnete Paritätssignal (PDn) mit dem aus dem weiteren Ereignis abgeleiteten Steuersignal, beispielsweise Selektionssignal (SELn), gemäß der folgenden logischen BeziehungPDn1 = PDn V SELnzu dem modifizierten Paritätssignal (PDn1) verknüpft ist, wobei V eine EXKLUSIV-ODER-Beziehung darstellt.
- 5. Schaltungsanordnung nach den Ansprüchen 3 bis 4, dadurch gekennzeichnet, daß die in das jeweilige modifizierte Paritätssignal, unter Umständen über ein Decodiernetzwerk eingehenden Steuersignale dem Steuerungsteil des Auswahlschalters zugeführt sind.
- 6. Schaltungsanordnung nach den Ansprüchen 3 bis 5, dadurch gekennzeichnet, daß die in die Bildung des modifizierten Paritätssignals eingehenden Steuersignale aus dem Befehls-Code einer Datenverarbeitungsanlage abgeleitet sind.Docket GE 9 71 0403 0 9 8 32/1037Leerseite
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722204349 DE2204349C3 (de) | 1972-01-31 | 1972-01-31 | Verfahren und Schaltungsanordnung zur kombinierten Daten- und Selektionsfehlererkennung bei einem Auswahlschalter |
GB5924972A GB1363800A (en) | 1972-01-31 | 1972-12-21 | Multiplexor |
JP12827372A JPS5441189B2 (de) | 1972-01-31 | 1972-12-22 | |
FR7301494A FR2169934B1 (de) | 1972-01-31 | 1973-01-09 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722204349 DE2204349C3 (de) | 1972-01-31 | 1972-01-31 | Verfahren und Schaltungsanordnung zur kombinierten Daten- und Selektionsfehlererkennung bei einem Auswahlschalter |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2204349A1 true DE2204349A1 (de) | 1973-08-09 |
DE2204349B2 DE2204349B2 (de) | 1978-03-09 |
DE2204349C3 DE2204349C3 (de) | 1978-10-26 |
Family
ID=5834494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722204349 Expired DE2204349C3 (de) | 1972-01-31 | 1972-01-31 | Verfahren und Schaltungsanordnung zur kombinierten Daten- und Selektionsfehlererkennung bei einem Auswahlschalter |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5441189B2 (de) |
DE (1) | DE2204349C3 (de) |
FR (1) | FR2169934B1 (de) |
GB (1) | GB1363800A (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3775018D1 (de) * | 1986-12-05 | 1992-01-16 | Siemens Nixdorf Inf Syst | Verfahren und anordnung zum erkennen und melden von fehlerhaften, datenmultiplexer steuernden steuersignalen in integrierten schaltungsbausteinen. |
JPH05204683A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 故障検出回路 |
-
1972
- 1972-01-31 DE DE19722204349 patent/DE2204349C3/de not_active Expired
- 1972-12-21 GB GB5924972A patent/GB1363800A/en not_active Expired
- 1972-12-22 JP JP12827372A patent/JPS5441189B2/ja not_active Expired
-
1973
- 1973-01-09 FR FR7301494A patent/FR2169934B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2204349C3 (de) | 1978-10-26 |
JPS5441189B2 (de) | 1979-12-07 |
DE2204349B2 (de) | 1978-03-09 |
JPS4887747A (de) | 1973-11-17 |
FR2169934A1 (de) | 1973-09-14 |
FR2169934B1 (de) | 1978-05-12 |
GB1363800A (en) | 1974-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2132565C3 (de) | Umsetzer | |
DE2260850A1 (de) | Fehlerkorrektursystem | |
DE2555658A1 (de) | Verfahren und einrichtung zur fehlerdiagnose in einer datenverarbeitungsanlage | |
DE3111447A1 (de) | Anzeigeschaltung fuer speicherschreibfehler | |
DE2550342A1 (de) | Matrixanordnung von logischen schaltungen | |
EP0325318B1 (de) | Vermittlungsanlage | |
DE2608435A1 (de) | Vorrichtung zur fehlererkennung und fehlerkorrektur in digitalen datenverarbeitungsanlagen | |
EP0219917A2 (de) | Vermittlungsanlage mit Fehlerkorrektur | |
DE2450468A1 (de) | Fehlerkorrekturanordnung fuer einen speicher | |
DE2157829A1 (de) | System mit vergrößerter Kapazität zum Erkennen und Korrigieren von Fehlern in parallelen Binärdaten, die von Datenspuren abgeleitet werden | |
DE1937249A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE2441351A1 (de) | Schaltungsanordnung zur selbstpruefenden paritaetspruefung fuer zwei oder mehr voneinander unabhaengige datenkanaele | |
DE1937248A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE2204349A1 (de) | Verfahren und schaltungsanordnung zur kombinierten daten- und selektionsfehlererkennung bei einem auswahlschalter | |
DE1274632B (de) | Kryotron-UEbertragungsschaltung | |
DE1937259A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE2524129C3 (de) | Zeitsteuereinheit für die Steuerung logischer Schaltungen | |
EP0491073B1 (de) | Verfahren und Schaltungsanordnung zur Datensicherung in Speichereinheiten | |
DE2025916C3 (de) | Dekodiernetzwerk mit Fehlersicherung und Fehleranzeige | |
DE3843564A1 (de) | Verfahren zur ueberpruefung von verbindungs- und/oder schalteinrichtungen und/oder -leitungen | |
EP0605786A1 (de) | Verfahren und Einrichtung zur fehlercodierenden Datenübertragung | |
DE2742881A1 (de) | Dv-system mit fehlerkorrektur | |
DE2934599A1 (de) | Schaltungsanordnung zur bildung von pruefbits in einer fehlerkorrektureinrichtung | |
DE2131848C3 (de) | Verfahren und Vorrichtung zur Fehlererkennung und -korrektur | |
DE1512583C3 (de) | Verfahren und Anordnung zur Fehlererkennung und/oder Korrektur von binären Informationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |