DE2204349C3

DE2204349C3 - Verfahren und Schaltungsanordnung zur kombinierten Daten- und Selektionsfehlererkennung bei einem Auswahlschalter

Info

Publication number: DE2204349C3
Application number: DE19722204349
Authority: DE
Inventors: Arnold Dipl.-Ing. 7530 Pforzheim Blum; Claus Dr.-Ing. 7030 Boeblingen Mohr; Leopold Dipl.-Ing. 7030 Boeblingen Reichl; Guenther Dipl.-Ing. 7031 Gaertringen Sonntag
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1972-01-31
Filing date: 1972-01-31
Publication date: 1978-10-26
Also published as: DE2204349A1; JPS4887747A; GB1363800A; FR2169934B1; JPS5441189B2; DE2204349B2; FR2169934A1

Description

zu dem modifizierten Paritätssignal (PDn') verknüpft ist, wobei Y eine EXKLUSIV-ODER-Beziehung darstellt.

5. Schaltungsanordnung nach den Ansprüchen 3 bis 4. dadurch gekennzeichnet, daß die in das jeweilige modifizierte Paritätssignal, unter Umständen über ein Decodiernetzwerk eingehenden Steuersignale dem Steuerungsteil des Auswahlschalters zugeführt sind.

6. Schaltungsanordnung nach den Ansprüchen 3 bis 5, dadurch gekennzeichnet, daß die in die Bildung des modifizierten Paritätssignals eingehenden Steuersignale aus dem Befehls-Code einer Datenverarbeitungsanlage abgeleitet sind.

Die Erfindung betrifft ein Verfahren zur kombinierten Daten- und Selektionsfehlererkennung bei einem Auswahlschalter Unter Hinzufügung und ausgangsseitiger Überprüfung von sogenannten Paritätsbitstellen sowie eine Schaltungsanordnung zur Durchführung dieses Verfahrens. Das Anwendungsgebiet dieser Erfindung umfaßt alle Fälle, bei denen im Wege der Selektion von mehreren Datenwegen ein einzelner Datenweg oder eine Untergruppe von Datenwegen für die Datenweiterleitung ausgewählt wird. Derartige Probleme treten insbesondere bei der Datenerfassung, der Datenverarbeitung sowie in der Fernmeldetechnik auf.

Bei einem mit mehreren Eingängen und beispielsweise einem Ausgang beschalteten Auswahlschalter (Multiplexor) ist es möglich, durch Umschalten der Selektion jeden Eingang auszuwählen. Die an diesem Eingang auftretenden Signale, z. B. Daten, erscheinen dann am Ausgang. Im allgemeinen ist jeder Eingang zur Ermöglichung einer Fehlerprüfung der zugehörigen Daten mit einer ergänzenden Paritätsbitstelle korrekter Parität versehen. Am Ausgang des Auswahlschalters wird diese Parität überprüft. Ergibt diese Päritätsüberprüfung einen Fehler, kann daraus auf einen Fehler in der zugehörigen Datenbitfolge geschlossen werden. Wird aber irrtümlich am Auswahlschalter ein falscher Eingang selektiert, so kann man bei der Paritätsprüfung am Ausgang des Auswahlschalters infolge der an sich richtigen Datenparität diesen Selektionsfehler nicht erkennen. Die ausgangsscitige Paritätsprüfung spricht in diesem Falle des falsch selektierten Einganges bei richtiger Datenparität nicht jn.

Es ist bekannt, zur Prüfung der Daten- und Adreßwege in Datenverarbeitungsanlagen jeweils ergänzende Paritatsbits zu erzeugen unJ am Ende eines Weges auf ihre R.ohtigkeit zu prüfen. Es ist darüber hinaus bekannt, ein Daten- sowie das zugehörige Adreßparitätssignal zu einem einzigen resultierenden Paritätssignal zu verknüpfen, bei dessen Gültigkeit auf die Richtigkeit der Daten- als auch der Adreßbitfolge geschlossen werden kann (IBM Technical Disclosure Bulletin, Vol. 12, Nr. 11, April 1970. Seite 1916). Auf diese Weise ist es jedoch nicht möglich, zusammen mit der Datenparitätsprüfung solche Steuersignale mn zu überprüfen, die an örtlich nicht zusammenhängenden Stellen einer umfangreichen Datenverarbeitungsanlage aus einer Vielzahl von Einzelsignalen und Zeitpunkten entstehen.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Weg und die schaltungsmäßige Realisierung dazu anzugeben, um am Ausgang eines derartigen Auswahlschalters sowohl die Daten als auch die Selektion in einer gemeinsamen und einfachen Prüfschaltung auf ihre Richtigkeit zu überprüfen bzw. eine Fehleranzeige zu erzeugen.

Diese Aufgabe wird bei einem Auswahlschalter /ur kombinierten Daten und .Selektionsfehlererkennung nach der Erfindung dadurch gelöst, daß eingangsseitig aus dem den eigentlichen Daten unmittelbar zugeordneten Paritätssignal unter Berücksichtigung mindestens fines weiteren die zutreffende Selektion kennzeichnenden Ereignisses ein modifiziertes Paritätssignal gebildet wird, das bezüglich der Eingänge, für die das weitere F.reignis nicht vorliegt, zwangsweise verfälscht ist.

Das durch die Erfindung angegebene kombinierte Daten- und Selektionsfehlcrerkennungsverfahren läßt sich vorteilhafterweise so ausgestalten, daß das in die Fehlererkennung miteinbezogene und sich in dem modifizierten Paritätssignal niederschlagende weitere Ereignis durch die Tatsache der Selektion eines Eingangs zu einem bestimmten Zeitpunkt dargestellt wird. In diesem Fall ist es möglich, statt aus einer Vielzahl von Eingängen beispielsweise nur einen einzigen Eingang zu bestimmten Zeitpunkten durchzuschalten (Zeltselektion) und diese Tatsache mit in die

Fehlerprüfung einzubeziehen.

Eine vorteilhafte Schaltungsanordnung zur Durchführung dieser Fehlererkennungsverfahren besteht dann, daß die den Dateneingangsleitungen des Auswahlschal· ters zugeordneten Parilätssignalleitungen je zusammen mit der das weitere Ereignis repräsentierenden, das Selektionssignal, führenden Steuerleitung die Eingänge je eines Verknüpfungsnetzwerkes darstellen, das an seinem Ausgang ein modifiziertes Pariiäissignal derart bildet, daß dessen Gültigkeit sowohl die Gültigkeit der zugehörigen üatenparität zeigt als auch die Tatsache der richtigen Selektion. Dabei wird vorteilhafterweise das den Daten unmittelbar zugeordnete Paritatssignal mit dem Selektionssignal, mittels einer EXKLUSIV-ODER-Beziehung zu dem modifizierten Paritatssignal verknüpft. Gleichzeitig wird der Binärzustand dieses Selektionssignals und damit das daraus gebildete modifizierte Paritatssignal für die nicht zu selektierenden Eingänge bzw. Zeitpunkte zwangsweise verfälscht.

Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird im folgenden an Hand von Ausftihi ungsbeispieien unier Zuhilfenahme der Zeichnungen naher erläutert.

Es zeigt

Fig. 1 eine Prinzipskizze, aus der die Bildung des modifizierten Parilätssignalsdeutlich wird,

F i g 2 das Blockschaltbild eines Auswahlschalters mit kombinierter Daten- und Selektionsfehlererkennung.

In Fig. la ist ein Datenkanal 10 dargestellt, der aus dem eigentlichen Datenleitungsbundel D und einer zugehörigen Paritätssignalleitung Pbesteht. Das Datenleitungsbündel D führt die eigentliche Information / Auf der Paritatssignalleitung P wird in bekannter Weise ein die Datenbitfolge zu gerader oder ungerader Parität ergänzendes Paritatssignal PD geführt. Damit besteht die Möglichkeit, auf dem gesamten Datenweg die Datenbitfolge auf ihre Richtigkeit zu überprüfen.

Erfindungsgemäß ist nun vorgesehen, daß aus dem den Daten unmittelbar zugeordneten Paritatssignal PD unter Berücksichtigung eines auf der Steuerleitung ST auftretenden Steuersignals, im Beispiel das Selektionssignal SEL ein modifiziertes Paritätssignal PD' in einer Verknüpfungsschaltung 20 entsprechend der logischen Beziehung

PD'= PDV SEL

gebildet wird. Das Zeichen V stellt eine EXKLUSIV-ODER Verknüpfung dar. Damit ist es möglich, im weiteren Verlauf des Datenkanals 10' mitteis einer einfachen Paritätsprüfung sowohl Rückschlüsse auf die Richtigkeit der Daten als auch der richtigen Selektion zu ziehen.

In Fig. Ib sind die durch die obengenannte Verknüpfung sich ergebenden Verhältnisse in Form y, einer Funktionstafel dargestellt. Man erkennt, daß bei richtiger Selektion, d.h. SEL = Idas modifizierte Paritatssignal PD' dem ursprünglichen Paritatssignal der Daten entspricht. Der in der dritten Zeile dargestellte Fall, daß sowohl die urspuingliche Daten- eo paritat als auch die Selektion falsch sind, also ein Doppelfehler vorliegt, kann mit dieser einfachen Maßnahme natürlich nicht erkannt werden. Dabei ist aber zu bemerken, daß die Wahrscheinlichkeit des Auftretens eines Doppelfehlers erheblich geringer ist f,-, als die eines einzelnen Fehlers. Aus der letzten' Zeile der Funktionstabeüe ist jedoch ersichtlich, daß mittels des modifizierten Paritätssignals PD' nunmehr auch eine falsche Selektion, d. h. SEL = 0, bei einer richtigen Datenparität PD = 1 erkannt werden kann.

In Fig.2 ist die Anwend'ing der obengenannten Maßnahmen bei einem umfangreicheren Auswahlschalter dargestellt. Dieser Auswahlschalter 1 ist mit mehreren Dateneingangsleitungen ZJl. DI... Dη beschaltet. Zu jeder Daten(si4Timel-)leiiung ist m bekannter Weise eine zugehörige Paritatssignalleitung PI, P2 ... Pn vorgesehen, auf denen die fur die spätere Paritätssignalprüfung erforderlichen ergänzenden Pantätssignale PZJl, PD2... PDn geführt sind. Der Auswahlschalter 1 besitzt einen einzelnen Datenausgang D sowie die zugehörige Paritatssignalleitung P'. Die am Ausgang des Auswahlschalters 1 erscheinenden Daten werden in der Paritätsprüleinrichtung 4 auf Fehler geprüft. Ein eventuell aufgetretener Fehler erscheint als Fehlersignal auf der Fehleranzeigeleitung F. Die Steuerung des Auswahlschalters und damit dessen Selektion geschieht durch Steuersignale ST 1...STn. die auf den Steuerungsteil 3 des Ausw abhchalters geführt sind.

Soweit entspricht die beschri'' ;ne Schaltung den heute üblichen Auswahl udci mu!.ip^!=:*c>rschaiiurigtn Eine Fehleranzeige erfolgt dabei jedoch nur. wenn die Daten des gerade selektierten Einganges einen Fehler aufweisen, nicht jedoch, wenn zwar fehlerfreie Daten vorli' ¹JeIi. diese jedoch von einem fehlerhaft selektierten Eingang herrühren. Erfindungsgemaß wird nun die Tatsache der zutreffenden Selektion bei Jer ohnehin vorzunehmenden Paritätsprüfung mit prufbar gemacht Dazu werden aus den Steuersignale!, fur den Auswahlschalter im Falle des beschriebenen Ausfuhrungsbeispiels über einen Selektionsdecoder 2 die Selektionss! gnale SEI. 1. SEL2 SELn abgeleitet. Diese treten auf den Steuerleitungen V 1.52 S η am Ausgang des Selektionsdecoders 2 in invertierter Form auf und bilden einen Eingang der EXKLIJSIVODER-Glieder 5, 6 und 7. Den jeweils anderen Eingang dieser EXKLUSIV-ODER-Glieder 5, 6 und 7 stellen die auf den Paritätssignalleitungen Pl. P2...Pn geführten Pantätssignale PD 1. PD2 . . PD ndar.

Auf den Ausgangsleitungen PY. P2'. Pn¹ der ί XKLUSIV-ODER-GIieder 5, 6 und 7 werden somit, w ie bei der Beschreibung zu F i g. la und Fig. Ib bereits erläutert. modifizierte Paritatssignale PDi. PD 2'. .PDn' erhalten. Wird nun ein bestimmter Eingang durch den Auswahlschalter selektiert und zum Ausgang durchgeschaltet, erscheint neben den Daten parallel dazu auch das jeweils zugeordnete nun aber modifizierte Paritatssignal PD. Gegenüber den bisher bekannten Auswahlschaltern kann nunmehr jedoch durch die ohnehin vorzunehmende Paritätsprüfung zusätzlich zur Richtigkeit der Daten auch die Richtigkeit der Selektion mit geprüft und gegebenenfalls zur Fehleranzeige gebracht werden.

Soll beispielsweise der Dateneingang D 2 selektiert werden, ist ledig'ich SEL 2 = 0: SEl 1, SEI 3 ... SEL η sind im Binärzustand 1. Wird der richtige Eingang D 2 auch tatsächlich selektiert, so erscheint am Ausgang P' und damit an der Paritätsprüfeinrichtung 4 bei einer korrekten Datenparität PD 2 = 0 das modifizierte Paritätss.gnal

PZJ'= OVO = 0, bzw. bei PZJ 2 = 1 ergibt sich

PD'= 1 VO = 1. In diesem Fall ist demnach PD' = PD2. d. h.. es wird

nur dann ein Fehler angezeigt, wenn die Daten fehlerhaft sind, d.h. nicht diese Datenparilät PD2 ergeben wurden.

Wird nun tatsächlich ein falscher Eingang, z. B. D 1, selektiert, dessen Daten als fehlerfrei vorausgesetzt werden, ergibt sich atisgangsseitig bei PD 1 = 0

bzw. bei PD 1

PD' = IV- I = 0,

d; hi eine Abweichung der modifizierten Datenparität PD' von der tatsächlichen (und am Ausgang aus den Daten feststellbaren) Dalcnpafität PD1. Es wird demnach eine Fehleranzeige erfolgen. Diese Funktion ergibt sich erfindungsgemäß aus der Tatsache, daß das modifizierte" Paritätssignal für die nicht selektierten Eingänge zwangsweise verfälscht wird, so daß bei falscher Selektion auch bei fehlerfreien Daten ein Fehler erkannt und angezeigt wird.

Der zur Erzielung dieses Vorteils erforderlich! Aufwand besteht lediglich in einem EXKLUSIV ODER-Glied pro Daten(sammel-)leitung und in den Seleklionsdecoder 2. Häufig ist es jedoch möglich, dei Selektionsdecoder 2 auf ein Minimum zu reduzieret oder ganz wegzulassen, da die Signale SEL I... direk aus der allgemeinen Steuerlogik entnommen werdet können.

ίο Es wurde ein Ausführungsbeispiel der Erfindunj beschrieben, bei dem eine Selektion eines von mehrerei Eingängen mit kombinierter Daten- und Selections fehlererkennung vorgenommen ist. Die Erfindun; erstreckt sich jedoch gleichermaßen auch auf sölchi

Ϊ5 Fälle, in denen beispielsweise nur ein Eingang, jedoch zi verschiedenen Zeitpunkten selektiert werden soll unt sowohl die Daten als auch die Seleklionszeitpürikti mittels einer Paritätsprüfung auf ihre Richtigkei prüfbar sein sollen.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur kombinierten Daten- und Selektionsfehlererkennung bei einem Auswahlschalter unter Hinzufügung und ausgangsseitiger Oberprüfung von sogenannten Paritatsbits, dadurch gekennzeichnet, daß eingangsseitig aus dem den eigentlichen Daten unmittelbar zugeordneten Paritätssignal (PD) unter Berücksichtigung mindestens eines weiteren die zutreffende Selektion kennzeichnenden Ereignisses ein modifiziertes Paritätssignal (PD') gebildet wird, das bezüglich der Eingänge, für die das weitere Ereignis nicht vorliegt, zwangsweise verfälscht isL

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das in die Fehlererkennung miteinbezogene und sich in dem modifizierten Paritätssignal (PD') niederschlagende weitere Ereignis durch die Tatsache der Selektion eines Eingangs zu einem bestimmten Zeitpunkt dargestellt wird.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 2, dadurch gekennzeichnet, daß die den Dateneingangsleitungen (Di ... Dn) des Auswahlschalters (1) zugeordneten Paritätssignalleitungen (Pi ...Pn)Je zusammen mit der das weitere Ereignis repräsentierenden, das Seiektionssignal ^SEl 1... SEL n) führenden Steuerleitung (Sl ...Sn) die Eingänge je eines Verknüpfungsnetzwerkes (5, 6, 7) darstellen, das an seinem Ausgang (PY ... Pn) ein modifiziertes Paritätssignal (PD Y ...PDn)bildet, derart, daß dessen Giftigkeit sowohl die Gültigkeit der zugehörigen Datenparität zeigt als auch die Tatsache der richtigen Selektion.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das den L.ngangsdaten unmittelbar zugeordnete Paritätssignal (PDn) mit dem aus dem weiteren Ereignis abgeleiteten Selektionssignal (SEL n) gemäß der folgenden logischen Beziehung

PDn' = PDnVSELn