DE2139562A1 - Empfangsstelle für digitale Signale - Google Patents

Empfangsstelle für digitale Signale

Info

Publication number
DE2139562A1
DE2139562A1 DE19712139562 DE2139562A DE2139562A1 DE 2139562 A1 DE2139562 A1 DE 2139562A1 DE 19712139562 DE19712139562 DE 19712139562 DE 2139562 A DE2139562 A DE 2139562A DE 2139562 A1 DE2139562 A1 DE 2139562A1
Authority
DE
Germany
Prior art keywords
digits
signals
digit
probable
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712139562
Other languages
English (en)
Inventor
Jean Paul Ie Epinay-Sur-Seine; Darrouzet Jaques Colombes; Royer Daniel Croissy-Sur-Seine; Bouar (Frankreich)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2139562A1 publication Critical patent/DE2139562A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/08Amplitude regulation arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

EmpfangsßtelIe für digitale Signale
Die Erfindung betrifft Empfangsstel le η für digitale Signale.
Bekanntlich werden solche digitalen Signale, die nur eine endliche Anzahl von diskreten Werten annehmen können (zwei im häufigsten Fall des binären Systems) , durch Unterscheidung von Zuständen einer elektrischen Kenngröße der Signale übertragen.
Bei einer bivalenten Modulation durch Frequenzumtastung geschieht dies beispielsweise durch einen Schwingungszug der Dauer 31 und der Frequenz fQ für die Ziffer O und der Frequenz f^ für die Ziffer 1,
Infolge von zufälligen Erscheinungen aller Arten, beispielsweise des Rauschens, erscheinen die empfangenen Signale in Wirklichkeit nicht in diesen beiden Idealformen. Eine Demodp.lationsechaltung ordnet im allgemeinen jedem festgestellten Signal seinen wahrscheinlichsten Wert zu und liefert zu don videofrequentea Verbraucherschaltungen
Lei/Ba
Ϊ09887/Μ1-9
Ziffern, welche diese wahrscheinlichen Werte eindeutig darstellen, beispielsweise in form von Spannungsstufen der Dauer T mit dem Wert O für die Ziffern O und mit einem vorbestimmten Wert K für die Ziffern 1.
Diese Ausgangsziffern der Demodulations schaltung werden "wahrscheinliche Signale" genannt und in den Fehlerdetektoranordnungen verwendet, wenn es sich um eine digitale Nachricht handelt, die mit einem weitschweifigen Code übertragen wird·
Bei solchen Codes werden bekanntlich zu Prüfzwecken mehr Ziffern übertragen, als dies für die Übertragung der Information notwendig ist. Beispielsweise werden in jede Gruppe von kennzeichnenden, d.h. dieInformation darstellenden Ziffern Hilfsziffern (sogenannte Kontrolloder Redundanzziffern) eingefügt, die von vornherein bestimmte Beziehungen in Kombination mit den kennzeichnenden Ziffern erfüllen· Wenn diese Beziehungen empfangsseitig nicht mehr erfüllt sind, wird daraus geschlossen, daß die entsprechende Zifferngruppe einen oder mehrere Fehler enthält, die allerdings auch den Hilf3ziffern anhaften können«
Bestimmte Codes mit sehr großer Redundanz ermöglichen außerdem die Durchführung von Korrekturen bestimmter kennzeichnender Ziffern, vorausgesetzt, daß die Gesamtzahl von fehlern in einem Wort nicht eisen für den Code vorbsstimmten Wert über3ctireitet. Solche Codes werden selbstkorrigierende Codes genannt.
Ganz allgemein werden bei den bekannten Anordnungen in den logischen Vererbe Itungs schaltungen für die empfangenen Ziffern nur die Beziehungen benutzt, dis bei den betreffenden Coäe erfüllt 3ein müssen.
09887/1419
Das Ziel der Erfindung ist die Verbesserung der Empfangsstellen für digitale Signale durch Berücksichtigung der elektrischen Güte der isoliert betrachteten empfangenen Signale .
Nach der Erfindung ist eine Empfangsstelle für digitale Signale mit einer Eingangsstufe , einer Deraodulationsstufe, die für jedes empfangene Signalelement eine wahrscheinliche Ziffer liefert, die von einer elektrischen Sendekenngröße abhängt, die sendeseitig die verschiedenen übertragenen Ziffern unterscheidet, und mit einer logischen Schaltung, die von der Demodulations stufe gespeist wird, und die Ausgangs ziffern liefert, dadurch gekennzeichnet, daß die Danodulationsstufe eine Einrichtung zur Analyse der Sendekenngröße und/oder einer zweiten elektrischen Kenngröße der empfangenen Signale enthält, sowie eine Entscheidungseinrichtung, die jeder wahrscheinlichen Ziffer eine Hilfsziffer (Gütefaktor) siiordnet, die von den der Sendekenngröße und/oder der zweiten elektrischen Kenngröße der empfangenen Signale anhaftenden Störungen abhängt, und daß die Hilfsziffern zugleich cait dein demodulierten Ziffern der logischen Schaltung des Empfängers zugeführt werden.
Ein Ausführungsbeispiel der Erfindung ist in der Zsichnung dar gestellt.Darin zeigen:
Pig.1 das Blockschema einer Empfangsanordnung für Signale, die durch Frequenzumtastung übertragen werden,
Fig.2 ein Diagramm zur Erläuterung des Prinzips der Erfindung,
Fig.3 das Blockechema einer nach der Erfindung ausgeführten Empfangs stelle,
Fig.4 die Ausbildung einer besonderen Schaltung der Empfangsstelle von Fig.3 und
109887/1419
. 5 das Bloekschema der automatischen Vers tärkungssteueranordnung der Empfangsstelle von Fig.3·
Die Erfindung soll an Hand des folgenden Beispiels erläutert werden. :
Das verwendete numerische System ist, wie es praktisch stets der Pail ist, das Binär system.
Ferner wird angenommen, daß die Ziffern durch Frequenzumtastung übertragen werden, d.h. durch Schwingungszüge fc gegebener Dauer, welche für die Ziffern 1 die Frequenz f^
und für die Ziffern O die Frequenz £Q haben.
Fig.1 zeigt schema tisch eine herkömmliche Anordnung, die für den Empfang solcher Signale verwendet wird.
Ein Verstärker 1.3» dem die empfangenen Signale am Eingang zugeführt werden, speist parallel zwei Kanäle, von denen der erst« hintereinander ein auf die Frequenz fQ abgestimmtes Bandfilter 20 und einen Amplitudendetektor 30 mit dem Ausgang 50 enthält. Der zweite Kanal enthält iu gleicherweise ein Bandfilter 21, dem ein Amplitudendetektor 31 mit dem Ausgang 51 folgt,'wobei aber das Filter 21 auf die Frequenz f. w abgestimmt ist. Die Ausgänge 50 und 51 sind mit einer automatischen Verstärkungssteueranordnung 52 verbunden, deren Ausgang cit einem Verstärkungssteuereingang 23 des Verstärkers 13 verbunden ist.
Bei einem "idealen" Betrieb des Systems liefert der erste !Kanal die Ziffern "0ft und der zweite Kanal die Ziffern "1" in Form von Impulsen mit bestimmterAmplitude.
In Wirklichkeit erhält man für jede empfangene Ziffer in den Amplitudendetektoren 3 0 und 31 eine "RohzifferI; U bzw. U^ f und den Amplituden dieser Ziffern können Störungen
109887/U19
and alle möglichen Sorten von Rauschen anhaften» so daß beispielsweise eine Ziffer " T" ein Signal IT.. hervorrufen •jnn, das kleiner als das entsprechende Signal II ist.
In der noch zu beschreibenden Anordnung werden zwei Spannungsschwellen V^ und Yp mit Vp^ ^I verwenöet.
In dem fcartesischen Achsensystem U und U, von Fig.2 werden durch die Geraden IT = T^, IT = V2, IL = V.. , TL = V2 zusammen mit den positiven Abschnitten der Koordinatenachsen neun Zonen abgegrenzt, deren Seiten parallel zu den Achsen liegen,
Die Gerade U0 = U^ zerschneidet drei dieser Zonen in zwei Teile, wodurch insgesamt zwölf Gebiete erhalten werden, von denen 6 Gebiete Zonen und 6 Gebiete Halbzonen entsprechen.
Diese zwölf Gebiete oder "Kästen" sind , wie in Fig.2 angegeben ist, von links nach rechts für jeden der horizontalen Streifen U.j>Y2, Y^ U^V2, 3^V1 und von oben nach unten bei den verschiedenen horizontalen Streifen von 1 bis 12 numeriert.
Die Gesamtheit der beiden sich auf die gleiche Ziffer beziehenden Signale U und U. ist durch einen Punkt mit den Koordinaten On unü IL· dargestellt«,
Die fersiärkungsr-egelanorr'nimg steuert die Speisung der baiclen Kanäle von i'ig.1 Su5 daß - beira feia'J öo -ron Störungen für eine Ziffer 1 der erste Kanal ein Signal U^ liefert, das swischeri V„ und Y9 liegCj, und das sv-jeite Signal fciü Signal U , das kleiner ale Y. ist, so daß also der darstellende Punkt in dem Kasten 5 von Fig.2 liegt. Ebenso sine Ziffer O normalerweise einem darstellenden Punkt
109887/1419
BAD ORIGINAL
entsprechen, der in dem Kasten 11 liegt.
Die den Ziffern zugeordneten wahrscheinlichen Werte P sind bei diesem Betspiel logischerweise die folgenden:
P = 1 für die Kästen 1,3, 5, 6, 8, und 9 l P = 0 für die Kästen 2, 4, 7, 10 , 11 und 12.
Es soll nun angenommen werden, daß jedes Wort beispielsweise fünf Z.iffern umfaßt, und zwar drei kennzeichnende Ziffern y1, z1, 8* UGd zwei Kontrollziffern m1 und ti1, die so bemessen sind, daß die folgenden Summen modulo 2 erhalten werden:
m« =y«(+) s1; n1 = z1 (+) s1
oder , was auf das gleiche herauskommt ,modulo 2: G·'= O, H'=0, wenn gesetzt wird :
G' = m« (+) yt (+) gl; H1 = Π' ( +) Ζ1 (+) S*.
Nachdem jedem Signal jedes Worte sein wahracheinlicher Wert zugeordnet worden ist, der nachstehend durch den gleichen Buchataben wie die übertragene Ziffer, aber ohne den Indaxstrich bezeichnet werden soll, werden bei dem herkömmlichen Verfahren die folgenden Summen gebildet:
und wenn angenommen wird, daß imllöchstfall ein Pehler vorhanden ist, kommt man zu den folgenden Schlüssen:
¥enn O = H = 0 r Alle Werte sind gut; v/enn G = H = I : s muß in s" korrigiert werden; wenn 6 = 0, H - 1 : 3 oder η ist falsch, also s ist aweixoü&fc wenn 5 = 1, H=O: y oder m ist falsch,also j int zweifelhaft.
109887/U19
2139582
Dieser Code eignet sich praktisch in erster linie für die einfache Feststellung von Fehlern9 wobei die Korrekturen gegebenenfalls durch eine Aufforderung zur Wiederholung des fehlerhaften Worts erfolgeno
Erfindungsgemäß wird dem wahrscheinlichen Wert P jederZiffer ein Gütefaktor Q in Form einerHilfsziffer zugeordnet.
Wenn man zur Vereinfachung der Anordnung nur zwei Werte 0 (Signal zunächst als zweifelhaft angesehen) und 1 (Signal als verhältnismäßig sicher angesehen) für den Gütefaktor verwenden will, wählt man den Gütefaktor Q = 1 für die Kästen 1, 5, 11 und 12 und den GütefaktorQ = 0 für die anderen Kästen.
Es sollen die den wahrscheinlichen Werten y? z$ S9 ta , η jedes Worts entsprechenden Gütefkktoren durch die gleichen, jedoch großen Buchstaben bezeichnet werden«,
Für jedes empfangene Wort bildet eine logisch^ Schaltung, der die Ziffern y, z, s, m, n, Y, Z, S, M, Ή zugeführt werden, die folgenden Sumiasn modulo 2 :
G = y (+) s (+) m und H - e (+) s (-!-) η
und sie ersetzt gegebenenfalls einige "der Werte v„ zg s duroh die entsprechenden komplementären Binärwerte γ$ "z9 s ( wobei bekanntlich der Komplementär wert χ einer Binärzahl χ der Wert 1-x ist).
Die Korrekturen werden bei cLesen Beispielen nach den folgenden Prinzipien durchgeführt:
Wenn G=H=O wird keine Korrektur vorgenommen«
1Q9887/U13
In den übrigen Fällen erfolgen die Korrekturen (die nur bei den kennzeichnenden Ziffern durchgeführt werden) auf Grund von Überlegungen, bei denen die Gütefaktoren in Betracht gezogen werden:
Wenn beispielsweise G =Q, H = 1, haftet notwendigerweise ein. Fehler einem der Werte 2, s oder η an. Wenn außerdem S s=.1,. wird unter Berücksichtigung der Tatsache^ daß G=O1 unterstellt, daß entweder der Wert ζ oder der Wert η falsch ist. Für Z > If wird angenommen, daß η falsch ist, · und man läßt ζ;', für Z<N wird ζ korrigiert. Für Z = Έ ist es unentschieden, ob ζ oder η falsch ist, ob also ζ korrigiert werden muß.
Wenn man, immer noch mit C- = 0, H = 1, hat :
S=O,!= 1,-M - 0, Z = 1, N = 1,
ist es wahrscheinlicher, daß ein Doppelfehler bei s und m besteht. Man korrigiert also s in s ,
Entsprechende Überlegungen können für alle Fälle angestellt werden. Die Ergebnisse sind in den nachstehenden Tabellen angegeben, wobei die Gesamtheit der vorgesehenen Fälle alle möglichen Fälle umfaßt.
Die gewählten Lösungen sind in der folgenden Weise angegeben Ein Wert, von dem angenommen wird, daß or durch sein Komplement ersetzt werden muß, ist durch dieses Komplement y , "z s", en, "n angegeben, wobei natürlich in Wirklichkeit die Korrektur nur in den drei ersten Fällen vorzunehmen ist.
Es kocmt vor, daß man nicht bestimmen kann, ob ζ oder η falsch ist, oder ob y oder m falsch ist. Im ersten Fai.1 ist dies durch "z?" und im zweiten Fall durch "y?" angegeben.
109887/U19
2139582
Abgesehen von Unbestimmtheiten- dieser Art wird ein in der Ergebnissen nicht erwähnter Wert als gut angesehen«
G = O. H= 1. S= O
Z = O, N = t, ; i ; Z = ttf = O ίϊ; Z = Ot I = Oj ζ?
Zj= 1* I-r JU
Y = O,.BL = t s y s ; X = t, M = α t I'5 ; Y = O, M = O :. y? s;
Y = 1r M = 1 ; z?
G = 0T H: — ty S ~ 1
Z = O, If = 1 ι t ', Z = tr H = O : η t Z * Or F = O s z? r
Z Ä t, N = 1 : z?
Y = Or M = 1 : y ; Y = t, M = O, I ? Y = öt M=Oi y?
Y = Jt, JL=_1_
Z = O, F = 1 : is ; Z■■ a* 1=,, If = O ι Έ H ; Z = O, N = O ί ζ? a;
Z = 1, I = ΐ ϊ y?
& = 1 > Ε = O, S a 1
γ = o, M = ti IJl= 1, M = O : m ; Y = O, M = O % y? ;
Y = f, M = 1 ί j?
G = 1, H- = 1, S = O te
G = LE= T1. S = 1
Z = H=I und/oder Y = M=IrF
Y- Q, M= 1. Y = t»..H = O Y = Q9M =_0
Z = o, F =1 1 ' γ"ζ ί ii ! y?"i"
Z = 1, I sO ! yi ! ti ! j? i
Z =0, I = O ! y a? ! ».? i Γ J? g
3 '4,9 Ö 5Ϊ Q S ί Si ίϊ> i ■■■*
- 2133582
Die vorstehenden !Pabetlen ermöglichten die Definition der Eorrektttrschaltangen. In dieser Hinsicht wird in den unentschiedenen Fällen "ζ?" and "y?* der entspreehende Wert ζ bzw·, y ent weder korrigiert oder nicht ,korrigiert, Je nachdem, in welchem Fall die Schaltangen einfacher werden*
Han kommt dann zu to folgenden logischen Ausdrückren F , F2 and F3, die den Werten y, ζ bzw. s zageordnet sind; $e nach dear r afr die Werte dieser Ausdrücke O oder von Ö verschieden sind, wird der zugeordnete Wert beibehalten oder, dureh sein Komplement ersetzt:
F = £ H ^ Z K T + ff E S" Γ + ff S S T .+
K sr S W T + S Ϊ + { S j τ + ff H S Y τ
m. H i HS Z ff I Y + ff H S τ
S Έ γ M
H & H 3" Y I s * H S Z
If I H
Z + X it^
11 I TT
^HiZ ΐίΤ ΐ ff H S 2 U M " G" H ST Y E Z + ff H S X M F
+SISfIHSO+SHSr»
i ·
Dabei bedeutet das Seichen·+ die logische Oder- ¥erknüpfiing (nicht auschließlich
-νΐ ΓΓι -^ --> -Λ -.J .?■ j >.: .7.
Unter diesen Voraussetzungen ist in Pig.3 eine Anordnung nach der Erfindung dargestellt*. .
In Fig.3 bedeutet der Block 100 die Gesamtheit der ' , Schaltungsteile 3, 20, 30, 21, 31 von Fig. 1 , von denen nur der Eingang 24, die Ausgänge 50 und 51 und der Steuereingang 23 dargestellt sind. Ferner ist die Verstärkungssteueranordnung 52 wiedergegeben, die Inder zuvor ange,-. gebenen Weise mit Hilfe der Spannungen V1 undY2 geregelt 'wird.
Die an den Ausgängen 5Ö und 51 erscheinenden Signale... werden einer Analyseschaltung 53 zugeführt, die für jede empfangene Ziffer gleichzeitig den wahrscheinlichen Wert P und den zugeordneten Gütefaktor Q in zwei Ausgängen 54 und 55 in Form von Rechtecksignalen mit einem gegebenen Wert für die Ziffer 1 und mit dem Wert 0 für die Ziffer O liefert. .
EineAusführungsform der Schaltung 53 wird an Hand von Fig.4 angegeben.
Der Ausgang 54 speist einen Speicher 56 mit einer Kapazität von fünf Ziffern, der an seinem Eingang 45 ein Synchronisiersignal mit der Ziffernfrequenz empfängt, das von irgendeiner herkömmlichen EmpfangsSynchronisieranordnung dem Eingang 101 zugeführt wird.
Der Speicher 56 zeichnet nacheinander die von der Schaltung 53 gelieferten Werte y, z, s, m , η, y , z,.e, in der Reihenfolge ihres Eintreffens auf. Er kann beispielsweise durch ein fünfstnfiges Verschieberegister gebildet sein, das mit entsprechenden Stufenausgangen versehen ist und mit der Ziffernfrequenz fortgeschaltet wird. Die fünf Ausgänge des Speichers 56 sind Bit den fünf
109887/U19
ersten Eingängen einer Korrektur matrix 59 über eine Anordnung 57 verbunden/ die an ihrem Eingang'46 durch ein Signal mit der Wortfrequenz synchronisiert wird, das von der Synchronisieranordnung dem Eingang 102 der Schaltung zugeführt wird, so daß jedes Wort zu der Matrix 59 übertragen wird, nachdem es in dem Speicher 56 vollkommen aufgezeichnet «.orden ist.
Die GesamteηOrdnung 56-57 ist an sich bekannt und kann von gleieherArt wie bei den bekannten Pehlerdetektoranordnungen ausgeführt sein, bei denen es stets erforderlich ist, daß ein Wort in seiner Gesamtheit in die Fehler- ^ detektormatrix eingegeben wird.
Dieser Anordnung ist hier eine zweite, gleichartige und in gleicher Weise synchronisierte Anordnung 60-58 für die Übertragung der den fünf wahrscheinlichen Werten y, z, s, m, η zugeordneten fünf Gütefaktoren Y, Z, S, M, N in die Matrix 59 hinzugefügt.
Die Matrix 59 führt die zuvor angegebenen Korrekturen durch und liefert für jedes Wort an ihren drei Ausgängen die drei kennzeichnenden Ziffern, die beizubehalten sind.
Die Matrix 59 enthält drei Schaltungen, welche die zuvor " angegebenen logischen Ausdrücke F , P2, Pg bilden, und sie
bildet die Komplemente y, "z, i" von y, ζ bzw. s.
Je nachdem, ob beispielsweise der Ausgang der P -Schaltung einen Impuls liefert oder nicht, gibt die Matrix 59 an dem dieser Ziffer entsprechenden Ausgang den Wert y oder den Wert y ab.
109887/1413
Pig.4 zeigt eine Ausführungsform der Schaltung 53.
Diese enthält ©ine Yergleiehsanordnung 71 , der die Signale U und U^ augeführt %
spannungen Y.. und ?2 enthält,
Signale TJ Q und U^ augeführt werden, und die die Bezugs-
Diese Anordnung enthält fünf Spannungsvergleich^-
schaltungen^ öle direkt in digitaler Form jeweils eines der fünf naohsteheoü definierten Signale A, B9 G9 D, E abgeben s
A = 1 für U1 > U0, A = O für U.,<U0
B = 1 für U1 > I1 s B = O für U < Y1
C = 1 für U.j>V2, 0 = O für U^Y2
D = 1 für U0>V1f D = O für Ü{)<Y1
E = 1 für U0>Y2» E = °
Die Anoränung?1 speist eine Matrix 72, die für jedes empfangene Signal äen wahrscheinlichen Wert P( j$ Z5, s? m oder n) unä den Gütefaktor Q der entsprechenden Ziffer gemäß den folgenden logischen Gleichungen liefert ι
P=A (ϋΏ) i B δ" Ε
Q = B B" ψ B I
welche die entsprechenden Schaltungen definieren.»
Es ist zu befflei'ken, daß die logische Schaltung (auf lösten einer etwas geringeren Genauigkeit) dadurch vereinfacht werden kann, daß ά\χσ die Gütefaktoren . der kennzeichnenden Ziffern oder sogar aur eilige davon berücksichtigt werden« Bei äem als Beispiel angegebenen Code könnte man aieh beispielsweise mit, den naohstehendea einfaohen Korrekturen begnügen, flie bsseits bessere Ergebnisse lieferns als sie mit üer herkömmlichen Auswertung eines- solcheo Gor?@e erhalten weröea ι
109887/1 4> 18
y wird korrigiert für G = 1, Η = 0, Y = 0; ζ wird korrigiert für H=1, G=O, Z = O; s wird korrigiert für G = 1, H = 1.
Dabei werden nur die Gütefaktoren Y und Z berücksichtigt.
Als weiteres, für die Anwendung der Erfindung besonders interessantes Beispiel soll der Pail der Verstär kungssteuerschaltung der Empfangs stelIe von Fig.3 betrachtet werden, deren Betrieb verbessert werden kann, wenn man verhindert, daß sie auf Signale schlechter Güte anspricht« Dies ist in Fig. 3 durch eine Verbindung zwischen dem fc Ausgang 55 der Entscheidungsschaltung 53 und der Schaltung
52 dargestellt.
Bei dem betrachteten genauen Beispiel ist es jedoch günstiger, bei der Zuordnung eines Gütefaktors Q = 1 zu einem Sigual strenger su sein. Die automatische Verstärkungsregelanordnung ist so ausgelegt, daß das . .rauschfreie Signal (U0* U^) auf einen vorgegebenen Wert gebracht wird9 der für eine Ziffer (0 oder 1) zwischen V1 und V2 liegt (z.B. YQ = VTJ~"vp. Die für die Verstärkungsregelung logisch z\x verwendenden Empfaiigssignale sind öiejenlgenj die su" einem darstellenden Punkt führe η8 der im Kasten 5 oder im Kasten 11 des w Diagramms von Fig.2 liegts wobei diese Signale allein
einen Gütefaktor Q. des Werts 1 zur Folge haben während Q, für .alle anderen Fälle den Wert 0 hat.
Die Entscheidungsschai.tung enthält also eine zusätzliche logische Schaltung für die Gleichung B D E + B D δ", wobei der Gütefaktor gleich 1 ist, wenn dieser Ausdruck gleich 1 isfe«,
109887/1419
In Pig.5 ist wieder der Block 100 von Fig.3 dargestellt, der die "Rohsignale" liefert und die Entseheidungsschaltung, die nun mit 53a bezeichnet ist, weil sie die zuvor erwähnte zusätzliche logische Schaltung enthält und einen zusätzlichen Ausgang 33 aufweist, der das Signal Q0 abgibt, Außerdem ist eine an sich bekannte, mit Abtastung arbeitende Verstärkungsregelschaltung für einen Empfänger mit zwei Kanälen der-in i"ig.1 gezeigten Art dargestellt, wobei die Abtast frequenz gleich der Ziffernfrequenz ist.
Diese Schaltung enthält zwei Vergleichsstufeo 80 und 81, welche die von den Ausgängen 5 0 bzw. 51 gelieferten Signale U0 bzw. U^ jeweils mit der Spannung VQ vergleichen. Die Ausgangs signale dieser beiden Vergleichsstufen werden zwei Anordnungen 82 bzw. 83 zur Bildung der Verstärkungsregelinformationen zugeführt, die an ihren zweiten Eingängen 182 bzw. 183 ein Signal mit der Ziffernfrequenz empfangen. Die Schaltung 82 liefert ein Signal O9 wenn U0 im wesentlichen gleich V0 ist, während sie sonst für U < V ein Impulssignal +(fund für ^0>^0 ei** Impuls signal -cf abgibt^ die Schaltung 83 liefert die gleichen Signale in Abhängigkeit von dem Wert des Signals U^ relativ zur Spannung VQ. Die Signale +cTund -<$" entsprechen einer Erhöhung bzw. Verminderung der Verstärkung des Verstärkers mit veränderlicher Verstärkung.
Die A us gangs s ig na Ie der Schaltungen 82 und 83 werden den Signaleingängen von zwei Torschaltungen 84 bzw* 85 zugeführt, deren Steuereingänge an den Ausgang 54 der Se.halty.ng 53 angeschlossen sind. Diese lorpohaltuagen sind so ausgeführt, üaß für P = O nur die erste Torschaltung 84 aod für P = nur die zweite Torschaltung 85 entspsrrt wircL
Bei öen bekannteo Anordnungen siaä die Ausgänge fi@rTcrschaltungen 84 und 05 über eia Qäer-Gatter 90 mit einem Analogspeicher 91 verbunden, der aur aus einem Kosüensator
10.9887/1419
zu bestehen braucht, dessen einer Belag an einem festen Potential liegt, während der andere Belag an den Ausgang des Oder>-Gatters 90 und an den Yerstäikungssteuereingang 23 angeschlossen ist. .
Im vorliegenden Pail ist in diese bekannte Schaltung eine zusätzliche Torsohaltung 92 eingefügt, deren Signaleingang an den Ausgang des Oder-Gatters 90 angeschlossen ist, deren Ausgang mit dem Analogspeicher 91 verbunden ist, und dere*H\ Steuereingang dae Signal Q0 vom Ausgang 33 der fc Schaltung 53a empfängt.
Die beschriebenen Schaltungen lassen die Erfindung und die zusätzlichen Funktionen gegenüber dem Stand der Technik besser erkennen.
Wenn man sich aber daran erinnert, daß die Gleichung der das Signal Q_ liefernden logischen Schaltung lautet:
IdE" + bd" c"
deren beiden Glieder einem Signal des Kastens 11 (Ziffer "O" vom richtigen Wert) bzw. einem Signal des Kastens 5 (Ziffer ψ "1" vom richtigen Wert) entsprechen, kann es für einfacher
angesehen werden, diese logische Schaltung durch zwei getrennte Schaltungen einerseits für den Ausdruck iDf und andrerseits für den Ausdruck. B 3? (Γ zu ersetzen, welche Signale Q0Q bzw. Q . abgeben, die sich auf die Ziffern mit den wahrscheinlichen Werten O bzw. 1 beziehen.
Schaltung 53a enthält dann zwei zusätzliche Ausgänge, welche die Signale Q « bzw. Q .. liefern, und diese Ausgänge entsperren dann die Torschaltungen 84 bzw. 85, während die Torschaltung 52 dann entfallen kann.
109887/U19
2139582
Die Erfindung ermöglicht also die Verringerung des Pehlergrads einer empfangenen digitalen Nachricht, Das zuvor beschriebene Ausführungsbeispiel ist besonders vorteilhaft bei Übertragungen, die durch ein starkes irapuisförmiges Rausehen beeinträchtigt werden, doch ist es offensichtlich, daß die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt ist. Insbesondere kann sie ohne weiteres bei anderen Übertragungsarten angewendet werden, wobei dann die Schaltungen zur Demodulation und zur Zuordnung derGüteziffer an diese Übertragaogsarten und an die von den Störungen der Übertragung aas meisten beeinträchtigten elektrischen Kenngrößen angepaßt werden müssen. Die Güteziffer kann auch bei anderen Hilfsschaltungen des Empfängers ausgenutzt werden, insbesondere bei den klassischen Synchronisiersehaltungen für die Wiederherstellung der Ziffernfrequens auf Grund der empfangenen Signale^ deren Betrieb tob eiern Empfang von Signalen großer Güte abhängig ist»
3&tentaηSprüche
1Ö9887/141S

Claims (5)

  1. Patentansprüche
    Empfangsstelle für digitale Signale mit einer Eingangsstufe, einer Demodulations stufe, die für jedes empfangene Signalelement eine wahrscheinliche Ziffer liefert, die von einer elektrischen Sendekenngröße abhängt, die sendeseitig die verschiedenen übertragenen Ziffern unterscheidet, und mit einer logischen Schaltung, die von der Demodulationsstufe gespeist wird und die Ausgangsziffern liefert, dadurch gekennzeichnet, daß die Demodulationsstufe eine Einrichtung zur Analyse der Sendekenngröße und/ oder einer zweiten elektrischen Kenngröße der empfangenen ™ Signale enthält,sowie eine Entscheidungseinrichtung,
    die jeder wahrscheinlichen Ziffer eine Hilfsziffer(Gütefaktor) zuordnet, die von den der Sende kenngröße und/oder der zweiten elektrischen Kenngröße der empfangenen Signale anhaftenden Störungen abhängt, und daß die Hilfsz iffern zugleich mit den demodulierten Ziffern der logischen Schaltung des Empfängers zugeführt werden.
  2. 2. EmpfangssteiIe nach Anspruch 1 für den Empfang von digitalen Signalen, die in einem Fehlerdetektorcode übertragen werden, wobei die logische Schaltung Beziehungen zwischen denZiffern entsprechend dem Fehlerdetektorcode überprüft,
    fc dadurch gekennzeichnet, daß die logische Schaltung eine
    Korrektureinrichtung für die Korrektur von wenigstens einigen der wahrscheinlichen Ziffern in Abhängigkeit von den Gütefaktoren und dem Ergebnis der Überprüfung der Beziehungen zwischen den Ziffern -enthält.
  3. 3. Empfangssteile nach Anspruch 1 oder 2- für den Empfang von binären Nachrichten, dadurch gekennzeichnet, daß die Demodulatorstufe eine Einrichtung enthält, die auf zwei getrennten Kanälen die den wahrscheinlichen Ziffsrn 0 bzw, 1 entsprechenden Signale liefert, da/3 die Analyseeinrichtung c»urch AmplitudenvergLeichsschaltungen für den
    1098 87/U 19
    Vergleich der Amplituden der Signale der Kanäle miteinander unü mit zwei Bezugsspannungen gebildet ist8 uaö daß die Entscheidungseinrichtung durch eine logisch© Hilfsschaltung gebildet ist, welche die Ergebnisse der AraplitudenvergMche kombiniert.
  4. 4· Empfangs st el Ie nach Anspruch 3, bei welcher die Eingangsstufe einen Verstärker mit veränderlicher Verstärkung enthält, dem eine automatische Verstärkungssteueranordnung' zugeordnet ist dadurch gekennzeiehnet9 daß die Güteziffern der automatischen Verstärkungssteueranordnung derart zugeführt werden, daß sie deren Betrieb für EmpfangsSignaIe · schlechter elektrischer Güte unterbrechen.
  5. 5. Empfangs s teile nach Anspruch 3 oder 4 für eine übertragung, die in binärer Modulation durch ?requensumtastung erfolgt, dadurch gekennzeichnet, daß die Demodulatorstufe in jedem der den Ziffern 0 bzw. 1 zugeordneten Kanäle ein auf die entsprechende Frequenz abgestimmtes Bandfüber und einen Ampli-tudondetektor enthält.
    109 887/1419
DE19712139562 1970-08-07 1971-08-06 Empfangsstelle für digitale Signale Pending DE2139562A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7029255A FR2102549A5 (de) 1970-08-07 1970-08-07

Publications (1)

Publication Number Publication Date
DE2139562A1 true DE2139562A1 (de) 1972-02-10

Family

ID=9059978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712139562 Pending DE2139562A1 (de) 1970-08-07 1971-08-06 Empfangsstelle für digitale Signale

Country Status (4)

Country Link
BE (1) BE770818A (de)
DE (1) DE2139562A1 (de)
FR (1) FR2102549A5 (de)
NL (1) NL7110865A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0084429A1 (de) * 1982-01-11 1983-07-27 Sharp Kabushiki Kaisha Automatische Empfängerverstärkungsreglung in einem zentralisierten Überwachungssystem

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0084429A1 (de) * 1982-01-11 1983-07-27 Sharp Kabushiki Kaisha Automatische Empfängerverstärkungsreglung in einem zentralisierten Überwachungssystem

Also Published As

Publication number Publication date
NL7110865A (de) 1972-02-09
FR2102549A5 (de) 1972-04-07
BE770818A (fr) 1971-12-16

Similar Documents

Publication Publication Date Title
DE3027329C2 (de)
DE2912894A1 (de) Verfahren und vorrichtung zur musterpruefung
DE2213897B2 (de) Vorrichtung zum Übertragen eines Mehrpegelsignals
DE3217861A1 (de) Verfahren und apparat zur kompensation von signallaufzeitaenderungen innerhalb der kanaele einer mehrkanalvorrichtung
DE2714346B2 (de) Vorrichtung zum Darstellen von Zeichen mittels eines Sichtgerätes
DE3618136C2 (de)
DE2015359C3 (de) Anordnung zum Einspeichern der modifizierten Bildinformation von Schriftzeichen
DE2739607C3 (de) Einrichtung zum Verbinden einer Vielzahl von Multiplexsystemen
DE2744109A1 (de) Anordnung zur datenbitkompression
DE3047695A1 (de) Verfahren und vorrichtung zum herstellen einer speichertabelle fuer farbkontrollbedingungen
DE2460263A1 (de) Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes
DE3238157A1 (de) Verfahren und schaltungsanordnung zum ermitteln der synchronisierung
DE2648559A1 (de) Digital-analog- und analog-digital- umsetzerschaltung
DE3150215A1 (de) &#34;analog-digital-wandler&#34;
DE2104132C3 (de) Anordnung zur Mehrfachfehlererkennung und Einzelfehlerkorrektur
DE2139562A1 (de) Empfangsstelle für digitale Signale
DE3828864C2 (de)
DE3707143C2 (de)
DE3831552C2 (de)
DE1250489B (de) I Schaltungsanordnung zur Einspei cherung von Leerstellen-Kennworten in einen assoziativen Speicher
DE3418571A1 (de) Verfahren und vorrichtung zur chiffrierten datenuebermittlung
DE2226337A1 (de) Vorrichtung zum einstellen der veraenderbaren entzerrer eines breitband-uebertragungssystems
DE1512874A1 (de) Verfahren und Anordnung zur Leitwegsteuerung in mit Schaltmatrizen aufgebauten elektrischen Verbindungsnetzwerken
DE2209253A1 (de) Verfahren und schaltungsanordnung zur fehlerpruefung einer speicheradressierung
DE1194608B (de) Paritaetsschaltung fuer eine Datenverarbeitungs-anlage