DE2132250B2 - Datenübertragungssystem - Google Patents
DatenübertragungssystemInfo
- Publication number
- DE2132250B2 DE2132250B2 DE2132250A DE2132250A DE2132250B2 DE 2132250 B2 DE2132250 B2 DE 2132250B2 DE 2132250 A DE2132250 A DE 2132250A DE 2132250 A DE2132250 A DE 2132250A DE 2132250 B2 DE2132250 B2 DE 2132250B2
- Authority
- DE
- Germany
- Prior art keywords
- character
- memory
- command
- data
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Communication Control (AREA)
Description
Die Erfindung bezieht sich auf ein Datenübertragungssystem zur Übertragung von Daten zwischen
einer Vielzahl von Datensignaleinrichtungen und einem Speicher, mit einer Datenübertragungssteuereinrichtung,
über die die Datensignaleinrichtungen mit einer Speichersteuereinrichtung in Verbindung bringbar sind,
welche mit dem Speicher verbunden ist.
Ein Datenübertragungssystem der vorstehend bezeichneten Art ist bereits bekannt (DE-OS 19 54 202).
Bei diesem bekannten Datenübertragungssystem geht es um die Steuerung der Dateneingabe und Datenausgabe
zwischen peripheren Eimichtungen und einem Gastrechnersystem oder Zentralrechnercystem, das
eine Mehrzahl von Prozessoren enthält und in dem eine Mehrfachprogrammabwicklung erfolgt. Im übrigen ist
bei dem bekannten Datenverarbeitungssystem eine Vielzahl von Lese/Schreib-Steuerschaltungen vorgesehen,
die Teil des Gastrechner- oder Zentralrechnersystems sind und die auf einer Zeitbasis den Betriebskanälen
zugeteilt werden, mit denen periphere Einrichtungen verbunden sind. Wesentlich ist dabei, daß eine
veränderbare Anzahl von Zeitfächern oder Zeitintervallen einer bestimmten Lese/Schreib-Steuerschaltung
zugeteilt werden kann, die eine bestimmte periphere Einrichtung bedient. Dadurch ist die Anzahl der so
zugeteilten Zeitfächer eine Funktion der Datenübertragungsrate der bedienten peripheren Einrichtung.
Der Erfindung liegt die Aufgabe zugrunde, bei einem Datenübertragungssystem der eingangs genannten Art
mit relativ geringem schaltungstechnischem Aufwand von den einzelnen Datensignaleinrichtungen gewünschte
auszuführende Befehle festzulegen.
Gelöst wird die vorstehend aufgezeigte Aufgabe ausgehend von einem Datenübertragungssystem der
eingangs genannten Art erfindungsgemäß dadurch, daß in der Datenübertragungssteuereinrichtung auf jedes
von einer der Datensignaleinrichtungen abgegebene Zeichen hin an Hand einer die betreffende Datcnsignaleinrichtung
bezeichnenden Kanalnummer eine Adresse gebildet wird, unter der in dem genannten Speicher ein
für die betreffende Datensignaleinrichtung speziell vorgesehenes Grundadressenwort ausgelesen wird, daß
in der Datenübertragungssteuereinrichtung das jeweils aus dem Speicher ausgelesene Grundadressenwort mit
dem von der betreffenden Datensignaleinrichtung abgegebenen Zeichen unter Bildung einer Adresse
verknüpft wird, daß mittels der so gebildeten Adresse aus dem Speicher ein Befehlszeichen ausgelesen wird
und daß dieses Befehlszeichen in der Datenübertragungssteuereinrichtung nach Auswertung zur Ausführung
des durch dieses Befehlszeichen festgelegten Befehls herangezogen wird.
Die Erfindung bringt den Vorteil mit sich, daß die Steuerzeichen oder Befehle in dem Speicher gespeichert
sind, der einem Übertragungssteuerungs-Prozessor zugehörig ist. Dadurch ist es nicht erforderlich, die
Datenübertragungssteuereinrichtung mit einem gesonderten Speicher oder mit einer komplexen Decodierungs-
und Steuerlogik zu versehen. Dennoch ist es der betreffenden Steuereinrichtung ermöglicht, ein begrenztes
Repertoire von Befehlen ohne Eingriff des betreffenden Prozessors auszuführen.
Zweckmäßige Ausgestaltungen des Gegenstands der Erfindung ergeben sich aus den Unteransprüchen.
An Hand von Zeichnungen wird die Erfindung nachstehend näher erläutert.
Fig. 1 zeigt in einem vereinfachten Blockdiagramm ein Datenübertragungssystem gemäß der Erfindung;
F i g. 2 zeigt schematisch den Aufbau von alphanumerischen Wörtern, wie sie in dem Datenübertragungssystem
verwendet werden;
Fig. 3 veranschaulicht den in den Vereinigten Staaten von Amerika verwendeten Siandardcode, bei dem es sich um einen Codesatz von Codesätzen handelt, wie sie zur Übertragung von Nachrichten in einem Datenübertragungssystem benutzt werden;
Fig. 3 veranschaulicht den in den Vereinigten Staaten von Amerika verwendeten Siandardcode, bei dem es sich um einen Codesatz von Codesätzen handelt, wie sie zur Übertragung von Nachrichten in einem Datenübertragungssystem benutzt werden;
Fig.4 zeigt eine Kombination von Nachrichten, die
IU von dem Datenübertragungssystem aufgenommen werden können;
Fig. 5 zeigt die Anordnung von Befehlszeichen in einem magnetischen Speicher gemäß Fig. 1;
F i g. 6 zeigt schematisch Zeichen, die von einem
ι1; synchronen Endgerät aufgenommen werden können;
F i g. 7 zeigt in einem Blockdiagramm einen Teil einer Eingabe/Ausgabe-Steuereinrichtunggemäß Fig. 1;
Fig. 8a und 8b zeigen in einem Blockdiagramm
Einzelheiten der Übertragungssteuereinrichtung gemäß F i g. 1;
F i g. 9a und 9b zeigen in einem Blockdiagramm einen Teil einer Unlerbrechungszusiands-AbJaufxieuereinrichtung,
wie sie in F i g. 8a gezeigt ist;
Fig. 10a und 10b veranschaulichen an Hand eines
2r> Flußdiagramms die Arbeitsablauffolge des Datenübertragungssystems
gemäß F i g. 1;
Fig. 11, 12a, 12b und 12 c zeigen Schallungen zur Zusammenfassung eines Grundadressenworts mit
einem Nachrichtenzeichen;
in Fig. 13a und 13b zeigen die Anordnung von
Befehlszeilen in einem Speicher;
Fig. 14a bis 14f zeigen verschiedene Nachrichtenformate,
wie sie in dem Datenübertragungssystem benutzt werden;
i) Fig. 15 zeigt Einzelheiten der Anordnung der Befehlszeichen in dem Speicher.
Das in Fig. 1 gezeigte Datenübertragungssystem enthält eine Datcnverarbcitungscinrichtung 1, eine
Speichersteuereinrichtung 2, eine Speichereinrichtung
w oder einen Speicher 3, eine Eingabe/Ausgabe-Multiplexeinrichtung
4, eine Dalenüberlragungssteuereinrichtung 5, eine Vielzahl von im folgenden als Endgeräte
6a bis 6n bezeichnete Datensignaleinrichtungen und eine Vielzahl von Unterkanälen la bis Tn. Die
4r) Verarbeitungseinrichtung, die Eingabe/Ausgabe-Multiplexeinrichtung
und der Speicher sind über die Speichersteuereinrichtung 2 miteinander verbunden.
Diese Speichersteuereinrichtung 2 steuert sämtliche Übertragungsvorgänge in dem System; sie führt im
V) übrigen bestimmte weitere Aufgaben aus, wie dies im
weiteren Verlauf der Beschreibung noch näher ersichtlich werden wird.
Die Datenverarbeitungseinrichtung 1 gemäß Fig. 1 bewirkt eine Manipulation der Daten entsprechend den
M Befehlen eines Programms. Die Verarbeitungseinriclitung
nimmt einen Befehl auf, decodiert ihn und führt die durch diesen Befehl bezeichnete Operation aus. Die
betreffende Operation wird dabei auf die von der Verarbeitungseinrichtung hin aufgenommenen Daten
W) ausgeführt, die während der Operation dabei kurzzeitig
abgespeichert werden. Die Reihe der Befehle wird ein Programm genannt; die betreffenden Befehle umfassen
decodierbare Operationen, die durch die Verarbeitungseinrichtung auszuführen sind. Die Befehle des Pro-
h-i gramms werden nacheinander von der Verarbeitungseinrichtung erhalten und zusammen mit den Daten bzw.
Zeichen, auf die hin eine entsprechende Operation erfolgt, in dem Speicher abgespeichert. Der Speicher 3
gemäß Fig. 1 kann irgendeine Form vieler bekannter Speichertypen aufweisen. Üblicherweise handelt es sich
jedoch dabei um einen Hauptspeicher vom Koinzidenzstrom-Speichertyp mit wahlfreiem Zugriff. Dieser
Speicher weist diskret adressierbare Speicherplätze auf, deren jeder die Speicherung eines Wortes bewirkt. Das
Wort kann dabei viele Daten oder Befehle bilden und spezielle Felder aufweisen, die für eine Vielzahl von
Operationen von Nutzen sind. Wenn die Verarbeitungseinrichtung für Daten oder Befehle benötigt wird, wird
normalerweise ein Speicherzyklus erzeugt, und eine Adresse wird an den Speicher abgegeben. Die in dem
adressierten Speicherplatz gespeicherten Daten oder Wörter werden aufeinanderfolgend bereitgestellt und
an die Datenverarbeitungseinrichtung 1 abgegeben.
Eine Reihe von ein Programm darstellenden Befehlen wird normalerweise in den Speicher zu Beginn der
Operation »geladen«; die betreffenden Befehle nehmen damit einen »Block« des Speichers ein. Dieser Block
muß dabei normalerweise so lange nicht gestört werden, bis das Programm beendet ist. Daten, auf die hin durch
die Verarbeitungseinrichtung entsprechend dem Befehl des gespeicherten Programms Operationen auszuführen
sind, werden in dem Speicher gespeichert; sie werden entsprechend den decodierten Befehlen wiederbereitgestellt
und ersetzt.
Eine Datenübertragung zu bzw. von dem Datenverarbeitungssystem erfolgt normalerweise über Eingabe/
Ausgabe-Einrichtungen, enthaltend Vorrichtungen, wie Magnetband-Bedienungsgeräte, Papierstreifenleser,
Lochkartenleser und an fern liegenden Stellen befindliche Endgeräte. Um die Informationsaufnahme von
Eingabe/Ausgabe-Einrichtungen zu steuern und die Informationsübertragung zu bzw. von derartigen
Geräten zu koordinieren, ist eine Eingabe/Ausgabe-Steuereinrichtung erforderlich. Demgemäß ist eine
Eingabe/Ausgabe-Steuereinrichtung oder eine Eingabe/ Ausgabe-Multiplexeinrichtung vorgesehen, die das
Datenverarbeitungssystem mit einer Vielzahl von Eingabe/Ausgabe-Einrichtungen verbindet. Die Eingabe/Ausgabe-Multiplexeinrichtung
koordiniert den Informationsfluß zu bzw. von den verschiedenen Eingabe/ Ausgabe-Einrichtungen, und ferner wird durch die
betreffende Multiplexeinrichtung eine Prioritätsentscheidung
vorgenommen, wenn mehr als eine Eingabe/ Ausgabe-Einrichtung versucht, mit dem Datenverarbeitungssystem
in Verbindung zu treten. Da die Eingabe/ Ausgabe-Einrichtungen normalerweise von elektromechanischer
Natur sind und notwendigerweise wesentlich niedrigere Arbeitsgeschwindigkeiten aufweisen als das
übrige Datenverarbeitungssystem, bewirkt die Eingabe/ Ausgabe-Multiplexeinrichtung eine Pufferung oder
Kurzzeitspeicherung, um dem Verarbeitungssystem zu ermöglichen, mit seiner normalen Geschwindigkeit zu
arbeiten, ohne auf die zeitraubende Verbindung mit der Eingabe/Ausgabe-Einrichtung zu warten.
Die Eingabe/Ausgabe-Multiplexeinrichtung, wie sie in Fig. 1 gezeigt ist, kann eine Vielzahl von Eingabe/
Ausgabe-Einrichtungen aufweisen, die mit der Eingabe/ Ausgabe-Multiplexeinrichtung oder Eingabe/Ausgabe-Steuereinrichtung
entsprechend der in Fig. 1 der US-Patentschrift 34 13 613 gezeigten Weise verbunden
sind. Die Übertragungssteuereinrichtung 5, wie sie in F i g. 1 der genannten US-Patentschrift gezeigt ist, stellt
für die Eingabc/Ausgabe-Multiplexeinrichtung 4 eine Eingabe/Ausgabe-Einrichtung dar. Diese Übertragungssteuereinrichtung
steuert ihrerseits jedoch eine Vielzahl von Unterkanälen, die mit Endgeräten
verbunden sein können.
Zur Erzielung einer Flexibilität und zur Koordinierung der Datenübertragung zwischen der Verarbeitungseinrichtung,
dem Speicher und der Eingabe/Aus-
r> gabe-Steuereinrichtung kann eine Speichersteuereinrichtung
verwendet werden. Die Speichersteuereinrichtung stellt dabei die einzige Übertragungseinrichtung
unter den Untersystemen des Datenverarbeitungssystems dar, die Anforderungen für den Zugriff zu dem
to Speicher sowie spezielle Anforderungen für eine Verbindung bzw. Übertragung zu anderen Untersystemen
hin aufnimmt. Die Speichersteuereinrichtung stellt die Einrichtung zur Koordinierung der Ausführung der
Operationen und der Informationsübertragung zwisehen den Untersystemen dar. Ferner stellt die
betreffende Speichersteuereinrichtung diejenige Einrichtung dar, die eine Prioritätsverteilung vornimmt,
wenn ein Speicherzugriff von mehr als einem Untersystem erwünscht ist. Die Speichersteuereinrichtung 2
kann von der Art sein, wie sie in der US-Patentschrift 34 13 613 angegeben ist (siehe insbesondere Spalte 44,
Zeile 30, bis Spalte 106, Zeile 37 dieser US-Patentschrift).
Bevor die detaillierte Beschreibung des Datcnübertragungssystems gemäß der Erfindung begonnen wird,
seien zunächst einige grundsätzliche Ausführungen gemacht. Es sei ausdrücklich darauf hingewiesen, daß in
der nachstehenden Beschreibung der größte Teil der Steuerschaltung der Kürze und Klarheit wegen
m weggelassen ist. Es dürfte jedoch einzusehen sein, daß
diese zusätzlichen Schaltungen in einem Gesamtsystem vorhanden sind. Insofern als die Erzeugung, Anwendung
und Zwischenbeziehung einer großen Anzahl dieser Steuersignale für sich nicht Teil der vorliegenden
J5 Erfindung bildet, ist hierauf im Rahmen der vorliegenden
Anmeldung nicht näher eingegangen. Im übrigen dürfte einzusehen sein, daß, obwohl eine Vielzahl von
Einzelleitungen gezeigt ist, die die verschiedenen Schalter, Register und anderen Bauelemente des
Systems verbinden, diese Leitungen in vielen Fällen eine Bus- bzw. Hauptleitung mit einer Vielzahl von Leitern
darstellen. Die Anzahl der Leiter in irgendeiner Bus- bzw. Hauptleitung ändert sich dabei selbstverständlich
entsprechend den Forderungen des jeweiligen Falls.
Im folgenden sei eine generelle Erläuterung des Betriebs des Datenübertragungssystems gemäß Fig. 1
gegeben. Eine detaillierte Betriebsweise dieses Systems wird anschließend erläutert werden. Im Hinblick auf die
generelle Erläuterung sei hauptsächlich auf die F i g. 1,2,
11, 12, 13 und 14 Bezug genommen. Die Datenübertragungssteuereinrichtung
5 gemäß Fig. 1 bewirkt fortlaufend eine Abtastung der Unterkanäle Ta bis Tn, um
festzustellen, ob irgendeiner dieser Unterkanäle ein vollständiges Zeichen von einem entsprechenden
Endgerät 6a bis 6n aufgenommen hat. Wenn ein Unterkanal, wie z. B. der Unterkanal Tn, ein
vollständiges Zeichen von einer entsprechenden Datenabgabeeinheit 6n aufgenommen hat, zeigt dies der
Unterkanal der Datenübertragungssteuereinrichtung 5
M) durch ein Zeichenvollständigkeits-Signal an. Dadurch
hält dann ein Abtaster in der Datenübertragungssteuereinrichtung auf dem Unterkanal Tn an. Die Datenübertragungssteuereinrichtung
5 beginnt nunmehr eine Folge von Operationen auszuführen, die das einlaufende Zeichen prüfen, um festzustellen, ob dieses Zeichen das
Ende einer Nachricht darstellt, ob das betreffende Zeichen in dem Speicher 3 abgespeichert werden sollte
und ob irgendeine spezielle Operation ausgeführt
werden sollte.
Das Zeichenvollständigkeits-Signal veranlaßt die Datenübertragungssteuereinrichtung 5, die Speicheradresse
eines Grundadressenworts zu bilden, das zuvor in den Speicher gespeichert worden war. Die Daten-Übertragungssteuereinrichtung
benutzt dabei die Anzahl der Unterkanäle als Bits höchster Wertigkeit in dieser Speicheradresse. Das Grundadressenwort, das
dem jeweiligen Unterkanal eindeutig zugehörig ist, der das betreffende Zeichen liefert, wird aus dem Speicher 3
an Hand dieser Adresse ausgelesen und in einem Register in der Datenübertragungssteuereinrichtung
abgespeichert. Das Format des Grundadressenworts ist in F i g. 2 dargestellt. Dieses Grundadressenformat weist
drei Adressenfelder auf, nämlich ein 9-Bit-Grundadressenfeld, ein 2-Bit-Modifizierfeld und ein 3-Bit-Tabellenumschalter
oder »T«-Feld. Diese Felder werden mit dem von einem Unterkanal her gelieferten Nachrichtenzeichen
zusammengefaßt, um eine neue Speicheradresse für den nächsten Operationszyklus zu bilden. Die
Operation in dem betreffenden nächsten Operationszyklus stellt das Auslesen eines Befehlszeichens aus dem
Speicher dar.
Die Art und Weise, in der das Grundadressenwort und das Nachrichtenzeichen unter Bildung der Adresse
eines Befehlszeichens zusammengefaßt werden, wird in Verbindung mit Fig.2, 11, 12 und 13 noch näher
erläutert werden. In F i g. 11 ist die Art und Weise
veranschaulicht, in der das aufgenommene (Daten-)Zeichen mit verschiedenen Teilen des Grundadressenworts
unter Bildung der Adresse eines Befehlszeichens zusammengefaßt wird. Das Grundadressenwort, das in
einem Grundadressenwort-Register 23 gespeichert wird, wird mit einem empfangenen Zeichen zusammengefaßt
bzw. kombiniert, das in einem Nachrichtenzeichenregister 24 gespeichert ist. Das zusammengefaßte
bzw. kombinierte Zeichen wird dann einem Satz von Speicheradressenleitungen 31 zugeführt. In Fig. 12a
und 12b sind Einzelheiten einer Anordnung gezeigt, die
zur Bildung der Adresse eines Befehlszeichens benutzt wird. Die Fig. 12a und 12b sind dabei in der aus
F i g. 12c ersichtlichen Weise aneinanderzufügen, so daß die Leitungen von der rechten Seite der Fig. 12a mit
den Leitungen von der linken Seite der Fig. 12b verbunden sind. In Fig. 13 ist ein Abbildungsspeicher «
gezeigt, der den Speicherbereich anzeigt, durch den ein bestimmter Unterkanal Zugriff erhalten kann, und zwar
durch die Adresse, die durch Zusammenfassen des Grundadressenworts mit dem empfangenen Nachrichtenzeichen
gebildet wird. so
Die Bits 0 bis 8 des Grundadresseriworts (Fig.2)
stellen eine Start- oder Grundadresse in dem Speicher dar; sie bewirken mit dem Grundadressenwort die
Auswahl einer Tabelle aus einem Satz von acht Befehlszeichen-Tabellen, wie sie in Fig. 13a gezeigt
sind. Jede dieser acht Tabellen enthält 32 Wörter, deren jedes vier Befehlszeichen umfaßt. Die Adressenbits 9 bis
13 auf den Speicheradressenleitungen 31 (Fig. 11) bewirken die Auswahl eines Wortes aus der Gruppe der
32 Wörter in einer Befehlszeichentabelle. Die auf den Byte-Steuerleitungen 62 (Fig. 11) auftretenden Signale
bewirken die Auswahl eines der vier Befehlszeichen in einem Wort. Es sei im Hinblick auf F i g. 11 bemerkt, daß
die beiden Byte-Steuerleitungen 62 und die fünf Adressenleitungen, die die Bits 9 bis 13 führen, Signale
von den sieben Bitpositionen niedrigster Wertigkeit des empfangenen Daten- bzw. Nachrichtenzeichens aufnehmen.
Bei dem dargestellten Beispiel wird das achte Datenbit nicht benutzt. Dieses Datenbit kann als
Paritätsbit in einigen Zeichensätzen benutzt werden. Die sieben Datenbits des empfangenen bzw. aufgenommenen
Zeichens können dazu benutzt werden, ein spezielles, eindeutiges Befehlszeichen aus einer Tabelle
von 12S Befehlszeichen auszuwählen. Da 128 mögliche
Kombinationen von Datenzeichen vorhanden sind, die unter Verwendung eines sieben Bit umfassenden
Zeichens aufgenommen werden können, dürfte ersichtlich sein, daß jedes der empfangenen Zeichen ein
anderes Befehlszeichen auswählt, so daß jedes empfangene Zeichen sein eigenes, eindeutiges Befehlszeichen
in der Befehlszeichentabelle enthält.
In Fig. 12 und 13 ist gezeigt, wie das T- oder Markierungsfeld des Grundadressenworts benutzt werden
kann, um eine Tabelle der acht Befehlstabellen auszuwählen. Das T-FeId wird dabei der Gruiidadresse
hinzugefügt, indem ein Teil des durch die Addierer 59a bis 59j gebildeten herkömmlichen 9-Bit-Binäraddierers
verwendet wird. Die Addierer 59a bis 59y; wie sie in
Fig. 12 gezeigt sind, sind normale Halbaddiererschaltungen, wie sie auf Seiten 159 und 160 des Buches
»Digital Computer Fundamentals« von Thomas C. B a r t e 1, zweite Auflage, McGraw-Hill Book Company,
New York 1966, gezeigt sind. Die Anfangsadresse der jeweiligen Tabelle kann an einem der acht
Speicherplätze vorgesehen sein, die in dem Abbildungsspeicher gemäß Fig. 13a gezeigt sind, und zwar durch
Bezeichnung eines Wertes der acht möglichen Werte des drei Bit umfassenden T-Feldes. Das T-FeId kann in
diesem System dazu herangezogen werden, eine automatische Umschaltung von einer Befehlszeichentabelle
auf eine andere Befehlszeichentabelle im erforderlichen Falle vorzunehmen, und zwar während des
Vorgangs der Aufnahme einer Nachricht. Dies dient dazu, das Ende der Nachricht zu ermitteln, wenn die
Nachricht Mehrfachcodesätze enthält oder wenn die Nachricht eine spezielle Zeichenfolge benutzt, um das
Ende der Nachricht zu kennzeichnen. Einzelheiten bezüglich der Ausführung dieser Tabellenumschaltung
werden nachstehend noch näher erläutert werden.
Soweit sind damit lediglich 7-Bit-Datenzeichen oder 8-Bit-Datenzeichen einschließlich eines Paritätsbits
betrachtet. Die Grundkonzepte der Erfindung können jedoch auch derart angewandt werden, daß Zeichen mit
einer größeren oder kleineren Anzahl von Bits verwendet werden könnten. Die in Fig. 12 gezeigte
Ausführungsform bringt eine Flexibilität in der Anordnung der Tabellen in dem Speicher mit sich, und zwar
durch Verwendung eines Teils des (Nachrichten-)Zeichens und eines Teils des Grundadressenworts zur
Bildung einer Speicheradresse, wenn 5-Bit-(Nachrichten-)Zeichen oder 6-Bit-(Nachrichten-)Zeichen verwendet
werden. Die Bits 6 und 7 in einem 5-Bit-(Nachrichten-)Zeichen sind dabei z. B. Null. Die Modifikationsoder Änderungsbits (Bits 9 und 10) des Grundadressenworts
stellen diese fehlenden bzw. nicht vorhandenen Bits auf den Speicheradressenleitungen 31 dar. Die Bits
0 bis 7 des Speichers adressieren die Leitungsadressen-Befehlszeichentabellen 0 bis 7 gemäß Fig. 13 in der
oben beschriebenen Weise, so daß eine der in Fig. 13a gezeigten Tabellen ausgewählt wird. Jede Tabelle
enthält 32 Wörter, wie dies F i g. 13b erkennen läßt. Die Modifikationsbits bewirken die Auswahl eines von vier
in dieser Tabelle gezeigten Bereichen, und die fünf Bits des (Nachrichten-)Zeichens bewirken die Auswahl eines
Befehlszeichens aus dem durch die Modifikationsbits ausgewählten Bereich. In entsprechender Weise kann
bei Verwendung von 6-Bit-Zeichen das Modifikationsbit 9 des Grundadressenworts dazu herangezogen werden,
den resultierenden 16-Wort-Befehlszeichenbereich entweder in der oberen Hälfte oder in der unteren Hälfte
einer 32-Wort-Tabelle unterzubringen. Dieses Verfahren bringt eine Flexibilität in der Unterbringung bzw.
Anbringung der Tabellen mit sich, so daß Tabellen unterschiedlicher Unterkanäle in dem Speicher ineinandergeschachtelt sein können, um Speicherplatz zu
erhalten. Es dürfte einzusehen sein, daß das beschriebene Konzept erweitert werden kann, so daß (Nachrichten-)Zeichen aufgenommen werden können, die mehr
als sieben Bits oder weniger als fünf Bits umfassen.
Das Bit 11 des Grundadressenworts steht zur Verfügung, um eine spezielle Funktion auszuführen,
wenn der in F i g. 3 gezeigte ASCII-Zeichensatz benutzt wird. Aus Fig.3 dürfte dabei hervorgehen, daß ein
Hauptteil der speziellen Funktion oder Steuerzeichen des ASCII-Zeichensatzes in den ersten beiden Spalten
der Tabelle untergebracht ist, und daß die Bits 6 und 7 dieser Zeichen Null sind. Wenn diese ASCII-Steuerzeichen mit einer Null an den Bitpositionen 6 und 7 von der
Übertragungssteuereinrichtung aufgenommen werden, ist es möglich, die durch das Bit 11 des Grundadressenwortes gesteuerte »verkürzte« Tabellenfunktion zu
benutzen. Wenn dieses Steuerzeichen von der Datenübertragungssteuereinrichtung aufgenommen wird,
wird das Grundadressenwort, das dem Unterkanal entspricht, welcher das betreffende (Nachrichten-)Zeichen liefert, von dem Speicher bereitgestellt Wenn das
Bit 11 in dem Grundadressenwort durch eine Null gebildet ist, wird die Wiederbereitstellung des Befehlszeichens fortgesetzt, wie dies zuvor erläutert worden ist.
Wenn jedoch das Bit 11 als 1 auftritt, werden die Bits 6
und 7 des (Nachrichten-)Zeichens überprüft um festzustellen, ob ein Befehiszeichen von dem Speicher
bereitgestellt werden sollte. Wenn die beiden Bits 6 und 7 des (Nachrichten-JZeichens Null sind, wird das
Befehlszeichen in der oben beschriebenen Weise wiederbereitgestellt. Ist zumindest eines der Bits 6 und 7
durch ein Binärzeichen 1 gebildet, so wird der Befehlszeichen-Zyklus gesperrt bzw. angehalten, und
die Übertragungs- bzw. Verbindungssteuereinrichtung speichert das (Nachrichten-)Zeichen und kehrt zu dem
Abtastzustand ohne Bereitstellung des Befehlszeichens aus dem Speicher zurück. Wenn das Grundadressenwort ein Binärzeichen »1« an der Bitposition 11
aufweist, können die in den Spalten 3 bis 7 der in F i g. 3 dargestellten ASCII-Codetabelle enthaltenen ASCII-Zeichen in dem Speicher des Datenübertragungssystems abgespeichert werden, ohne ein Befehlszeichen
aus dem Speicher bereitzustellen. Auf diese Weise wird die Zeit verkürzt, die für die Abspeicherung der
(Nachrichten-)Zeichen in dem Speicher erforderlich ist. In Fig. 12 ist die Logik gezeigt, bestehend aus
UND-Gliedern 64 und 65 und aus einem ODER-Glied 66, die zur Erzeugung eines Befehlszeichen-Sperrsignals
verwendet wird, durch das die Bereitstellung eines Befehlszeichens aus dem Speicher verhindert wird.
Im vorstehenden ist erläutert worden, wie die Aufnahme eines vollständigen (Nachrichten-)Zeichens
durch einen Unterkanal von einer Datenabgabeeinrichtung oder einem Endgerät die Datenübertragungssteuereinrichtung veranlaßt, ein Grundadressenwort
aus dem Speicher bereitzustellen, das für den betreffenden Unterkanal eindeutig ist, der das betreffende
(Nachrichten-)Zeichen geliefert hat Außerdem ist gezeigt worden, wie das (Nachrichten-)Zeichen mit dem
Grundadressenwort zur Bildung der Speicheradresse für ein einzelnes Befehlszeichen aus der Befehlszeichentabelle zusammengefaßt wird. Dieses Befehlszeichen
wird dann aus dem Speicher herausgeführt und in einem Register in der Datenübertragungssteuereinrichtung
gespeichert. Das Format des Befehlszeichens ist in Fig.2 dargestellt; die Funktionen der verschiedenen
Teile des Befehlszeichens werden nunmehr näher beschrieben.
Das Tabellenschaltfeld oder T-FeId des Befehlszeichens enthält die Bits 0,1 und 2; es entspricht dem zuvor
in dem Grundadressenwort beschriebenen T-FeId. Das T-FeId in dem Grundadressenwort wird dazu herangezogen, die Grundadresse vorzuspannen oder zu
vergrößern bzw. zu erhöhen, um eine Befehlszeichentabelle aus einer Gruppe von acht benachbarten
Befehlstabellen auszuwählen, wie dies zuvor beschrieben worden ist. Das T-FeId des Befehlszeichens wird
dabei dazu herangezogen, das T-Feid des Grundadres
sen worts zu ändern. Ferner wird das betreffende T-FeId
dazu herangezogen, eine »Tabellenumschaltung« vorzunehmen bzw. eine Umschaltung von einer Tabelle in
dem Speicher zu einer anderen Tabelle hin. Das T-FeId des Grundadressenworts wird stets aktualisiert bzw.
geändert, und zwar durch die Datenübertragungssteuereinrichtung, so daß es mit dem T-FeId in dem
Befehlszeichen übereinstimmt, das aus dem Speicher ausgegeben und in einem Register in der Datenübertragungssteuereinrichtung gespeichert worden ist. Das
T-FeId des Befehlszeichens, das in einem Register der Datenübertragungssteuereinrichtung gespeichert worden ist, wird mit dem T-FeId des Grundadressenworts
verglichen, das zuvor aus dem Speicher ausgelesen und in einem weiteren Register in der Datenübertragungs
steuereinrichtung gespeichert worden ist. Wenn die
beiden Felder verschieden sind, löst die Datenübertragungssteuereinrichtung einen Direki-Speieiierzyklus
mit der Adresse des Grundadressenworts aus. Dieser Direkt-Speicherzyklus bewirkt die Zurückspeicherung
des Grundadressenworts in den Speicher. Damit wird dieselbe Grundadresse und Modifikation festgehalten,
wie sie zuvor aus dem Speicher ausgelesen worden ist. Nunmehr wird jedoch das neue T-FeId des Befehlszeichens für das T-FeId gesetzt, das in dem Grundadressen-
wort vorhanden war. Wenn der Unterkanal somit zum nächsten Zeitpunkt ein vollständiges Zeichen aufnimmt,
weist das Grundadressenwort, das aus dem Speicher ausgelesen wird, einen neuen Wert des T-Feldes auf,
wodurch ein Zugriff zu einer anderen Tabelle erfolgt
so und wodurch ein anderes Befehlszeichen aus dem Speicher von der neuen Tabelle im nächsten Zyklus
ausgelesen wird.
Das Befehlsfeld des Befehlszeichens umfaßt die Bits 6, 7 und 8; es ist so codiert, daß es einen von acht
möglichen Befehlen festlegt. Die Datenübertragungssteuereinrichtung nimmt das Befehlszeichen aus dem
Speicher auf, speichert es in einem Register und führt einen Markierungsvergleich durch, wie dies zuvor
erläutert worden ist. Sodann erfolgt die Decodierung
des Befehlsfeldes des Befehlszeichens und die Ausführung der durch das Befehlsfeld festgelegten Funktionen.
Die acht möglichen Befehle, die in dem Befehlsfeld enthalten sein können, werden nunmehr näher beschrieben und erläutert. Der Klarheit und einfacheren
Erläuterung wegen werden diese Befehle entsprechend ihrer natürlichen binären Reihenfolge erläutert werden.
000 (normale Zeichen). Dieser Code signalisiert der Steuereinrichtung, dal? das empfangene (Nachrichten-)
Zeichen ein normales Datenzeichen ist (und nicht ein Spezial- oder Steuerzeichen) und daß dieses Datenzeichen
in dem Speicher- bzw. Kernspeicher zu speichern ist. Diese Speicherung in dem Speicher erfolgt mit Hilfe
des indirekten Steuerworts, wie es in F i g. 2 gezeigt ist. Das indirekte Steuerwort wird in dem Speicher durch
die Software voreingestellt, und zwar vor dem Beginn der Aufnahme einer einlaufenden Nachricht. Das
betreffende indirekte Steuerwort enthält ein Adressenfeld und ein Zählerfeld. Diese Felder sind in der
Nachrichtenzeichenspeicherung in dem Speicher von Bedeutung. Das Adressenfeld des indirekten Steuerworts
enthält eine Startadresse eines Speicherblocks, der durch die Software abgestellt oder für die nächste
einlaufende Nachricht bereitgestellt bzw. zugeordnet ist Die beiden Bits niedrigster Wertigkeit dieser
Adresse schließen die Byte-Position ein, und der Zählerteil des indirekten Steuerworts umfaßt die Länge
des für die Speicherung dieser Zeichen zur Verfügung stehenden Speicherblocks. Wenn ein (Nachrichten-)Zeichen
von der Datenübertragungssteuereinrichtung 5 aufgenommen worden ist, gibt die Datenübertragungssteuereinrichtung 5 das Zeichen über die Datenleitungen
ab, die zwischen ihr und der Eingabe/Ausgabe-Multiplexeinrichtung 4 (Fig. 1) verlaufen. Die indirekte
Steuerwortadresse wird über Adressenleitungen abgegeben, und Befehle werden an die Eingabe/Ausgabe-Multiplexeinrichtung
4 für eine indirekte Speicherung abgegeben. Die Eingabe/Ausgabe-Multipiexeinrichtung
spricht auf den indirekten Speicherbefehl von der Datenübertragungssteuereinrichtung her an, und zwar
durch Bereitstellung des indirekten Steuerworts, das dem die Nachricht abgebenden Unterkanal zugeordnet
bzw. zugehörig ist. Die Multiplexeinrichtung 4 nimmt dann das empfangene Nachrichtenzeichen von den
Datenleitungen der Datenübertragungssteuereinrichtung her auf, und speichert dieses Zeichen in dem
Speicherplatz, wie er durch das Adressenfeld des indirekten Steuerworts festgelegt ist. Die Eingabe/Ausgabe-Multiplexeinrichtung
bewirkt dann eine Vergrößerung des Adressenfeldes des indirekten Steuerworts durch Hinzuzählen einer 1, wobei das Zählerfeld um
eine 1 verkleinert wird. Das so abgeänderte indirekte Steuerwort wird dann in den Speicher zurückgeschrieben.
Wenn somit ein weiteres (Nachrichten-)Zeichen von demselben Unterkanal empfangen wird, wird es
automatisch in dem nächsten zur Verfugung stehenden Speicherplatz abgespeichert. Auf diese Weise werden
die einlaufenden (Nachrichten-)Zeichen automatisch in den Speicher »eingeführt«. Die Eingabe/Ausgabe-Multiplexeinrichtung
überwacht dabei das Zählerfeld des indirekten Steuerworts und bewirkt die Abgabe eines
Signals, das der Software durch »Programmunterbrechung« signalisiert, wenn die Zählerstellung des Zählers
auf Null verringert worden ist. Die Programmunterbrechung stellt dabei das bekannte Verfahren zur Abgabe
eines Signals an ein Rechnerprogramm dar, wodurch signalisierl wird, daß das laufende Programm unterbrochen
werden sollte, damit ein Endgerät bedient oder andere Arbeiten ausgeführt werden können.
110 (Verhindern des Speicherns). Dieser Code
signalisiert der Datenübertragungssteuereinrichtung,
daß das empfangene (Nachrichten-)Zeichen unberücksichtigt gelassen und nicht in dem Speicher zu speichern
ist. Die Datenübertragungssteuercinrichtung schaltet
dieses Zeichen aus und kehrt zu der Abtastung der anderen Endgeräte bzw. Datensignaleinrichtungen
zurück, ohne die Speicheroperation auszuführen. Zeichen, die in leere Zwischenräume zwischen Zeichen
oder »Füll«-Zeichen eingesetzt werden und Zeichen, wie Synchronisierzeichen und Löschzeichen, sind dabei
Beispiele für Zeichen, die an einer Einspeicherung in den Speicher durch Verwendung des die Einspeicherung
verhindernden Befehls gehindert sind.
011 (Ende). Dieser Code zeigt an, daß das gerade empfangene (Daten-)Zeichen das Endzeichen oder
Abschlußzeichen einer einlaufenden Nachricht ist. Die
ίο Datenübertragungssteuereinrichtung speichert das betreffende
Zeichen indirekt in dem Speicher, wie dies oben beschrieben worden ist, und bewirkt dann eine
Speicherung eines Zustandsworts oder Spezialworts in ' dem Speicher. Dabei wird in dem Zustandswort
angezeigt, daß ein Endzeichen aufgenommen worden ist. Die Datenübertragungssteuereinrichtung 5 löst dann
einen Programmunterbrechungszyklus aus, in welchem eine Übertragung zu der Verarbeitungseinrichtung 1 hin
über die Eingabe/Ausgabe-Multiplexeinrichtung 4 (F i g. 1) erfolgt. Die Software spricht auf die Programmunterbrechung
an, prüft das Zustandswort, bestimmt, ob ein Endzeichen empfangen worden ist, und löst ein
Unterprogramm zur Verarbeitung der Nachricht aus. Fig. 14a zeigt ein Beispiel für den Nachrichtungstyp,
der den Endcode benutzt. Die betreffende Nachricht endet dabei mit einem eindeutigen Zeichen, im
vorliegenden Fall mit dem Zeichen EOT, das ist das das Ende der Übertragung anzeigende Zeichen. Diese
Nachricht wird in der Weise behandelt bzw verarbeitet, daß der Endcode in das Befehlsfeld des Befehlszeichens
eingesetzt wird, das dem das Ende der Übertragung anzeigenden Zeichen entspricht.
001 (Ende +1). Dieser Code wird dann benutzt, wenn die erwartete Nachricht mit einem eindeutigen Zeichen
endet, wie mit einem das Ende eines Textes anzeigenden Zeichen ETX, dem ein zusätzliches, nicht eindeutiges
Zeichen nachfolgt, wie ein Blockprüf- oder Längsparitäts?eichen.
Fig. 14b zeigt ein Beispiel für diesen Nachrichtentyp. Wenn die Datenübertragungssteuereinrichtung
ein Befehlszeichen aufnimmt, das den Ende + 1-Code enthält, speichert sie das das Ende des Textes
anzeigende Zeichen in den Speicher ein, wobei das folgende Zeichen, wie das Blockprüfzeichen BC, dann in
den Speicher eingespeichert wird, worauf das Endzu-Standswort und die Programmunterbrechung folgen.
010 (Ende +2). Dieser Code ist dem Code »Ende +1« ähnlich; eine Ausnahme bildet jedoch die Tatsache, daß
dieser Code für Nachrichten des in Fi g. 14c dargestellten Typs dient. Bei diesen Nachrichten handelt es sich
so um das Ende eines eindeutigen Zeichens, wie um ein das Ende eines Textes anzeigendes Zeichen, das von zwei
weiteren, nicht eindeutigen Zeichen nachgefolgt wird, wie zyklischen Prüfzeichen. Die Datenübertragungssteuereinrichtung wartet dabei so lange ab, bis das das
Ende eines Textes anzeigende Zeichen und die beiden aufeinanderfolgenden Zeichen eingespeichert sind, und
sodann bewirkt sie die Speicherung eines Endzustandsworts und das Setzen der Programmunterbrechung.
111 (Markierer), Dieser Code wird dann benutzt, wenn die Software ein Programm zu unterbrechen wünscht, und zwar dann, wenn in der jeweiligen Nachricht ein spezielles Zeichen auftritt. Diese Unterbrechung tritt zusätzlich zu der normalen Beendigung oder zu dem normalen Ende einer Nachrichtenunterbrechung auf. So kann z. B. das Programm eine unmittelbare Unterbrechung erfordern, wenn ein »S« in dem Text auftritt, wie er in dem in Fig. I4d gezeigten Nachrichtenformat enthalten ist. In diesem Fall wird der
111 (Markierer), Dieser Code wird dann benutzt, wenn die Software ein Programm zu unterbrechen wünscht, und zwar dann, wenn in der jeweiligen Nachricht ein spezielles Zeichen auftritt. Diese Unterbrechung tritt zusätzlich zu der normalen Beendigung oder zu dem normalen Ende einer Nachrichtenunterbrechung auf. So kann z. B. das Programm eine unmittelbare Unterbrechung erfordern, wenn ein »S« in dem Text auftritt, wie er in dem in Fig. I4d gezeigten Nachrichtenformat enthalten ist. In diesem Fall wird der
Endcode (011) in das Befehlsfeld des Befehlszeichens
eingesetzt, und zwar durch ein das Ende der Übertragung anzeigendes ZeicLen adressiert, und der
Markierercode (111) wird in das Befehlsfeld des Befehlszeichcns durch das 5-Zeichen adressiert eingesetzt.
Wenn die Datenübertragungssteuereinrichtung den Markierercode ermittelt, speichert die das S-Zeichen
in dem Speicher, und dann wird ein Zustandswort, das den Markiererzustand anzeigt, gespeichert, und
ferner wird eine Programmunterbrechung eingeführt. Die Datenübertragungssteuereinrichtung setzt dann die
Einspeicherung der nachfolgenden (Nachrichten-)Zeichen mit deren Auftreten fort.
Wenn das Ende einer Übertragung anzeigende Zeichen auftritt, wird die zuvor beschriebene End- bzw.
Beendigungsfunktion ausgeführt. Ein Markierer- bzw. Markierungszeichen kann dabei irgendein Zeichen in
einer Nachricht sein, welche die Software veranlaßt, eine Programmunterbrechung auszuführen.
100 (verzögerte Markierung). Dieser Code wird dann benutzt, wenn es erwünscht ist, der Software zu
signalisieren, daß ein bestimmtes spezielles Markierungszeichen in der Nachricht aufgetreten ist, daß es
aber nicht erwünscht ist, eine Programmunterbrechung mit jedem Auftreten dieses Markierungszeichens
auszuführen. So kann z. B. das Programm erfordern, daß das zuvor im Zusammenhang mit Fig. 14d erwähnte
Zeichen SaIs verzögerte Markierung behandelt wird, so daß der Code 100 in dem Speicher in das Befehlszeichen
entsprechend dem 5-Zeichen eingesetzt wird. Wenn das S-Zeichen in dem von der Datenübertragungssteuereinrichtung
her empfangenen Nachrichtenstrom auftritt, ermittelt die Datenübertragungssteuereinrichtung den
verzögerten Markierungscode in dem Befehlszeichen. Die Datenübertragungssteuereinrichtung veranlaßt
daraufhin die Einspeicherung des betreffenden Zeichens, nicht aber die Ausführung der Zustande- und
Unterbrechungsfunktionen. Statt dessen bewirkt sie die Einspeicherung eines Binärzeichens 1 in einem Zwischenspeicher
kleiner Kapazität als »Erinnerung« daran, daß die verzögerte Markierung empfangen
worden ist. Wenn später das das Ende einer Übertragung anzeigende Zeichen auftritt und das
Endzustandswort gespeichert ist, ist das verzögerte Markierungsbit in dem Zustandswort enthalten, um
anzuzeigen, daß eine oder mehrere verzögerte Markierungen in der zuvor empfangenen Nachricht enthalten
waren.
101 (Markierung +1). Dieser Code entspricht weitgehend dem Markierungscode (111). Eine Ausnahme
bildet jedoch der Umstand, daß das Zustandswjrt gespeichert wird und daß das Programm unterbrochen
wird, nachdem das (Nachrichten-)Zeichen, das der Markierung folgt, gespeichert ist. In dieser Hinsicht ist
die Operation identisch mit der Operation der »Ende + !«-Funktion. Ein Nachrichtenformat, in dem die
»Markierung +1 «-Funktion von Nutzen sein könnte, ist in F i g. 6 gezeigt. Diese Nachricht endet mit einem das
Ende einer Übertragung anzeigenden Zeichen EOT, wobei der Ende-(011)-Code in dem Befehlszeichen
verwendet werden würde, und zwar entsprechend dem das Ende einer Übertragung anzeigenden Zeichen, das
für die Anzeige des Nachrichtenendes benutzt wird. Diese Nachricht besteht gemäß Fig.6 im eigentlichen
aus Blöcken oder Unternachrichten, deren jeder Block mit einem das Ende eines Textes anzeigenden Zeichen
endet, welchem ein Blockprüfzeichen BCC nachfolgt. Wenn bestimmte Nachrichtentypen in dem System
übertragen sind, kann es wünschenswert sein, den Rechner jede auftretende Unternachricht verarbeiten
zu lassen. Dies kann dadurch erfolgen, daß der »Markierungs +1-Code in dem Befehlsfeld des
Befehlszeichens durch das das Ende eines Textes anzeigende Zeichen adressiert eingesetzt wird, so daß
eine Software-Unterbrechung auftritt, nachdem das Biockpriifzeichen des jeweiligen Blockes gespeichert
worden ist.
Die acht codierten Befehle, die in dem drei Bit umfassenden Befehl des Befehlszeichens zur Verfügung
stehen, werden nunmehr näher erläutert. Dabei verbleiben drei spezielle Steuerbits in dem Befehlszeichen,
die nicht erläutert worden sind und auf die nunmehr näher eingegangen sei. Dabei handelt es sich
um das Neusynchronisationsbit (Bit 3), das Pufferschalterbit (Bit 4) und das Paritätssperrbit (Bit 5).
Neusynchronisation (Bit 3). Dieses Steuerbit kann dann benutzt werden, wenn eine synchrone Datenübertragung
zwischen dem Datenübertragungssteuereinrichtungs-Unterkanal und einem an fern liegender Stelle
vorgesehenen Datenendgerät angewandt wird. Wird mit einer synchronen Datenübertragung gearbeitet, so
muß der Unterkanal oder Empfänger, der den Datenstrom vor· dem Endgerät her aufnimmt, ein
bestimmtes Bitmuster oder Zeichenmuster als zwei aufeinanderfolgende ASCII-Zeichen erkennen, damit
nämlich sichergestellt ist, daß der Empfänger in Phase oder mit den in dem einlaufenden Datenstrom
auftretenden (Nachrichten-)Zeichen synchronisiert ist. Wenn das Endzeichen der Nachricht empfangen
worden ist, kehrt der Empfänger wieder in einen »Such«-Betrieb zurück, so daß er so lange keine
zulässigen Zeichen aufnimmt, bis er erneut das Synchronisiermuster erkannt hat. Dieses Synchronisiermuster
tritt gewöhnlich zu Beginn der nächsten Nachricht auf. Das Neusynchronisierbit in dem Befehlszeichen kann dazu herangezogen werden, erforderlichenfalls
automatisch den Suchbetrieb auszulösen. Fig. 14e zeigt eine typische synchrone Nachricht, die
von der Datenübertragungssteuereinrichtung her empfangen worden sein kann. Die automatische Neusynchronisierung
am Ende dieser Nachricht wird dadurch bewirkt, daß ein Binärzeichen 1 in der Neusynchronisations-Bitposition
(Bit 3) desselben Zeichensteuerzeichens vorgesehen wird, das den Befehlscode »Ende +1«
enthält, d. h. an der Stelle des Befehlszeichens, die durch das das Ende eines Textes anzeigende Zeichen
adressiert ist. Die Datenübertragungssteuereinrichtung ermittelt das Neusynchronisationsbit und speichert
dieses Bit in einem Zwischenspeicher geringer Kapazität ein, wenn das Befehlszeichen, das das Ende eines
Textes darstellt, aus dem Speicher herausgeführt worden ist. Nachdem das nächste Zeichen, das ist ein
Blockprüfzeichen, in der Datenübertragungssteuereinrichtung gespeichert ist, erfolgt eine Einspeicherung des
Endzustandswortes. Ferner wird das Programm unterbrochen, und schließlich wird gleichzeitig ein Neusynchronisierbefehl
an den Unterkanal in der Datenübertragungssteuereinrichtung abgegeben.
Pufferschaltbit (Bit 4). Im Zusammenhang mit der Erläuterung des normalen Zeichenbefehls wurde das
Verfahren, nach welchem Daten in einem Kernspeicher gespeichert werden, unter Heranziehung eines indirekten
Datenspeicherbefehls für die Eingabe/Ausgabe-Multiplexeinrichtung erläutert, die ihrerseits ein indirektes
Steuerwort dazu benutzt, die Daten in einen Kernpuffer zu »steuern«. Dabei können in dem Speicher
zwei indirekte Steuerwörter pro Unterkana! gesteuert werden, und die Datenübertragungssteuereinrichtung
kann jedes dieser indirekten Steuerworte adressieren, wenn ein (Nachrichten-)Zeichen von einem entsprechenden
Unterkanal her aufgenommen ist. Das Pufferschaltbit wird dabei dazu herangezogen, einen
Unterkanal zu veranlassen, von einem indirekten Steuerwort auf das andere indirekte Steuerwort
umzuschalten. Dieses Pufferschaltbit kann in Verbindung mit den Befehlen »Ende«, »Ende +1«, »Ende +2«, t0
»Markierung« oder »Markierung +1« benutzt werden. Die betreffende Umschaltung von einem indirekten
Steuerwort auf ein anderes indirektes Steuerwort erfolgt dabei, nachdem das Nachrichtenendezeichen
abgespeichert ist. Die betreffende Umschaltung erfolgt dabei in entsprechender Weise auf die Neu- bzw.
Resynchronisierung, wie dies oben beschrieben worden ist. In diesem Zusammenhang sei beispielsweise
angenommen, daß das Datenübertragungssystem eine Reihe von Nachrichten von einer Datenquelle aufzunehmen
hat. Die Software kann dabei dazu herangezogen werden, ein indirektes Steuerwort in den Speicher
zu speichern, wobei jedes indirekte Steuerwort sich auf einen gesonderten Puffer oder Leerbereich in dem
Speicher bezieht. Die auftretende Nachricht Nr. 1 wird durch Heranziehen des indirekten Steuerworts Nr. 1 in
dem Puffer Nr. 1 abgespeichert. Wenn diese erste Nachricht endet, bewirkt das Pufferschaltbit 1, daß die
Datenübertragungssteuereinrichtung von dem indirekten Steuerwort Nr. 1 auf das indirekte Steuerwort Nr. 2
umschaltet. Wenn die Nachricht Nr. 2 auftritt, wird sie durch das indirekte Steuerwort Nr. 2 in dem Puffer Nr. 2
abgespeichert. Während die zweite Nachricht auftritt, verarbeitet die Software eine Nachricht, die in den
Puffer Nr. 1 gespeichert worden ist, und außerdem bewirkt die betreffende Software die Einspeicherung
einer neuen Adresse in das indirekte Steuerwort Nr. 1, so daß dieses indirekte Steuerwort Nr. 1 veranlaßt, daß
eine nachfolgende Nachricht in einem neuen Bereich des Speichers abgespeichert wird. Dies stellt einen
zweckmäßigen Weg zur automatischen Speicherung von Nachrichten in Blöcken oder Gruppen in dem
Speicher dar.
Paritätssperrbit (Bit 5). Die Datenübertragungssteuereinrichtung enthält eine Schaltung zur Überprü-
fung der lateralen Parität bzw. der Querparität der einlaufenden (Nachrichten-)Zeichen.
Wenn ein Binärzeichen 1 in der Paritätssperrbitposition eines Befehlszeichens gespeichert ist, bewirkt es,
daß die Datenübertragungssteuereinrichtung ihre Paritätsprüfung des aufgenommenen Zeichens sperrt.
Dieses Merkmal ist dann von Nutzen, wenn das einlaufende Zeichen zwei oder mehrere Zeichengruppen
umfaßt, wobei in einer der Zeichengruppen die Querparität angewandt ist, während in einer anderen
Zeichengruppe die Querparität nicht angewandt ist. Ein Beispiel hierfür stellt die in Fig.4 dargestellte
Nachricht dar. Diese Nachricht beginnt und endet mit den herkömmlichen ASCII-Zeichen, die eine ungeradzahlige
Querparität in der achten Bitposition des jeweiligen Zeichens benutzen. In der Mitte der
Nachricht sind jedoch transparente Daten, d. h. Daten vorhanden, bei denen sämtliche acht Bits des jeweiligen
Zeichens als tatsächliche Datenbits benutzt sind, wobei kein Paritätsbit vorhanden ist. Wenn somit ein b5
Binärzeichen 1 in der Paritätssperrbitposition des Befehlszeichens gespeichert ist, wird die. Datenübertragungssteuereinrichtung
somit nicht dazu herangezogen, die Parität der einlaufenden Zeichen zu prüfen, die im
Transparentbetrieb auftreten.
Im vorstehenden sind mehrere Grundtypen von Nachrichten erläutert worden, und ferner ist die
Anwendung von einzelnen Tabellen erläutert worden, um ein Nachrichtenende zu ermitteln, eine Pufferumschaltung
auszuführen und eine Neusynchronisation vorzunehmen. An dieser Stelle sei jedoch bemerkt, daß
mehrere Nachrichtenformate derzeit angewandt werden, die durch die vorstehend erläuterten Merkmale der
Erfindung nicht verarbeitet bzw. bearbeitet werden können. Die zum Zwecke der Ermittlung des Nachrichtenendes
bei diesen komplizierteren Nachrichtenformaten vorzusehende zusätzliche Leistung und Flexibilität
kann durch die Tabellenumschaltfunktion geliefert werden, wie sie nunmehr näher erläutert werden wird.
Die Tabellenumschaltung stellt die Fähigkeit dar, spezielle Folgen von zwei oder mehreren Zeichen
ermitteln zu können, so daß das Ende einer Nachricht, die durch einen Satz von zwei oder mehreren Zeichen
festgelegt ist, ermittelt werden kann. Die Tabellenumschaltung kann dabei dazu herangezogen werden, das
Ende einer Nachricht auch dann zu ermitteln, wenn in der Nachricht während der Übertragung Codesatzänderungen
ein- oder mehrmals auftreten. So können z. B. bei der Transparentübertragung Teile der Nachricht in
einem ASCII-Zeichensatz enthalten sein, während andere Teile in einer direkten binären oder binärcodierten
Dezimaldarstellung für eine wirksame Übertragung von numerischen oder anderen Spezialdaten auftreten
können.
Im folgenden sei ein Beispiel betrachtet, um zu veranschaulichen, wie die Tabellenumschaltung benutzt
werden kann, um das Ende einer Nachricht zu ermitteln, die den ASCII-Zeichensatz gemäß Fig.3 benutzt. In
diesem Zusammenhang sei angenommen, daß das Ende einer Nachricht durch die Zwei-Zeichen-Folge festgelegt
ist, wie sie in Fig. 14f gezeigt ist. Gemäß Fig. 14f
wird das Ende einer Nachricht durch das Auftreten eines das Ende eines Textes anzeigenden Zeichens mit
nachfolgendem, das Ende einer Übertragung anzeigendem Zeichen festgelegt, woraufhin ein nicht eindeutiges
Blockprüfzeichen BCC folgt. Die Ermittelung des das Ende eines Textes anzeigenden Zeichens allein oder des
das Ende einer Übertragung anzeigenden Zeichens allein reicht dabei nicht aus, um das Ende einer
Nachricht anzuzeigen. Das Datenübertragungssystem muß vielmehr das benachbarte Zeichenpaar, bestehend
aus dem das Ende eines Textes anzeigenden Zeichen und dem das Ende einer Übertragung anzeigenden
Zeichen, ermitteln, sodann ein zusätzliches Zeichen speichern, nämlich das Blockprüfzeichen, und dann der
Software durch ein Zustandssignal und durch Programmunterbrechung signalisieren, daß das Ende einer
Nachricht aufgenommen worden ist. Alle diese Maßnahmen können durch Verwendung der in Fig. 15
gezeigten beiden Befehlszeichentabellen ausgeführt werden.
In der ersten in Fig. 15 dargestellten Tabelle weisen sämtliche Befehlszeichen den normalen Zeichencode
(000) in dem Befehlsfeld auf. Sämtliche Befehlszeichen mit Ausnahme des mit ETX bezeichneten, das Ende
eines Textes anzeigenden Datenzeichens weisen in dem T-FeId (Tabellenschaltfeld) die Codekombination 000
auf, während das betreffende eine bezeichnete Befehlszeichen ETX ein den Code 001 führendes T-FeId
aufweist. In der zweiten Tabelle weisen sämtliche Befehlszeichen in dem T-FeId die Codekombination 000
auf. Die mit EOT bezeichneten, das Ende einer Übertragung anzeigende Zeichen führenden Befehlszeichen
weisen in ihrem Befehlsfeld die Codekombination 001 (Ende +1) auf, während alle übrigen Befehlszeichen
in dem Befehlsfeld den normalen Zeichencode (000) enthalten. Das Grundadressenwort für diesen Unterkanal
führt in den Modifikations- und T-Feldern Binärzeichen 0; es weist eine solche Grundadresse auf,
daß die erste Befehlszeichentabelle durch ein einlaufendes Datenzeichen adressiert bzw. angesteuert wird. Die
einlaufenden Nachrichtenzeichen werden mit dem Grundadressenwort zusammengefaßt, wodurch bewirkt
wird, daß das entsprechende Befehlszeichen aus dem Speicher ausgelesen wird. Diese Befehlszeichen, die aus
dem Speicher ausgelesen werden, führen in den T-FeId die Codekombination 000. Das jeweilige T-FeId wird
dann mit dem T-FeId in dem Grundadressenwort verglichen, so daß keine sogenannte Aktualisierung des
T-Feldes in dem Grundadressenwort auftritt. Diese Befehlszeichen, die normalen Datenzeichen entsprechen,
weisen ferner den normalen Zeichencode auf. Deshalb werden die Datenzeichen in dem Speicher
gespeichert, ohne daß eine weitere Maßnahme erfolgt. Wenn das das Ende eines Textes anzeigende Zeichen
ETX auftritt, führt das T-FeId seines Befehlszeichens jedoch die Codekombination 001. Dieses T-FeId wird
damit nicht mit dem T-FeId in dem Grundadressenwort übereinstimmen. Damit wird, wie zuvor beschrieben,
durch die Datenübertragungssteuereinrichtung eine Aktualisierung des T-Feldes in dem Grundadressenwort
vorgenommen. Dieses T-FeId wird auf 001 eingestellt. Die Datenübertragungssteuereinrichtung speichert
dann das das Ende eines Textes anzeigende Zeichen in dem Speicher, da der normale Zeichencode in dem
Befehlsfeld des Befehlszeichens vorhanden ist, worauf das das Ende eines Textes anzeigende Zeichen Bezug
nimmt. Wenn das nächste Zeichen auftritt, wird die in dem T-FeId des Grundadressenworts enthaltene neue
Codekombination 001 zu der Grundadresse hinzuaddiert, was zur Folge hat, daß die zweite Befehlszeichentabelle
adressiert bzw. angesteuert wird (F i g. 15). Da in den T-Feldern sämtlicher Befehlszeichen der zweiten
Tabelle die Codekombination 000 enthalten ist, wird das T-FeId des Grundadressenworts erneut aktualisiert und
auf 000 eingestellt. Wenn dieses Datenzeichen, das dem das Ende eines Textes anzeigenden Zeichens ETX
nachfolgt, nicht ein das Ende einer Übertragung anzeigendes Zeichen £OTist, weist das entsprechende
Befehlszeichen, das aus der zweiten Tabelle gelesen wird, einen normalen Zeichencode 000 auf. Demgemäß
gelangt man zu dem Ursprungs- bzw. Ausgangszustand mit dem die Codekombination 000 führenden T-FeId des
Grundadressenworts zurück, so daß das nächste empfangene (Nachrichten-)Zeichen wieder Zugriff zu
der ersten Befehlszeichentabelle hat. Damit ist die Ablauffolge eines das Ende eines Textes anzeigenden
Zeichens ETX, dem ein Zeichen nachfolgt, das nicht ein das Ende einer Übertragung anzeigendes Zeichen ist,
wirksam unberücksichtigt geblieben.
Wenn jedoch das dem das Ende eines Textes anzeigenden Zeichen ETX nachfolgende Zeichen ein
das Ende einer Übertragung anzeigendes Zeichen ist, enthält das aus der zweiten Tabelle ausgelesene
entsprechende Befehlszeichen den »Ende +1«-Code. Der Datenübertragungssteuereinrichtung wird somit
signalisiert, ein zusätzliches Zeichen zu speichern, bei dem es sich um das Blockprüfzeichen handelt, wenn es
auftritt, und sodann eine Signalisierung für das Programm durch Abgabe geeigneter Zustands- und
Unterbrechungssignale zu bewirken. Das T-FeId in dem Grundadressenwort wird dann auf 000 wieder zurückgestellt,
so daß das System in seine Ausgangszustände zur Vorbereitung auf die nächste gegebenenfalls
auftretende Nachricht zurückgestellt ist.
Bei den zuvor erläuterten Nachrichtenformaten ist die Anwendung eines Codes von vielen Nachrichtencodes
angenommen worden, wie des oben erläuterten
ίο ASCII-Codes. Derartige Zeichencodesätze enthalten
gewöhnlich alphabetische Zeichen, numerische Zeichen, Satzzeichen und Steuerzeichen; sie sind sehr wirksam in
den Fällen, in denen eine Mensch/Maschinen-Trennstelle vorgesehen ist, d. h. in den Fällen, in denen der
Nachrichten- bzw. Übertragungsdatenfluß zwischen einer Datenverarbeitungseinrichtung und peripheren
Geräten erfolgt, in denen Menschen entweder Daten erzeugen oder die Rechnerdaten aufnehmen. Beispiele
für derartige Mensch/Maschinen-Trennstellen sind Schreibmaschinen, Zeichendrucker, Kartenleser, usw.
Es gibt jedoch viele Anwendungsfälle, in denen die Anwendung derartiger Allzweckzeichensätze sehr unwirtschaftlich
wäre. So können z. B. Daten, die zwischen zwei Datenverarbeitungseinrichtungen zu übertragen
sind, hauptsächlich dezimale, numerische oder binäre Daten sein. In diesem Fall wäre der ASCII-Zeichensatz
nicht wirksam für die Übertragung dieses Datentyps von einer Verarbeitungseinrichtung zu einer anderen
Verarboituiigseinrichtung hin. Der ASCII-Zeichensatz
besteht aus sieben Bit umfassende Datenzeichen zuzüglich eines Paritätsbits, so daß insgesamt 128
mögliche Zeichen dargestellt werden können. Wenn sämtliche zwischen einer Verarbeitungseinrichtung und
einer weiteren Verarbeitungseinrichtung zu übertragende Daten dezimale numerische Daten sind, so ergibt sich
eine beträchtliche Herabsetzung des Übertragungswirkungsgrades, da nämlich die dezimalen numerischen
Ziffern lediglich vier Bits der acht Bits erfordern, die normalerweise durch die ASCII-Zeichen übertragen
werden. Wenn der Codesatz nicht benutzt wird und wenn direkte binäre Daten übertragen werden, führt die
Hinzufügung des normalen Paritätsbits zu jeder Datenbitgruppe zu einer Unterbrechung der Kontinuität
der Binärdaten. Die Empfangsverarbeitungseinrichtung würde in diesem Fall das Paritätsbit aus den
Zeichen zu entfernen und die Daten zur Wiederherstellung der Kontinuität neu zusammenzustellen haben.
Hierdurch wäre ein erheblicher Anteil der Verarbeitungszeit erforderlich, was einen sehr niedrigen
Übertragungswirkungsgrad zur Folge hätte.
Um den Wirkungsgrad bei der Übertragung von numerischen Daten zwischen Verarbeitungseinrichtungen
zu steigern, ist es möglich, den sogenannten transparenten Übertragungsbetrieb anzuwenden. In
diesem Zusammenhang werden derzeit mehrere unterschiedliche Formen von transparenten Betriebsarten
industriell angewandt, wobei die Nachricht und die Datenzeichen nicht in der üblichen Weise codiert sind.
F i g. 4 zeigt ein Beispiel einer Form eines Nachrichten-
formats, bei dem die transparente Übertragung für einen Teil der Nachricht angewandt wird. Der
Anfangsteil dieser Nachricht besteht aus den regulären ASCII-Zeichen, deren jedes ein Paritätsbit bei Übertragung
in einem Synchronbetrieb aufweist. Der Anfangsteil der transparenten Nachricht zeichnet sich durch das
DLE S7X-Zeichenpaar aus. Dieses Zeichenpaar signalisiert dem Empfänger, daß die nachfolgenden Daten
nicht im ASCII-Code auftreten.
In dem transparenten Betrieb wird die Querparität nicht benutzt, so daß sämtliche Zeichenbits bei dem
transparenten Betrieb ausschließlich für die Darstellung von Daten verwendet werden. Ein Datenzeichen kann
eine direkte binäre Information enthalten oder ein Paar von binärcodierten Dezimalziffern oder irgendeine
andere wünschenswerte Form. Das Ende eines transparenten Nachrichtenbereichs wird durch das Zeichenpaar
DLEETXangezeigt, wie dies Fig.4 veranschaulicht
Dieses Zeichenpaar signalisiert dem Empfänger, daß die transparente Übertragung abgeschlossen ist und
daß der Empfänger nunmehr in den ASCII-Betrieb wieder zurückzuführen ist. Jedes dieser Zeichen weist
eine ASCII-Codedarsteilung auf, die gegeben ist durch
DLEOOlOOOO.SrAOOüOOlO, FrXOOOOOll.
Es ist wünschenswert, daß das Empfangssystem nicht auf irgendwelche anderen Steuerzeichen mit Ausnahme
des Zeichenpaares DLE ETX während der transparenten Übertragung anspricht und daß das betreffende
System jegliche offensichtliche auftretende Querparitätsfehler unberücksichtigt lassen sollte, da die Querparität
während der transparenten Übertragung nicht gilt.
Diese Zwei-Zeichen-Folge löst das Problem des Wechsels der Datenübertragungsbetriebsarten, führt
jedoch die Möglichkeit einer fehlerhaften Übertragung ein. Die Zeichenfolge DLE ETX ist offensichtlich eine
gültige Folge von Binärzahlen; sie ist ferner die zusammengestellte Dezimalfolge 1003. Um eine fehlerhafte
Übertragung zu verhindern, ist es erforderlich, eine frühzeitige Auslösung der Steuerfunktion zu
verhindern. Die fehlerhafte Ermittlung eines Endes der Zeichentransparens durch den Empfänger kann durch
das nachstehende Verfahren verhindert werden. Der Sender ist dabei so ausgelegt oder programmiert, daß
während der transparenten Übertragung automatisch ü5
ein gesondertes DLE-Zeichen in den Ausgangsdatenstrom
eingefügt wird, der unmittelbar jedem DLE-Zeichen
folgt, das über die Leitung zwischen der Datenabgabeein-ichtung und dem Unterkanal übertragen
wird. Demgemäß kann die Zeichenkombination DLEETX nicht in unbeabsichtigter Weise vor dem
Ende der transparenten Übertragung übertragen werden. Der Empfänger ist dabei so ausgelegt oder
programmiert, daß er das zweite Zeichen DLE eines Zeichenpaares DLE DLE unberücksichtigt läßt, das er
während der transparenten Übertragung empfängt.
Das Ende der Nachricht ist, wie dies F i g.4 erkennen läßt, durch Auftreten eines das Ende der Übertragung
anzeigenden Zeichens EOT gekennzeichnet. Diesem Zeichen EOT gehen zwei zyklische Prüfzeichen CCl
und CC2 voran. Der Empfänger muß lediglich auf das Zeichen EOT während des nicht transparenten Teils
oder ASCII-Teiles der Nachricht ansprechen. Das während der transparenten Übertragung auftretende
binäre Bitmuster könnte dabei dasselbe Bitmuster aufweisen wie das ASCII EOT-Zeichen. Dies wäre
jedoch nicht eine gültige Anzeige für das Ende einer Datenübertragung.
Gemäß der vorliegenden Erfindung kann das gültige Ende einer Nachricht für das in Fig.4 dargestellte
Format dadurch ermittelt werden, daß ein Satz von vier Zeichensteuertabellen benutzt wird, wie sie in F i g. 5
gezeigt sind. Zu der Tabelle 0 in Fig.5 besteht ein Zugriff während des ASCII-Teiles der Nachricht.
Sämtliche Befehlszeichen in der Tabelle 0 führen in ihrem T-FeId eine 0. Eine Ausnahme hiervon bildet
jedoch das Befehlszeichen, das durch das Zeichen DLE adressiert wird. Dieses Befehlszeichen weist ein T-FeId
auf, das gleich 1 ist Das durch das Ζ-ΌΓ-Zeichen
adressierte Befehlszeichen weist einen Endcode (011) in
dem Befehlsfeld auf. Wenn ein DLE-Zekhen auftritt
bewirkt die 1 in dem T-FeId des entsprechenden Befehlszeichens eine Tabellenumschaltung zur Tabelle
1. Die Tabelle 1 ist eine Zwischentabelle, die dazu benutzt wird zu bestimmen, ob das Zeichen STX dem
Zeichen DLEnachfolgt Sämtliche Befehlszeichen in der
Tabelle 1 weisen ein Tabellenschaltfeld auf, das gleich 0 ist Eine Ausnahme hiervon bildet das Befehlszeichen, zu
dem durch das Zeichen STX ein Zugriff besteht Das T-FeId dieses Befehlszeichens ist gleich 2. Wenn somit
irgendein Zeichen mit Ausnahme des Zeichens STX dem Zeichen DLE nachfolgt wird die Operation zur
Tabelle 0 zurückgeschaltet und der normale ASCII-Betrieb wird fortgesetzt Wenn das dem Zeichen DLE
nachfolgende Zeichen ein .STA'-Zeichen ist, erfolgt eine
Umschaltung zur Tabelle 2.
Die Tabelle 2 ist eine Tabelle, die während des transparenten Teils einer Nachricht benutzt wird.
Sämtliche Befehlszeichen gemäß Tabelle 2 weisen ein Tabellenschaltfeld auf, das gleich 2 ist Eine Ausnahme
hiervon bildet das Befehlszeichen, das durch das Zeichen DLE adressiert wird. Dieses Befehlszeichen
weist ein T-FeId auf, das gleich 3 ist Damit wird unter Anwendung der Tabelle 2 fortgefahren, b.s ein Zeichen
DLE empfangen wird. Der Empfang dieses Zeichens bewirkt ein Umschalten zur Tabelle 3. Sämtliche
Sefehlszeichen in der Tabelle 2 weisen den Prioritätssperrbitsatz auf. Dieses Sperrbit veranlaßt die Datenübertragungssteuereinrichtung,
die Paritätsprüfungen bei den empfangenen Daten bzw. Zeichen zu unterbinden
bzw. zu sperren, da während der transparenten Übertragung eine Parität nicht angewandt wird.
Das erste während der transparenten Übertragung empfangene Zeichen DLE bewirkt als Operation die
Umschaltung von der Tabelle 2 zur Tabelle 3. Die Tabelle 3 ist eine Zwischentabelle, die dazu herangezogen
wird festzustellen, ob ein Zeichen £TA"dem Zeichen DLE nachfolgt Sämtliche in F i g. 3 angegebenen
Befehlszeichen weisen ein Tabellenschaltfeld auf, das gleich 2 ist. Eine Ausnahme hiervon bildet jedoch das
Befehlszeichen, das durch das Zeichen ETX adressiert wird. Dieses Befehlszeichen weist ein T-FeId auf, das
gleich Null ist. Wenn somit irgendein Zeichen mit Ausnahme des Zeichens ETX einem DLE-Zeiciien
nachfolgt, erfolgt eine Zurückschaltung zur Tabelle 2, und der transparente Betrieb wird fortgesetzt. Wenn ein
Zeichen ETX einem Zeichen DLE nachfolgt, erfolgt eine Umschaltung zur Tabelle 0, und der ASCII-Betrieb
wird wieder angewandt. Das in Tabelle 3 angegebene Befehlszeichen, das dem Zeichen DLE entspricht, kann
in seinem Befehlsfeld codiert den die Verhinderung des Speichers betreffenden Befehl enthalten, wie er zuvor
beschrieben worden ist. Dieser die Einspeicherung verhindernde Befehl bewirkt automatisch, daß das
zweite Zeichen DLE eines Zeichenpaares DLEDLE während der transparenten Übertragung unberücksichtigt
gelassen wird.
Eine Form einer für die Anwendung mit dem in F i g. 1 gezeigten Datenübertragungssystem geeigneten Eingabe/Ausgabe-Multiplexeinrichtung
ist in F i g. 7 gezeigt. Diese Eingabe/Ausgabe-Multiplexeinrichtung besteht
aur einem Schaltnetzwerk 90, einer Ausführungssteuereinrichtung 91, einer Verarbeitungseinheit 92 und einer
indirekten Steuerung und Adressenmodifikationseinrichtung 93. Die Ausführungssteuereinrichtung 91 kann
eine Steuermatrix oder eine Reihe von Verknüpfungs-
gliedern enthalten, die Verknüpfungssignale über die Eingabe/Ausgabe-Multiplexeinrichtung auf Signale hin
abgeben, die auf den Unterbrechungs-Leitungen, Befehls-Leitungen und Adressen-Leitungen auftreten. Auf
diese Weise wird der Betrieb der Speicherunterbrechungsanforderungen von der Datenübertragungssteuereinrichtung zu dem Speicher hin gesteuert. Die
Verarbeitungseinheit 92 kann Recheneinheiten und Register zur kurzzeitigen Adressenspeicherung sowie
Steuerverknüpfungsglieder für die Bedienung bzw. Manipulierung von Adressen und Daten umfassen, und
zwar zur Ausführung einer Adressenmodifikation bzw. -änderung in einer nachstehend noch näher zu
beschreibenden Weise.
Die indirekte Steuereinrichtung und Adressenmodifikationseinrichtung
93 kann eine Vielzahl von Verknüpfungsgliedern enthalten, die auf Signale ansprechen,
welche auf den Befehls-Leitungen, Adressen-Leitungen und Dateneingabe-Leitungen auftreten, und zwar zur
Abgabe von Steuersignalen für die Steuerung des Schaltnetzwerks 90. Das Schaltnetzwerk 90 kann eine
Vielzahl von Reihen von Schalt-Verknüpfungsgliedern enthalten, die auf die verschiedenen Steuersignale von
der Ausführungssteuereinrichtung 91 und von der indirekten Steuereinrichtung und Adressenmodifikationseinrichtung
93 hin ansprechen, um die Übertragung von Signalen zwischen der Datenübertragungssteuereinrichtung
5 und der in F i g. 1 gezeigten Speichersteuereinrichtung 2 zu steuern. So können z. B. Signale von
der Steuereinrichtung 91 und von der Modifikationseinrichtung 93 her dazu herangezogen werden, die
Adressen-Leitungen von der Datenübertragungssteuereinrichtung mit den zu der Speichersteuereinrichtung
hinführenden ADDR-Leitungen zu verbinden. Ferner können die betreffenden Signale dazu herangezogen
werden, die Befehls-Leitungen mit den COMM-Leitungen zu verbinden sowie die BYTE-Leitungen mit den
Zonen-Leitungen und die SINT-Leitungen mit den CHAN. INT.-Leitungen zu verbinden. Im übrigen
können die betreffenden Signale noch dazu verwendet werden, die Dateneingabe-Leitungen mit den Daten-Leitungen
zu verbinden sowie die Datenausgabe-Leitungen mit den Ausgabedaten-Leitungen zu verbinden
und die SANS-Leitungen mit den SDA-Leitungen zu verbinden.
Die Eingabe/Ausgabe-Multiplexeinrichtung 4 spricht auf Signale von der Datenübertragungssteuereinrichtung
5 während der Datenspeicher- und Datenwiederbereitstellungsoperationen an, um Steuersignale und
Datensignale an die Speichersteuereinrichtung 2 abzugeben bzw. von dieser Speichersteuereinrichtung 2
aufzunehmen (Fig. 1). Die SINT-Leitung ist normalerweise
mit der CHAN. INT.-Leitung verbunden, so daß das S/NT-Signal von der Datenübertragungssteuereinrichtung
her die Speichersteuereinrichtung veranlaßt, einen Zugriff zu dem Speicher zu ermöglichen. Im
Anschluß an das Auftreten des S//VT-Signals gibt die
Datenübertragungssteuereinrichtung eine Vielzahl von Signalen an die Adressen-Leitungen, die Befehls-Leitungen,
die Unterbrechungs-Leitungen, die BYTE-Leitungen und die Dateneingabe-Leitungen für die Eingabe/
Ausgabe-Multiplexeinrichtung und das Schaltnetzwerk 90 ab. Wenn es erwünscht ist, Daten in dem Speicher zu
speichern, wird ein Speicherbefehl oder ein Steuerbefehl, der festlegt, ob die Speicherung in einer direkten
oder einer indirekten Weise vorzunehmen ist, über die Befehls-Leitungen übertragen. Wenn die Speicherung in
einer direkten Weise auszuführen ist, wird die Adresse des Speicherplatzes, an dem die betreffende Information
zu speichern ist, von der Datenübertragungssteuereinrichtung über das Netzwerk 90 an die Speichersteuereinrichtung
2 abgegeben. Der direkte Steuerbefehl wird an die indirekte Steuereinrichtung und
Adressenmodifikationseinrichtung 93 abgegeben, die auf diesen Befehl anspricht und ein Steuersignal an das
Schaltnetzwerk 90 abgibt. Dieses Schaltnetzwerk 90 bewirkt, daß die Adressen-Leitung mit den ADDR.-Leitungen
verbunden wird. Ferner wird durch das betreffende Steuersignal bewirkt, daß die BYTE-Leitungen
mit den ZONE-Leitungen verbunden werden, und ferner werden die Dateneingabe-Leitungen mit den
Daten-Leitungen verbunden. Schließlich werden die Befehls-Leitungen mit den COMM.-Leitungen verbunden.
Mit Beendigung der Speicheroperation erzeugt die Speichersteuereinrichtung 2 ein SDA-S\gna\, das an das
Schaltnetzwerk und die Verarbeitungseinheit 92 abgegeben wird. Da ein direkter Betrieb festgelegt worden
war, leitet das Schaltnetzwerk 90 das betreffende SDA-Signal zu der SANS-Leitung hin, die das
betreffende SANS-S\gna\ zu der Datenübertragungssteuereinrichtung hinführt. Damit wird angezeigt, daß
die Speicheroperation beendet worden ist.
Wenn ein Wort indirekt in dem Speicher zu speichern ist, wird ein indirektes Speichersignal über eine der
Befehls-Leitungen von der Datenübertragungssteuereinrichtung zu der indirekten Steuereinrichtung und
Adressenmodifikationseinrichtung 92 in der Eingabe/ Ausgabe-Multiplexeinrichtung hin geleitet. Ferner werden
Signale an d'e Adressen-Leitungen, die Befehls-Leitungen,
die BYTE-Leitungen und die Dateneingabe-Leitungen abgegeben, um die indirekte Steuerungs- und
Adressenmodifikationseinrichtung 93 zu veranlassen, Steuersignale an die Verarbeitungseinheit 92 und an das
Schaltnetzwerk 90 abzugeben. Dieses Schaltnetzwerk 90 bewirkt die Ausgabe eines indirekten Steuerworts
aus dem Speicher. Der Ausgabebefehl wird dabei von den Befehls-Leitungen über das Schaltnetzwerk 93 zu
den COMM.-Leitungen hin übertragen, die mit der Speichersteuereinrichtung 2 verbunden sind. Die
Speichersteuereinrichtung spricht auf die auf den ADDR.-Leitungen, den ZONE-Leitungen und den
COMM.-Leitungen auftretenden Signale an, um das indirekte Steuerwort aus dem Speicher auszugeben und
an die Datenausgabe-Leitungen abzugeben. Ferner bewirkt die Speichersteuereinrichtung die Abgabe eines
Signals über die SDA-Leitung an das Schaltnetzwerk 90 und an die Verarbeitungseinheit 92. Die auf den
so Ausgabedaten-Leitungen und auf der SDA-Leitung auftretenden Signale veranlassen die indirekte Steuerungs-
und Adressen-Modifikationseinrichtung 93, das indirekte Steuerwort in einem Register der Verarbeitungseinheit
92 zu speichern. Die Verarbeitungseinheit 92 liefert damit ein Signal über die CHN. INT.-Leitung
und ferner gibt sie einen Speicherbefehl über die COMM.-Leitung an die Speienersteuereinrichtung ab
Die auf der Dateneingabe-Leitung auftretenden Signale werden über das Schaltnetzwerk 90 den Daten-Leitungen
zugeführt, so daß die Daten der Speichersteuerein· richtung und dem Speicher zugeführt werden. Gleichzeitig
liefert die indirekte Steuerungs- und Adressenmodifikationseinrichtung 93 Signale, die die Adresse de;
Speichers festlegen, in welchem Daten gespeichert werden. Auf die Einspeicherung von Daten gibt die
Speichersteuereinrichtung erneut ein SD-4-Signal ar
das Schaltnetzwerk 90 ab. Dieses Schaltnetzwerk 91 leitet dieses Signal zu der SANS-Leitung hin, die zu de
Datenübertragungssteuereinrichtung hinführt. Die Verarbeitungseinheit
92 bewirkt nunmehr eine Modifikation oder Änderung des Adressenteils des indirekten
Steuerworts durch Hinzuaddieren eines Binärzeichens 1 zu dem Adressenteil. Damit wird zum nächsten
Zeitpunkt, zu dem das indirekte Steuerwort aus dem Speicher herausgeführt wird, die Adresse um 1 erhöht,
und zwar auf den nächsten Speicherplatz, in dem Daten zu speichern sind. Das indirekte Steuerwort wird
nunmehr über die indirekte Steuerungs- und Adressenmodifikationseinrichtung 93 sowie über das Schaltnetzwerk
90 an die Speichersteuereinrichtung abgegeben, die bewirkt, daß das indirekte Steuerwort erneut in dem
Speicher gespeichert wird.
Im folgenden sei die Arbeitsweise des in Fig. 1 dargestellten Datenübertragungssystems in Verbindung
mit den Fig. 10a und 10b sowie an Hand der in Fig. 8a
und 8b näher gezeigten Datenübertragungssteuereinrichtung näher erläutert. Die einzelnen Teile der
nachfolgenden Beschreibung beziehen sich im übrigen auch auf andere Zeichnungsfiguren. Es sei darauf
hingewiesen, daß die F i g. 8a und 8b in der Weise nebeneinander zu legen sind, daß die Leitungen von der
rechten Seite gemäß F i g. 8a mit den von der linken Seite der F i g. 8b herführenden Leitungen verbunden
sind. In entsprechender Weise ist die F i g. 10a oberhalb der Fig. 1 Ob anzuordnen, so daß die Leitungen von dem
unteren Teil gemäß Fig. 10a mit den Leitungen am oberen Teil der F i g. 1 Ob verbunden sind.
Für die gesamte Datenübertragung zwischen der Eingabe/Ausgabe-Multiplexeinrichtung und der Datenübertragungssteuereinrichtung
wird ein Unterbrechungs-Antwort-Schema benutzt. Dies bedeutet, daß die Multiplexeinrichtung durch die Datenübertragungssteuereinrichtung unterbrochen wird, wobei ein von der
Datenübertragungssteuereinrichtung abgegebener Befehl entweder die Datenspeicherung in den Speicher
oder die Datenausgabe aus dem Speicher veranlaßt. Die Lage der Speicheradresse bzw. der Speicherplatz, an
dem Daten gespeichert sind oder aus dem Daten herauszuführen sind, ist durch eine Adresse festgelegt,
die zum Zeitpunkt der Unterbrechung vorhanden ist. Diese Adresse in dem Speicher kann entweder direkt
oder indirekt bestimmt bzw. festgelegt werden. Bei indirekter Adressierung wird ein indirektes Steuerwort
benutzt, um eine Adresse bzw. einen Speicherplatz in dem Speicher zu bezeichnen, an dem Daten entweder zu
speichern oder aus dem Daten herauszuführen sind. Bei direkter Adressierung ist der Datenadressen-Speicherplatz
direkt durch die Datenübertragungssteuereinrich- so tung bezeichnet.
Wenn die Eingabe/Ausgabe-Multiplexeinrichtung auf den von der Datenübertragungssteuereinrichtung abgegebenen
Befehl angesprochen hat, und zwar entweder durch Ausgabe von Daten aus dem Speicher oder durch
Einspeichern von Daten in den Speicher, wird ein Antwortsignal in Form eines den Unterbrechungs-Antwort-Zyklus
abschließenden Antwortabtastimpulses geliefert. Dieser Antwortabtastimpuls wird dabei von
Daten begleitet, wenn entsprechend dem Befehl Daten aus dem Speicher herauszuführen waren.
Der in Fig.8a dargestellte Abtaster 9 enthält einen
Zähler 10, der Signale abgibt, welche zwei Decodern 11
und 12 zugeführt werden. Die Decoder 11 und 12 liefern
Signale, durch die fortwährend die Unterkanäle abgetastet werden, und zwar durch Abgabe eines
Kanalgatter-Freigabesignals CGE in Aufeinanderfolge für die Unterkanäle Ta bis Tn. Decoder dieses Typs, wie
sie bei der vorliegenden Erfindung verwendet werden können, sind auf Seiten 349 bis 352 des Buches »Pulse,
Digital and Switching Waveforms« von M i 11 m a η & Taub, McGraw-Hill, New York 1965, angegeben.
Wenn ein Unterkanal, in welchem ein vollständiges Nachrichtenzeichen aufgenommen worden ist, durch
ein Kanalgatterfreigabe-Signal adressiert ist, spricht er dadurch an, daß er ein Zeichenvollständigkeits-Signal
CHARCOMP und ein Anforderungszugriffssignal REQACSS abgibt. Diese Signale bewirken, daß der
Abtaster auf dem in Frage kommenden Unterkanal anhält bzw. stillgesetzt wird, der das Zeichenvollständigkeitssignal
geliefert hat. Erfolgt keine Anforderung bezüglich eines Zugriffs, wenn ein Unterkanal adressiert
ist, so setzt der Abtaster seine Fortschaltung so lange fort, bis er zu einem Unterkanal hin gelangt, der ein
Zeichenvollständigkeitssignal liefert. Das CHAR-COA/P-Signal
wird einer Unterbrechnungszustandsablaufsteuereinrichtung und einem Anforderungsprioritätsregister
13 zugeführt, wie es in F i g. 8a dargestellt ist. Die Arbeitsweise der Ablaufsteuereinrichtung 13
dürfte vollständiger an Hand der Fig.9a und 9b verständlich werden. Es sei hier darauf hingewiesen, daß
die F i g. 9a und 9b nebeneinanderzulegen sind, so daß die Leitungen von der rechten Seite der F i g. 9a mit den
Leitungen von der linken Seite der F i g. 9b verbunden sind.
Im Rahmen der nachstehenden Erläuterung der Folgesteuereinrichtung bzw. Ablaufsteuereinrichtung
13 ist angenommen, daß die vorgesehene Logik sogenannte »herkömmliche« UND-Glieder, ODER-Glieder,
Inverter, Flipflops und Verzögerungsleitungen verwendet. Die UND-Glieder, wie sie in F i g. 9a und 9b
gezeigt sind, verarbeiten ihnen zugeführte Binärzeichen 1 verknüpfungsmäßig entsprechend einer Konjunktion.
In dem angegebenen System wird ein Binärzeichen 1 durch ein positives Signal dargestellt. Das UND-Glied
liefert ein positives Ausgangssignal entsprechend einem Binärzeichen 1, wenn und wenn nur sämtliche diesem
UND-Glied zugeführten Eingangssignale positiv sind und jeweils ein Binärzeichen 1 darstellen. Die durch die
Bezugszeichen 101,115 und 125 in Fi g. 9 bezeichneten
UND-Glieder weisen zwei, drei bzw. vier Eingangsklemmen auf. Derartige UND-Glieder liefern ein einem
Binärzeichen 1 entsprechendes Ausgangssignal nur dann, wenn jedes der ihnen zugeführten Eingangssignale
einem Binärzeichen 1 entspricht.
Die einer ODER-Verknüpfung entsprechenden Signale werden von den ODER-Gliedern geliefert. Diese
Verknüpfungsglieder führen eine Verknüpfungsoperation entsprechend einem exklusiven ODER für ihnen
zugeführte positive Signale aus. Das ODER-Glied liefert ein ein Binärzeichen 1 darstellendes Ausgangssignal,
wenn irgendein Eingangssignal oder wenn mehrere der ihm zugeführten Eingangssignale durch Binärzeichen 1
gebildet sind. Wenn keines der Eingangssignale durch ein Binärzeichen 1 gebildet ist, stellt das Ausgangssignal
des betreffenden ODER-Gliedes ein Binärzeichen 0 dar. Die mit 105 und 130 bezeichneten Symbole stellen
ODER-Glieder mit sechs bzw. zwei Eingangsklemrnen dar. Ein Inverter bewirkt verknüpfungsmäßig eine
Invertierung eines ihm zugeführten Eingangssignals. Der Inverter liefert ein positives Ausgangssignal
entsprechend einem Binärzeichen 1, wenn das ihm zugeführte Eingangssignal negativ ist und damit ein
Binärzeichen 0 darstellt. Im Unterschied dazu liefert der Inverter ein ein Binärzeichen 0 darstellendes Ausgangssignal,
wenn das ihm zugeführtc Eingangssignal ein
Binärzeichen 1 darstellt. Ein derartiger Inverter ist in F i g. 9a dargestellt und mit 120 bezeichnet.
Ein Flipflop im hier gebrauchten Sinne ist eine bistabile Einrichtung, deren Ausgangssignal von ihrem
letzten Eingangssignal abhängt. Ein derartiges Flipflop ist in F i g. 9a mit 102 bezeichnet. Dieses Flipflop ist eine
zwei Eingänge und zwei Ausgänge aufweisende Einrichtung, die einen Setzeingang (S), einen Rückstelleingang
(R) sowie einen 1- und einen 0-Ausgang aufweist. Bei diesem Einrichtungstyp bewirkt ein dem
Setzeingang (S) zugeführtes Binärzeichen 1, daß das Flipflop in seinen Setzzustand gelangt, in welchen ein
Binärzeichen 1 von seinem 1-Ausgang abgegeben wird, während ein Binärzeichen 0 von seinem Null-Ausgang
abgegeben wird. Im Unterschied dazu bewirkt die Zuführung eines Binärzeichens 1 zu dem Rückstelleingang
(R), daß das betreffende Flipflop in den Zustand gelangt, in dem ein Binärzeichen 1 an seinem
Null-Ausgang auftritt. Dabei tritt dann ein Binärzeichen 1 an seinem 1-Ausgang auf. Die in Fig.9a und 9b
dargestellten Verzögerungsleitungen erteilen einem ihren Eingangsklemmen zugeführten Signal eine Verzögerung
bestimmter Größe. Das dabei mit 127 bezeichnete Symbol stellt eine derartige Verzögerungsleitung
dar. Ein der Eingangsleitung an dem rechten Ende der Verzögerungsleitung 127 zugeführtes Signal wird um
eine bestimmte Zeitspanne verzögert, nach deren Ablauf das betreffende Signal auf der am linken Ende
der Verzögerungsleitung 127 vorhandenen Ausgangsklemme auftritt.
Wenn der Abtaster auf einem Unterkanal stillgesetzt wird, gibt er ferner einen Abtastimpuls oder SSAMPLE-Impuls
ab, der dem Anforderungsprioritätsregister 13 zusammen mit dem CHA RCOM P-S\gn&\ zugeführt
wird. Das Anforderungsprioritätsregister ist dabei so ausgelegt, daß es die Bedienungsanforderung von den
Unterkanälen aufzeichnet. Im vorliegenden Zusammenhang sind dabei nur diejenigen Stufen des Anforderungsprioritätsregisters
gezeigt und erläutert, die für die vorliegende Erfindung von Nutzen sind. Bei der
praktischen Ausführung können jedoch viele Arten von Betriebsanforderungen auftreten, weshalb das Register
entsprechende Stufen für die Bedienung jedes dieser Anforderungstypen aufweisen muß. Den Anforderungen
wird eine Priorität in der Reihenfolge ihrer Bedeutung gegeben. Die Anforderung mit der höchsten
Priorität wird dann durch den Abtastimpuls zuerst bedient. Wenn irgendeine Bedienungsanforderung abgeschlossen
ist, wird diejenige Registerstufe, die diese Anforderung bedient, zurückgestellt, und die in der
Priorität nächstfolgende Anforderung wird sodann bedient. Die Bedienung dieses Unterkanals wird so
lange fortgesetzt, bis sämtliche Anforderungen aus diesem Kanal bedient sind. Dem Abtaster wird sodann
ermöglicht, anschließend auf die übrigen Unterkanäle weiterzuschalten, die mit der Datenübertragungssteuereinrichtung
verbunden sind.
Die Unterbrechungszustandsfolgesteuereinrichtung 13 steuert die Unterbrechungssignale zu der Eingabe/
Ausgabe-Multiplexeinrichtung 4 hin und gibt die zugehörigen Signale für Befehle, für die Byte-Auswahl
und für die Adressierung bzw. Ansteuerung an die Multiplexeinrichtung ab. Die Folgesteuereinrichtung
wird durch das Zeichenvollständigkeitssignal in einem
ersten Zustand eingestellt, in welchem sie so lange verbleibt, bis ein Antwortsignal auf die Unterbrechung
von der Datenübertragungssteuereinrichtung her empfaneen worden ist.
Wenn ein Antwortabtastimpuls von der Unterbrechungszustandsablaufsteuereinrichtung
aufgenommen wird, bewirkt dieser Abtastimpuls, daß die Folgesteuereinrichtung in einen neuen Zustand weiterschaltet. Die
Unterbrechungsantwortzyklen werden nach ihrer Auslösung so lange fortgesetzt, bis sämtliche in dem
Anforderungsprioritätsregister gespeicherten Anforderungen bedient sind.
Die dem UND-Glied 101 (Fig.9a) zugeführten
Die dem UND-Glied 101 (Fig.9a) zugeführten
ίο Signale CHARCOMP und SSAMPLE veranlassen das
betreffende UND-Glied 101, ein Setzsignal an den S-Eingang des RX-Datenanforderungs-Flipflops 102
abzugeben. Durch dieses Signal wird das betreffende Flipflop 102 gesetzt, so daß es von seinem !-Ausgang
ein Ausgangssignal abgibt, das dem UND-Glied 103 zugeführt wird. Das von dem Flipflop 102 abgegebene
Signal und das Signal SSAMPLE, das durch eine Verzögerungsschaltung 108 verzögert worden ist,
bewirkt, daß das UND-Glied 103 ein Signal SRXDATA an die UND-Glieder 104, 110 und 114 (Fig. 9a und 9b)
abgibt. Zu diesem Zeitpunkt veranlassen die von anderen Teilen der Datenübertragungssteuereinrichtung
abgegebenen Signale die Ausführung einer Entscheidung dahingehend, in welchen Zustand die
Unterbrechungszustandsablaufsteuereinrichtung gelangt. Dabei erfolgt entweder der Übergang zu einem
Grundadressenwort-Zustand, indem das Grundadressenwortflipflop 106 gesetzt wird, oder es folgt die
Auswahl eines Datenspeicherzustands, indem das DATS-Flipflops 124 gesetzt wird. Der Übergang zu dem
Grundadressenwort-Zustand erfolgt dabei dann, wenn ein Zeichenzählersignal oder CCOO von der Zeichenzählerlogik
dem zweiten Eingang des UND-Gliedes 104 zugeführt wird. Dieses Signal CCOO wird dann
;o abgegeben, wenn ein zuvor für den betreffenden Unterkanal bereitgestelltes Zeichensteuerzeichen in
dem Befehlsfold nicht eine 1,2 oder 5 enthielt.
Die Zeichenzählerstellungen werden in der Datenübertragungssteuereinrichtung
und den Speicherregistern 47a bis 47/7 (Fig.8b) gespeichert, deren jedes
einem Unterkanal der Unterkanäle Ta bis Tn entspricht.
Wenn ein Unterkanal adressiert ist, ist ferner der entsprechende Speicherplatz in dem Speicherregister
durch ein von dem Decoder 11 abgegebenes Signal adressiert. Zwei Speicherregister, die als Speicherregister
für die niedrigste Zeichenzählerstellung (LSBCC) und als Speicherregister für das höchstwertige Zeichen
(MSBCC) bezeichnet sind, werden dazu benutzt, die Zeichenzählerstellung des jeweiligen Unterkanals festzuhalten.
Ein in dem Speicherregister MSBCC gespeichertes Binärzeichen und ein in dem Speicherregister
LSBCC gespeichertes Binärzeichen 0 zeigen eine Zählerstellung von 2 an. Ein in dem Speicherregister
bzw. Speicherplatz LSBCC gespeichertes Binärzeichen 1 und ein in dem Speicherregister bzw. Speicherplatz
MSBCC gespeichertes Binärzeichen 0 zeigen eine Zählerstellung von 1 an. Wenn Binärzeichen 1 in beiden
Speicherregistern MSBCC, LSBCC gespeichert sind, beträgt die Zeichenzählerstellung 0.
bo Wenn die Zeichenzählerstellung Null beträgt, wird
ein positiver Wert des CCOO-Signals von der
CCOO-Steuereinrichtung 49 abgegeben, so daß das UND-Glied 104 übertragungsfähig ist und mit dem
SÄAO/47/4-Signal das Grundadressenwort-Flipflop
106 (F i g. 9b) gesetzt wird. Wenn die Zeichenzählerstellung nicht Null ist, invertiert der Inverter 120(Fig.9a)
das CCOO-Signal und gibt ein positives Signal ab, durch
das das UND-Glied IfO übertragungsfähig wird, so daß
das von dem UND-Glied 103 abgegebene Signal zur Abgabe einer Spannung über das ODER-Glied 146 führt
und damit das Setzen des DATS-Flipflops 124 bewirkt.
Wenn entweder das UND-Glied 124 oder das ODER-Glied 146 ein Ausgangssignal liefert, wird dieses
Signal über das ODER-Glied 105 als Unterbrechungsabtastsignal oder S/A/T-Signal von dessen Ausgang
abgegeben. Dieses S//vT-Signal wird der in F i g. 1 und 7
dargestellten Eingabe/Ausgabe-Multiplexeinrichtung 4 zugeführt.
Gleichzeitig gibt die Datenübertragungssteuereinrichtung ferner Signale an die Befehlsleitungen, an die
Byte-Leitungen und an die Adressenleitungen ab, die mit der Eingabe/Ausgabe-Multiplexeinrichtung verbunden
sind. Der Zustand der Unterbrechungszustandsfolgesteuereinrichtung
und des Unterbrechungsunterkanals legen fest, welche Signale an die Eingabe/Ausgabe-Multiplexeinrichtung
abgegeben werden. Wenn die Zeichenzählerstellung 0 ist, so daß das Grundadressenwort-Flipflop
106 gesetzt ist, werden Signale von der Folgesteuereinrichtung 13 an den Befehlscodierer 15,
den Byte-Codierer 16 und an den Adressen-Codierer 17 abgegeben. Das von dem Grundadressenwort-Flipflop
abgegebene TCW-Signal veranlaßt die Codierer, ein
18-Bit-Grundadressenwort aus dem Speicherplatz auszuwählen, der für den betreffenden Unterkanal
eindeutig ist, der das vollständige Zeichen geliefert hat. Die Adresse dieses Grundadressenworts wird durch
Zusammenfassen der Ausgangssignale des Adressencodierers 17 (F i g. 8b) und des Abtastzählers 10 (F i g. 8a)
gebildet, der ein Signal über das Verknüpfungsglied 36 an die Eingabe/Ausgabe-Multiplexeinrichtung abgibt.
Das von dem Befehlscodierer 15 abgegebene Signal bewirkt, daß die betreffenden Daten direkt an Hand der
gegebenen Adresse ausgelesen und von der Eingabe/ r> Ausgabe-Multiplexeinrichtung an die Datenausgabe-Leitungen
abgegeben werden. Codierer des betreffenden Typs, die im Rahmen der vorliegenden Erfindung
verwendet werden können, sind auf Seiten 352 bis 355 des Buches »Pulse, Digital and Switching Waveforms«
von M i 11 m a η und Taub, McGraw-Hill, New York,
New York 1965, angegeben.
Das wiederbereitgestellte 18 Bit umfassende Grundadressenwort wird dem in Fig.8a dargestellten
Datenausgaberegister 20 zugeführt; es wird von einem <r>
Antwortabtastsignal oder S/4A/5-Signal begleitet, durch
das bewirkt wird, daß die Daten in das Register 20 geladen werden. Das Signal SANS wird ferner der
Antwortabtastsignal-Verzögerungssteuerschaltung 21 zugeführt, die das betreffende Signal SA NS zur Abgabe r>o
an andere Teile der Datenübertragungssteuereinrichtung verzögert. Ein Antwortabtastsignal bzw. Abtastimpuls,
der um 100 Nanosekunden verzögert ist, ist mit SANS 100 bezeichnet, während ein Abtastsignal bzw.
-impuls, das bzw. der um 200 Nanosekunden verzögert ist, mit SANS 200 bezeichnet ist, etc. Das Grundadressenwort
wird dann taktmäßig in das Grundadressenwort-Register 23 durch das SA/VS-100-Signal eingeführt.
Dieses Signal wird über das UND-Glied 35 zugeführt. Die Bits 9 und 10 des Grundadressenworts m>
werden mit den Bits 6 und 7 des (Nachrichten-)Zeichens über ODER-Glieder 53 und 55 zusammengefaßt und in
dem Grundadressenwort-RegisUir 23 abgespeichert. Die Bits 6 und 7 des (Nachrichten-)Zeichens von dem
Uriterkanal her werden dem ODER-Glied 54 zugeführt; b%
sie werden in dem Nachrichtenzeichenregister 24 gespeichert. Die Information, die nunmehr in dem
Grundadressenwort-Register und dem Nachrichtenzeichenregister gespeichert ist, umfaßt Teile des Grundadressenworts
und die Bits 1 bis 7 des empfangenen Nachrichtenzeichens. Diese Information wird dazu
herangezogen zu bestimmen, ob ein Befehlszeichen aus dem Speicher ausgespeichert wird und, wenn dies der
Fall sein sollte, welche Adresse der Speicherplatz des Befehlszeichens aufweist, das ausgegeben bzw. wiederbereitgestellt
wird. Wie oben bereits erwähnt, wird dann, wenn das Bit 11 des Grundadressenworts ein
Binärzeichen 1 ist, und wenn das Bit 6 oder 7 der Nachricht durch ein Binärzeichen 1 gebildet ist, durch
das Zeichenverknüpfungsglied 22 ein Sperr-Befehlszeichensignal IHBCCW abgegeben, welches die Ausgabe
bzw. Wiederbereitstellung eines Befehlszeichens aus dem Speicher (siehe F i g. 8b und 12) verhindert.
200 Mikrosekunden nach Aufnahme des Signals SANS von der Eingabe/Ausgabe-Multiplexeinrichtung
wird ein 5/4NS-200-Signal und das UND-Glied 112
abgegeben, wodurch das Girundadressenwort-Flipflop 106 zurückgestellt wird. Zu diesem Zeitpunkt erfolgt
eine Entscheidung darüber, ob ein Befehlszeichen auszugeben, bzw. wiederbereitzustellen ist oder ob das
(Daten-)Zeichen unmittelbar abzuspeichern ist. Wenn ein IH BCC W-Signal von dem Verknüpfungsgatter 22
abgegeben worden ist, wird dieses Signal dem UND-Glied 119 (Fig. 9) und dem Inverter 116
zugeführt. Das betreffende /HBCCW-Signal und das
verzögerte TCW-Signal von der Verzögerungsschaltung
127 her machen das Verknüpfungsglied 119 übertra.üiingsfähig, so daß das Signal über das
ODER-Glied 146 übertragen wird und das Setzen des DATS-Flipflops 124 bewirkt. Das von dem ODER-Glied
146 abgegebene Signal wird über das ODER-Glied 105 übertragen und als Signal SlNT der Eingabe/Ausgabe-Multiplexeinrichtung
zugeführt. Gleichzeitig bewirkt das Signal DATAST von dem 1-Ausgang des
DATS-Flipflops 124 die Abgabe von Signalen an den
Befehlscodierer 15, an den Byte-Codierer 16 und an den Adressen-Codierer 17. Das von der Folgesteuereinrichtung
13 abgegebene DATXST-Signal bewirkt ferner,
daß das Verknüpfungsglied 27(F i g. 8a) übertragungsfähig wird, so daß das (Nachrichten-)Zeichen, das von dem
Unterkanal her aufgenommen worden ist, der Eingabe/ Ausgabe-Multiplexeinrichtung zugeführt wird.
Dieses Zeichen von dem Unterkanal her wird in dem Speicher durch die Eingabe/Ausgabe-Multiplexeinrichtung
abgespeichert, indem ein indirektes Steuerwort für die Adressierung und Steuerung benutzt wird. Die zum
Zeitpunkt der Unterbrechung vorhandene Adresse stellt dabei die Adresse des indirekten Steuerworts dar,
die dem betreffenden Unterkanal zugehörig ist. Die Befehls-Leitungen von der Datenübertragungssteuereinrichtung
legen dabei fest, daß die indirekte Adressierung anzuwenden i;;t. Ferner wird die Anwendung
eines indirekten Steuerworts für die Zeichenspeicherung in dem Speicher festgelegt.
Wenn die Eingabe/Ausgabe-Multiplexeinrichtung das (Nachrichten-)Zeichen in dem Speicher abgespeichert
hat, gibt die Eingabe/Ausgabe-Multiplexeinrichtung bzw. Multipliziereinrichtung· ein SMMS-Signal an die
Datenübertragungssteuereinrichtung ab. Dieses SANS-Signal
wird durch die Anitwortabtastsignal-Verzögerungsschaltung
21 um die 200 Mikrosekunden verzögert. Das betreffende Signal tritt dann an einem Eingang
des UND-Gliedes 154 auf. Gleichzeitig wird das DATAST-S\gna\ von dem !-Ausgang des Flipflops 124
her durch die Verzögerungsschaltung 132 verzögert und an den anderen Eingang des UND-Gliedes 154 angelegt.
Dadurch wird das betreffende UND-Glied 154 übertragungsfähig gemacht. Das UND-Glied 154 gibt dann ein
Signal ab, durch das das DATS-Flipflop 124 zurückgestellt wird. Dasselbe Signal wird außerdem über das
ODER-Glied 147 dem Rückstelleingang des RXDATA-Anforderungs-Flipflops 102 zugeführt, das dadurch
zurückgestellt wird.
Das Antwortabtastsignal bzw. der Antwortabtastimpuls wird ferner durch die Antwortabtastsignal-Verzögerungssteuerschaltung
21 verzögert und als Signal SANS 250 dem einen Eingang des UND-Gliedes 137
(Fig. 9) zugeführt. Da das ÄX-Datenanforderungs-Flipflop
102 und das RXSTA T-Anforderungs- Flipflop 136 zurückgestellt sind, geben diese Flipflops ferner
Signale an die anderen beiden Eingänge des UND-Gliedes 137 ab, das dadurch übertragungsfähig ist und ein
SCYCOMP- bzw. Zyklenvollständigkeits-Signal abgibt, das der Rückstellklemme des Datenspeichersperr-Flipflops
140 zugeführt wird. Dieses Flipflop 140 wird damit zurückgestellt. Das betreffende SCKCOMASignal
wird ferner der Abtaststeuerschaltung 9 (F i g. 8a) zugeführt, wodurch der Zähler 10 veranlaßt wird, mit
der Zählung erneut zu beginnen und Abtastsignale an die anderen Unterkanäle 7a bis Tn in der Datenübertragungssteuereinrichtung
abzugeben.
Zurückkommend auf die Verhältnisse, bei denen die Unterbrechungszustandsablaufsteuereinrichtung sich
im Grundadressenwort-Zustand befindet, d. h. dann, wenn das Grundadressenwort-Flipflop 106 gesetzt ist,
sei nunmehr jedoch angenommen, daß kein IHBCCW-Signal von der Verknüpfungsschaltung bzw. Logik 22
(Fig.8b) geliefert wird. Der niedrige Signalpegel des
/HeCCW-Signals, das der in Fig. 9a und 9b gezeigten
Unterbreehungszustands-Ablaufsteuerschaltung 13 zugeführt wird, wird durch den Inverter 116 invertiert und
an das UND-Glied 113 abgegeben. Das von der Verzögerungsschaltung 124 abgegebene verzögerte
7TW-Signal und das Signal SANS 200 werden dem
UND-Glied 113 zugeführt, das dadurch in den übertragungsfähigen Zustand gelangt und ein Signal an
das ODER-Glied 105 abgibt. Dieses Signal gelangt dann zu dem Setzeingang des Befehlszeichen-Flipflops 122
hin, das dadurch gesetzt wird. Das dem ODER-Glied 105 zugeführte Signal bewirkt, daß das betreffende
ODER-Glied 105 ein S/A/T-Signal an die Eingabe/Ausgabe-Multiplexeinrichtung
in der oben beschriebenen Weise abgibt. Das Flipflop 122 gibt ein CCW-Signal ab,
das dem Befehlscodierer 15 und den Verknüpfungsgliedern 29 und 32 zugeführt wird. Dadurch wird die
Adresse eines Befehlszeichens von dem Grundadressenwort-Register 23 und dem Befehlszeichen-Register 24
zu der Eingabe/Ausgabe-Multiplexeinrichtung hingeleitet, so daß ein Befehlszeichen aus einem bestimmten
Adressenspeicherplatz des Speichers herausgeführt werden kann. Die Eingabe/Ausgabe-Multiplexeinrichtung
benutzt das Signal SINT sowie die von den Verknüpfungsgliedern 29 und 32 gelieferten Signale
dazu, das bezeichnete Befehlszeichen aus dem Speicher auszuwählen und über die Datenausgabeleitungen an
das Daten-»0«-Register 20 zusammen mit dem Signal SANS zurückzuführen, durch das das betreffende
Befehlszeichen in das Register 20 eingeführt wird. Das Befehlszeichen wird sodann dem Decoder 43, dem
UND-Glied 57, dem Verknüpfungsglied 44, einem Markierungszeichen-Vergleicher 39 und einem Markierungszeichen-Register
41 (Fig.8b) zugeführt. Wenn kein Paritätsfehler vorhanden ist, weist das entsprechende
Fehlersigna! PA RRRR von dem Unterkanal her einen niedrigen Spannungspegel auf. Dieser niedrige
Spannungspegel wird durch den Inverter 60 (Fig.8b) invertiert und dem UND-Glied 40 zusammen mit dem
Signal SANSiOQ und dem Signal CCW zugeführt. Dadurch wird das betreffende UND-Glied 40 übertragungsfähig,
was zur Folge hat, daß ein Impuls an das Markierungszeichen-Register 41 und an das Verknüpfungsglied
44 abgegeben wird. Durch diesen Impuls wird der Markierungszeichen-Feldteil des Befehlszeichens in
ίο das Markierungszeichen-Register 41 eingeführt, und außerdem wird das Ausgangssignal des Decoders 43
über das Verknüpfungsglied 44 dem Register 47a bis 47n zugeführt, das dem gerade bedienten Unterkanal Ta bis
Tn entspricht. Der Decoder 43 decodiert die Befehle in
dem C-FeId des Befehlszeichens, währenddessen die Neusynchronisationsbits und die Paritätsfehlerbits direkt
in dem Speicherregister 47a bis 4Tn gespeichert werden.
Sämtliche einem Befehlszeichen zugehörigen Befehle mit Ausnahme des Paritätsfehlersperrbits werden unberücksichtigt gelassen, wenn das empfangene (Nachrichten-)Zeichen einen Paritätsfehler enthält. Wenn das betreffende Zeichen einen Paritätsfehler enthält, können oas Befehlszeichen, das auf Grund des betreffenden Zeichens ausgegeben bzw. bereitgestellt worden ist, und das damit zusammengefaßte Grundadressenwort ein falsches Befehlszeichen sein, weshalb die Befehle von dem Befehlszeichen unberücksichtigt bleiben. Aus F i g. 8b dürfte dabei ersichtlich sein, daß das Verknüpfungsglied 40 durch das Paritätsfehlersignal PARERR gesperrt wird, das durch den Inverter 60 invertiert dem betreffenden Verknüpfungsglied 40 zugeführt wird. Dieses invertierte Fehlersignal PA- RERR bewirkt mit Sperren des Verknüpfungsgliedes 40, daß das Signal SANS 100 nicht zu dem Markierungssignal-Register 41 hin übertragen wird. Das betreffende Fehlersignal PARERR wird ferner durch den Inverter 121 (F i g. 9a) invertiert, was zur Folge hat, daß das Verknüpfungsglied 138 gesperrt wird. Dadurch wird
Sämtliche einem Befehlszeichen zugehörigen Befehle mit Ausnahme des Paritätsfehlersperrbits werden unberücksichtigt gelassen, wenn das empfangene (Nachrichten-)Zeichen einen Paritätsfehler enthält. Wenn das betreffende Zeichen einen Paritätsfehler enthält, können oas Befehlszeichen, das auf Grund des betreffenden Zeichens ausgegeben bzw. bereitgestellt worden ist, und das damit zusammengefaßte Grundadressenwort ein falsches Befehlszeichen sein, weshalb die Befehle von dem Befehlszeichen unberücksichtigt bleiben. Aus F i g. 8b dürfte dabei ersichtlich sein, daß das Verknüpfungsglied 40 durch das Paritätsfehlersignal PARERR gesperrt wird, das durch den Inverter 60 invertiert dem betreffenden Verknüpfungsglied 40 zugeführt wird. Dieses invertierte Fehlersignal PA- RERR bewirkt mit Sperren des Verknüpfungsgliedes 40, daß das Signal SANS 100 nicht zu dem Markierungssignal-Register 41 hin übertragen wird. Das betreffende Fehlersignal PARERR wird ferner durch den Inverter 121 (F i g. 9a) invertiert, was zur Folge hat, daß das Verknüpfungsglied 138 gesperrt wird. Dadurch wird
•to dann das Datenspeichersperr-Flipflop 140 nicht gesetzt.
Wenn kein Paritätsfehler auftritt, werden die Befehle
in dem Befehlszeichen durch den Decoder 43 decodieri
und in den Speicherregistern 47a bis 47/j zum Zeitpunkl
des Auftretens des Signals SANSiOQ gespeichert Wenn das C-FeId des Befehlszeichens eine Codekombination
100 enthält, die einen Datenspeichersperrbefeh! anzeigt, gibt der Decoder 43 ein Datenspeichersperrsignal
DATASTIHB ab, das der Unterbrechungszustands-Folgesteuereinrichtung 13 und dem einen Eingang de;
5ü UND-Gliedes 138 (Fig.9a) zugeführt wird. Da;
CCW-Signal des Flipflops 122 wird einem zweiter Eingang des UND-Gliedes 138 zugeführt. Wenn keir
Paritätsfehler vorhanden ist, wird der niedrige Span nungspegel des Fehlersignals PARERR durch der
Inverter 121 invertiert und einem dritten Eingang dei UND-Gliedes 138 zugeführt. Mit Zuführen des Signal!
SANS 100 zu dem vierten Eingang des UND-Gliede:
138 hin wird dann das Datenspeichersperr-Flipflop 14(
gesetzt, wodurch von dessen !-Ausgang ein Ausgangs
bo signal abgegeben wird. Wenn das betreffende Flipflof
140 gesetzt ist, bewirkt das von seinem 0-Ausgang mi niedrigem Signalpegel auftretende Signal eine Sperrunj
der UND-Glieder 125 und 142, so daß das U475-Flip
flop 124 im Anschluß an das Befehlszeichen oder dei TAGS-Zustand nicht gesetzt werden kann.
Wenn das Befehlszeichen ein Befehlsfeld (011 entsprechend einer nunmehrigen Beendigung oder (111
entsprechend einer nunmehrigen Markierung enthält
wird dieses Befehlsfeld durch den Decoder 43 decodiert, wodurch ein Binärzeichen 1 in den T- oder M-Speicherplatz
des richtigen Speicherregisters 47a bis 47/i eingeführt wird. Ferner wird ein Signal TERM oder
MARKER an die Unterbrechungszustands-Ablaufsteuereinrichtung
13 (F i g. 8a und 9) abgegeben. Dieses zuletzt genannte Signal wird dem ODER-Glied 107
zugeführt, das ein Signal an einen Eingang der Eingänge des UND-Gliedes 115 abgibt. Zu diesem Zeitpunkt ist
das Befehlszeichen-Flipflop 122 gesetzt, so daß das Signal CCW an dem 1-Ausgang vorhanden ist. Dieses
CC W-Signal wird einem zweiten Eingang des UND-Gliedes
115 zugeführt, welches dadurch übertragungsfähig ist. Auf diese Weise wird das Signal SANS 100 über
das betreffende UND-Glied 115 und das ODER-Glied 131 übertragen, wodurch das RXSTA T-Anforderungs-Flipflop
136 gesetzt wird.
Zum Zeitpunkt des Auftretens des Signals SANS 200 wird das Befehlszeichen-Flipflop 122 durch das
CCW-Signal zurückgestellt. Dieses Signal wird dabei durch die Verzögerungsschaltung 128 verzögert und
dem einen Eingang des UND-Gliedes 152 zugeführt. Das Signal SANS200 wird dem anderen Eingang des
UND-Gliedes 152 zugeführt. Das von dem UND-Glied 152 abgegebene Signal, das mit CCWANS bezeichnet
ist, wird dem UND-Glied 57 (Fig.8b) zugeführt, das dadurch übertragungsfähig wird. Wenn das Bit 5 des
Befehlszeichens ein Binärzeichen 1 ist, wird dieses Binärzeichen 1 über das UND-Glied 57 übertragen und
als Setzsignal dem Setzeingang des Paritätssperr-Flipflops 69 zugeführt, das dadurch gesetzt wird. Wenn
das Paritätssperr-Flipflop gesetzt ist, wird das UND-Glied 59 gesperrt. Dadurch ist verhindert, daß jeglicher
dem empfangenen (Nachrichten-)Zeichen zugehöriger Paritätsfehlerzustand in den Speicherregistern gespeichert
wird.
Zum Zeitpunkt des Auftretens des Signals SANS200
wird eine Entscheidung darüber vorgenommen, ob ein Markierungszeichen gespeichert wird, ob ein Datenzeichen
gespeichert wird oder ob überhaupt kein Zustand der Unterbrechungszustands-Ablaufsteuereinrichtung
eingegeben wird. Diese Entscheidung erfolgt mit Hilfe eines Markierungszeichen-Vergleichers 39, der das
Markierungsfeld des in dem Markierungszeichen-Register 41 gespeicherten Befehlszeichens mit dem Markierungsfeld
des in dem Grundadressenwort-Register 23 gespeicherten Grundadressenwortes vergleicht. Wenn
diese beiden Markierungsfelder übereinstimmen, wird ein Markierungsvergleichssignal TAGCMP von dem
Markierungszeichen-Vergleicher 39 abgegeben und der in F i g. 8a und 9 dargestellten Unterbrechungszustands-Ablaufsteuereinrichtung
13 zugeführt. Das TACCMP-Signal wird über das ODER-Glied 126 den UND-Gliedern
125 und 143 zugeführt, Der Zustand des DATA ST/Wß-Flipflops 140 bestimmt, ob das UND-Glied
125 oder das UND-Glied 143 übertragungsfähig gemacht wird. Wenn das Befehlszeichen einen Befehl
zur Sperrung der Einspeicherung des empfangenen Datenzeichens enthält, dann ist das Flipflop 140, wie
oben beschrieben, gesetzt, so daß das UND-Glied 143 übertragungsfähig ist. Wenn das C-FeId des Befehlszeichens
einen anderen Befehl enthält, ist das Flipflop 140 nicht gesetzt, so daß das UND-Glied 125 übertragungsfähig
ist.
Wenn das Flipflop 140 nicht gesetzt ist, ist das UND-Glied 125 übertragungsfähig, so daß das Signal
SANS200 über das betreffende UND-Glied 125 und das
ODER-Glied 146 dem 5-Eingang des n475-Flipflops 124 zugeführt wird, das dadurch gesetzt wird. Das
Signal, durch das das Flipflop 124 gesetzt wird, gelangt ferner zu einem Eingang des ODER-Gliedes 105 hin,
welches das Signal SlNT abgibt. Durch Setzen des Flipfiops 124 wird die Ablaufsteuereinrichtung 13 in den
Datenspeicherzustand übergeführt, wobei ein Signal DATASTan einem Ausgang des Flipflops 124 auftritt.
Dieses DATAST-Signal wird dem Befehlscodierer 15,
dem Byte-Codierer 16 und dem Adressen-Codierer 17 zugeführt. Auf diese Weise werden Befehls-, Byte- und
Adressensignale in Begleitung des Signals SiNT der Eingabe/ Ausgabe- Multiplexeinrichtung zugeführt.
Die Speicheradressierung, die bezüglich des Datenspeicherzustands eindeutig ist, wird durch das Adressenbit
LSB niedrigster Wertigkeit von den Speicherregistern 47a bis 47n her gesteuert Ein Teil der
Speicheradresse eines indirekten Steuerworts wird in einem der Speicherregister 47a bis 47n gespeichert. Das
indirekte Steuerwort wird dann dazu herangezogen, die Adresse eines Bereichs oder einer Tabelle eines
Speicherplatzes zu erhalten, an dem die (Nachrichten-) Zeichen abzuspeichern sind. Durch Umschalten des
Adressenbits niedrigster Wertigkeit zu der Eingabe/ Ausgabe-Multiplexeinrichtung hin kann selektiv eine
Adressierung eines der beiden unterschiedlichen indirekten Steuerwörter erfolgen und damit wirksam eine
Umschaltung von einer Tabelle auf eine andere Tabelle vorgenommen werden. Die in den Speicherregistern
47a bis 47n gespeicherte Bitadressenlage niedrigster Wertigkeit des indirekten Steuerworts bestimmt,
welches der beiden indirekten Steuerwörter durch die Eingabe/Ausgabe-Multiplexeinrichtung ausgewählt
wird. Ein in dieser Speicherstelle des indirekten Steuerworts des Speicherregisters gespeichertes Binärzeichen
0 bewirkt die Auswahl des ersten indirekten Steuerworts aus dem Speicher durch die Eingabe/Ausgabe-Multiplexeinrichtung,
und ein in der Position des indirekten Steuerworts des Speicherregisters gespeichertes
Binärzeichen 1 bewirkt die Auswahl des zweiten indirekten Steuerworts aus dem Speicher. Dieses Signal,
das die Multiplexeinrichtung veranlaßt, von dem ersten indirekten Steuerwort zu einem zweiten indirekten
Steuerwort umzuschalten, ist mit SWICW bezeichnet; es wird von den Speicherregistern 47a bis 47n dem
Adressencodierer 17 zugeführt und über das Verknüpfungsglied 36 zu der Eingabe/Ausgabe-Multiplexeinrichtung
(Fig. 8b) hin geleitet.
Wenn die Eingabe/Ausgabe-Multiplexeinrichtung bezüglich
der Speicherung eines (Daten-)Zeichens unterbrochen wird, wird das Antwortsignal SANS zum
Zeitpunkt SANS200 über das UND-Glied 154 (F i g. 9)
geleitet, da dieses UND-Glied durch das von der Verzögerungsschaltung 132 abgegebene Signal DATST
übertragungsfähig gemacht ist. Das von dem UND-Glied 154 abgegebene Signal DASTANS stellt ein
Signal dar, welches das Flipflop 124 zurückgestellt wird und welches ferner sicherstellt, daß das PE //v7/-Flipflop
69 (F i g. 8b) zurückgestellt wird. Das DASTA NS-S\gna\
wird ferner über das ODER-Glied 147 zur Zurückstellung des RX DA ΤΛ-Anforderungs- Flipflops 102
(Fig. 9) abgegeben.
Vor der Zurückstellung des Paritätsfehlersperr-Flipflops
69 wird zum Zeitpunkt SANS 100 ein (Nachrichten-)Zeichenparitätsfehlerstand
in dem Speicherregister eingestellt, wenn ein Paritätsfehler auftritt und wenn das Flipflop 69 nicht gesetzt ist. Durch ein von
dem Null-Ausgang des Flipflops 69 abgegebenes Signal und durch ein von dem UND-Glied 58 abgegebenes
Signal wird das UND-Glied 59 übertragungsfähig gemacht, wodurch veranlaßt wird, daß ein Binärzeichen
1 in der Paritätsfehler-Position der Speicherregister 47a bis 47η abgespeichert wird. Wenn das RX STAT-Aniorderungs-Flipflop
136 zum Zeitpunkt SANS250 zurückgestellt ist, veranlassen das von dem RXDATA-Anforderungs-Flipflop
102 abgegebene Signal, das von dem Flipflop 136 abgegebene Signal und der SANS25O-Abtaitimpuls,
daß das UND-Glied 137 ein Zyklenvollständigkeitssignal SCYCOMP abgibt. Dieses SCYCOMP-Signal
bewirkt die Rückstellung des Datenzustandssperr-Flipflops
140 (F i g. 9), und ferner bewirkt dieses Signal die Rückstellung der Abtastersteuerschaltung 9
(F ig. 8a).
Wenn demgegenüber das RX STAT-Kruoraerungs- is
Flipflop 136 zum Zeitpunkt SANS250 gesem ist, wird
das Verknüpfungsglied 111 durch ein von dem Null-Ausgang des Flipflops 102 abgegebenes Signal,
durch ein von dem Flipflop 136 abgegebenes Signal und durch das über das ODER-Glied 130 abgegebene
S/i/VS-lSO-Signal übertragungsfähig. Dieses von dem
UND-Glied 111 abgegebene Signalljewirkt das Setzen des RX STAT-Fi\pf\ops 158; es bewirkt eine Unterbrechung
oder die Abgabe des S/NT-Signals über das ODER-Glied 105 an die Eingabe/Ausgabe-Multiplexeinrichtung.
Wenn das betreffende Flipflop 158 gesetzt ist, gibt es von seinem 1-Ausgang das RXSTAT-S\gna\
ab. Dieses ÄAS7/4jT-Signal wird dem Verknüpfungsglied
25 (F i g. 8) zugeführt; es bewirkt die Übertragung der Zustandssignale aus den Speicherregistern 47a bis
47n zu der Eingabe/Ausgabe-Multiplexeinrichtung hin,
und zwar über die »Dateneingabe«-Leitungen. Gleichzeitig werden RXSTAT-Signal und Signale von der
Abtaststeuerschaltung 9 her dem Befehlscodierer 15, dem Byte-Codierer 16 und dem Adressen-Codierer 17
zugeführt, der Signale liefert, die der Eingabe/Ausgabe-Multiplexeinrichtung
zugeführt werden.
Wie zuvor ausgeführt, kann das Pufferschaltbit in dem Befehlszeichen dazu herangezogen werden, von dem
ersten indirekten Steuerwort auf ein zweites indirektes Steuerwort umzuschalten und damit Daten von einem
Bereich des Speichers in einen anderen Speicherbereich zu steuern. Diese Umschaltung erfolgt durch eine
Schaltung, umfassend die Inverter 71 und 72 und die UND-Glieder 74 und 75 gemäß Fig.8b. Wenn ein
Binärzeichen 1 in einer Pufferschaltbildposition des Befehlszeichens enthalten ist, hat dies zur Folge, daß ein
Binärzeichen 1 in der SlV-Position eines der Speicherregister
47a bis 47/j abgespeichert wird. Dieses Binärzeichen
1 aus der S W- Position des Speicherregisters bewirkt die Abgabe eines Signals an das UND-Glied 51.
Wenn das RXSTA T-Flipflop gesetzt ist, wird ein
RXSTA T-Signal dem Verknüpfungsglied 51 zugeführt,
so daß mit Zuführung des Signals SANSXOO zu dem UND-Glied 51 dieses UND-Glied übertragungsfähig ist
und einen Impuls an die UND-Glieder 74 und 75 abgibt. Das Binärzeichen in der ICW- Position (indirektes
Steuerwort) des Speicherregisters 47a bis 47n wird über den Inverter 71 und das UND-Glied 74 bzw. über das
UND-Glied 75 und den Inverter 72 zugeführt, so daß das betreffende Binärzeichen in der ICW- Position
geändert wird. Wenn z. B. ein Binärzeichen 1 in der ICW-Position gespeichert ist, wird dieses Binärzeichen
1 dem UND-Glied 75 zusammen mit dem Signal von dem UND-Glied 51 her zugeführt. Dadurch wird ein
Binärzeichen 1 am Ausgang des UND-Gliedes 75 erzeugt. Dieses Binärzeichen 1 wird durch den Inverter
72 invertiert, wodurch ein Binärzeichen 0 in der ICW- Position des Registers 47a bis 47/j eingeschrieben
wird. Zum nächsten Zeitpunkt bewirkt der SANS 100-Abtastimpuls,
daß ein Signal am Ausgang des UND-Gliedes 51 auftritt. Damit wird das Binärzeichen 0
aus der /CW-Position durch den Inverter 71 invertiert
und dem UND-Glied 74 zugeführt, wodurch dieses UND-Glied 74 übertragungsfähig wird. Dieses von dem
UND-Glied abgegebene Signal bewirbt dann die Einspeicherung eines Binärzeichens 1 in der ICW-Position
des Speicherregisters 47a bis 47/j. Das aus der /CW-Position abgegebene Signal wird über den
Adressencodierer 17 der Eingabe/Ausgabe-Multiplex einrichtung zugeführt
Zum Zeitpunkt des Auftretens des Signals bzw. Impulses SANS200 wird das UND-Glied 155 (Fig.9)
durch das RXSTA T-Signal und durch SANS 200-Signal
übertragungsfähig. Das UND-Glied 155 gibt ein Signal ab, durch das das RXSTAT-Flipflop 158 zurückgestellt
und das RX XEC-Flipflop 159 gesetzt wird.
Dadurch wird ein SINT-Signa\ über das ODER-Glied
105 der Eingabe/Ausgabe-Multiplexeinrichtung zugeführt. Das K-YSSC-Flipfiop 159 gibt das RX X EC-Signal
ab, das dem Ausführungscodierer 28, dem Befehlscodierer 15, dem Byte-Codierer 16 und dem
Adressen-Codierer 17 zugeführt wird. Diese Codierer liefern Signale, welche eine Programmunterbrechung
hervorrufen. Durch Abgabe der betreffenden Signale an die Unterbrechungspegelleitungen wird dem Programm
angezeigt, welcher Unterkanal vor der Unterbrechung einen Zustand gespeichert hat, und ferner wird dem
Programm angezeigt, welcher gespeicherte Zustand die Unterbrechung bewirkt.
Das S/4MS-Signal wird nach Wiederaufnahme von
der Eingabe/Ausgabe-Multiplexeinrichtung verzögert und zum Zeitpunkt SANS 200 als SANS 200-Signal an
das UND-Glied 156 abgegeben. Das Signal SANS200 und das von der Verzögerungsleitung 134 abgegebene
Signal bewirken, daß das UND-Glied 156 ein Signal abgibt, welches das RX XEC-Flipüop 159 und das
ftYSTttr-Anforderungs-Flipflop 136 veranlaßt, zurückgestellt
zu werden. Zum Zeitpunkt SANS 250 wird das UND-Glied 137 durch das Signal von dem
RX a47>t-Anforderungs-Flipflop 102, durch das Signal
von dem RXSTA T-Anforderungs- Flipflop 136 und
durch das &4NS250-Signal übertragungsfähig gemacht,
wodurch das SCVCOMP-Signal abgegeben wird, durch
das das DATA STIHB-Flipflop 140 zurückgestellt wird. Durch das SCYCOMP-Signsl wird ferner der Abtaster
in der oben beschriebenen Weise in Betrieb gesetzt.
Im folgenden sei auf den Zustand zurückgekehrt, in welchem sich die Unterbrechungszustands-Ablaufsteuereinrichtung
im Befehlszeichenzustand befindet. Nunmehr sei aber angenommen, daß das Markierungsfeld des Grundadressenworts und das Befehlszeichen
voneinander verschieden sind. Wenn das Markierungsfeld und das Befehlszeichen in dem Markierungsfeld in
dem Grundadressenwort verschieden sind, gibt der Markierungszeichen-Vergleicher 39 ein Ausgangssignal
mit niedrigem Signalpegel ab. Dieser niedrige Signalpegel wird durch den Inverter 117 (F i g. 9) invertiert und
dem UND-Glied 118 zugeführt. Einem zweiten Eingang dieses UND-Gliedes 118 wird das verzögerte CCW-Signal
zugeführt. Wenn somit kein Paritätsfehler vorhanden ist, tritt das Signal PARERR mit niedrigem Pegel
auf. Dieser Pegel wird durch den Inverter 127 invertiert und dem UND-Glied 118 zugeführt. Zum Zeitpunkt
SANS 200 wird durch das Signal SANS200 das UND-Glied 118 übertragungsfähig gemacht, so daß das
TA GS- Flipflop 123 gesetzt wird. Außerdem wird ein
Unterbrechungssignal über das ODER-Glied 105 der Eingabe/Ausgabe-Multiplexeinrichtung zugeführt. Das
7/lGS-Flipflop 123 gibt ein Signal TAGS ab, das dem
Verknüpfungsglied 26 (Fig.8a) zugeführt wird. Dadurch wird der Inhalt des Markierunsszeichen-Registe'rs
41 (F i g. 8b) über das Verknüpfungsglied 26 den Dateneingabe-Leitungen zugeführt, welche den Inhalt
des Markierungszeichen-Registers zu der Eingabe/Ausgabe-Multiplexeinrichtung
hinführen. Demgemäß wird der Inhalt des Markierungszeichen-Registers 41 in den
Speicher eingeschrieben, wodurch das Grundadressenwort-Markierungsfeld
geändert wird.
Wenn das SANS-S\gna\ von der Eingabe/Ausgabe-Multiplexeinrichtung
zu den Zeitpunkten SANS200 aufgenommen wird, wird das UND-Glied 153 (F i g. 9)
übertragungsfähig, so daß das TAGS-S\gna\ von der
10
15 Verzögerungsschaltung 129 her die Zurückstellung eines T/tGS-Flipflops 123 bewirkt. Dieses verzögerte
Signal von der Schaltung 129 her wird ferner einem Eingang der UND-Glieder 142 und 144 zugeführt. Eines
dieser UND-Glieder 142,144 wird durch ein Signal von dem DATA STlHB-FWpüop 140 her übertragungsfähig
gemacht, und das &4/VS200-Signal wird dann über
eines dieser beiden UND-Glieder 142, 144 weitergeleitet. Wenn das DA TA STIHB-Flipflop 140 gesetzt ist,
wird das &4A/S200-Signa! über das UND-Glied 140 und
das ODER-Glied 147 weitergeleitet, wodurch das RX DA TÄ-Arforderungs- Flipflop 102 zurückgestellt
wird. Wenn das DATA ST/Wß-Flipflop 140 zurückgestellt
ist, ist das UND-Glied 142 übertragungsfähig, so daß das Signal SANS2O0 über das UND-Glied 142 und
das ODER-Glied 146 zum Setzen des DATS-Flipflops 124 weitergeleitet wird.
Hierzu 16 Blatt Zeichnungen
Claims (14)
1. Datenübertragungssystem zur Übertragung von Daten zwischen einer Vielzahl von Datensignaleinrichtungen
und einem Speicher, mit einer Datenübertragungssteuereinrichtung, über die die Datensignaleinrichtungen
mit einer Speichersteuereinrichtung in Verbindung bringbar sind, welche mit dem Speicher verbunden ist, dadurch gekennzeichnet,
daß in der Datenübertragungssteuereinrichtung (5) auf jedes von einer der Datensignaleinrichtungen
(6a bis 6n) abgegebene Zeichen hin an Hand einer die betreffende Datensignaleinrichtung
bezeichnenden Kanalnummer eine Adresse gebildet wird, unter der in dem genannten Speicher (3) ein für
die betreffende Datensignaleinrichtung (6a bis %n) speziell vorgesehenes Grundadressenwort (BAW)
ausgelesen wird, daß in der Datenübertragungssteuereinrichtung (5) das jeweils aus dem Speicher
(3) ausgelesene Grundadressenwort (BA W) mit dem von der betreffenden Datensignaleinrichtung (6a bis
6n) abgegebenen Zeichen unter Bildung einer Adresse verknüpft wird, daß mittels der so
gebildeten Adresse aus dem Speicher (3) ein Befehlszeichen ausgelesen wird und daß dieses
Befehlszeichen in der Datenübertragungssteuereinrichtung (5) nach Auswertung zur Ausführung des
durch dieses Befehlszeichen festgelegten Befehls herangezogen wird.
2. Datenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß in der Datenübertragungssteuereinrichtung
(5) jeweils ein Teil des aus dem Speicher (3) jeweils ausgelesenen Grundadressenwortes
(BA W) mit einem Teil des von einer Datensignaleinrichtung (6a his 6n) abgegebenen
Zeichens zur Sperrung der Wiederbereitstellung eines Befehlszeichens (CCC) aus dem Speicher (3)
verknüpft wird.
3. Datenübertragungssystem nach Anspruch 2, dadurch gekennzeichnet, daß ein mittels der
Datenübertragungssteuereinrichtung (5) von einer Datensignaleinrichtung (6a bis 6n) aufgenommenes
Zeichen in dem Fall in dem Speicher (3) abgespeichert wird, daß die Bereitstellung eines Befehlszeichens
(CCC) gesperrt ist.
4. Datenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß in der Datenübertragungssteuereinrichtung
(5) ein Markierungsteil eines aus dem Speicher (3) ausgelesenen Grundadressenwortes
(BA W) mit einem Markierungsteil eines aus dem Speicher (3) ausgelesenen Befehlszeichens
(CCC) verglichen und der Markierungsteil des betreffenden Grundadressenwortes (BAW) nach
einer Modifizierung wieder in den Speicher (3) eingeschrieben wird.
5. Datenübertragungssystem nach Anspruch 4, dadurch gekennzeichnet, daß das modifizierte
Grundadressenwort (BA W) an demselben Speicherplatz des Speichers (3) abgespeichert wird, aus dem
das nicht modifizierte Grundadressenwort (BAW) aus dem Speicher (3) ausgespeichert worden ist.
6. Datenübertragungssystem nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in
dem Speicher (3) die Befehlszeichen (CCC) in einer Vielzahl von Speichertabellen gespeichert sind,
deren jede Befehlszeichen enthält, welche Zeichen eines gesonderten Codesatzes entsprechen, daß das
Auslesen eines Grundadressenwortes (BA W) aus dem Speicher (3) auf das Auftreten eines ersten
Zeichens von einer Datensignaleinrichtung unter Bildung eines ersten Befehlszeichens (CCC) und
eines modifizierten Grundadressenwortes erfolgt und daß das Auslesen eines zweiten Befehlszeichens
(CCC) auf die Zusammenfassung eines zweiten Zeichens von der betreffenden Datensignaleinrichtung
mit dem zuvor gebildeten modifizierten Grundadressenwort (BA W^erfolgt.
7. Datenübertragungssystem nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in
dem Speicher (3) in einer ersten Tabelle enthaltene Befehlszeichen (CCC) zur Festlegung von Zeichen
eines ersten Codesatzes dienen, daß in einer zweiten Tabelle des Speichers (3) enthaltene Befehlszeichen
(CCC) selektiv den Übergang von Operationen von der ersten Tabelle zu einer dritten Tabelle zu steuern
gestatten, in der Befühlszeichen enthalten sind, die die Verwendung von Zeichen eines zweiten
Codesatzes festlegen, und daß in einer vierten Tabelle des Speichers (3) enthaltene Befehlszeichen
(CCC) selektiv Operationen von der dritten Tabelle zu der ersten Tabelle überzuführen gestatten.
8. Datenübertragungssystem nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß in
der Datenübertragungssteuereinrichtung (5) an Hand des jeweiligen Zeichens das Vorliegen eines
Nachrichtenendes bestimmbar ist und daß ein hierfür charakteristisches Zustandswort in dem
Speicher (3) abspeicherbar ist.
9. Datenübertragungssystem nach Anspruch 8, dadurch gekennzeichnet, daß ein für das Ende einer
Nachricht charakteristisches Schlußzeichen mit einer Anzahl von nachfolgenden Zusatzzeichen in
dem Speicher (3) abspeicherbar ist.
10. Datonübertragungssystem nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß in der
Datenübertragungssteuereinrichtung (5) bestimmbar ist, ob das jeweils aufgenommene Zeichen das
Endzeichen einer Synchronnachricht ist, und daß auf die Ermittlung eines solchen Endzeichens hin die
Datenübertragungssteuereinrichtung (5) in einen Suchbetrieb übergeht.
11. Datenübertragungssystem nach einem der
Ansprüche 1 bis 10, dadurch gekennzeichnet, daß bei Ermittlung bestimmter Markierungszeichen durch
die Datenübertragungssteuereinrichtung (5) ein Datenübertragungs-Programmabiaul unterbrechbar
ist.
12. Datenübertragungssystem nach einem der Ansprüche 1 bis 1 !,dadurch gekennzeichnet,daß zur
Ansteuerung des Speichers (3) von der Datenübertragungssteuereinrichtung (5) indirekte Steuerwörter
dienen.
13. Datenübertragungssystem nach Anspruch 12, dadurch gekennzeichnet, daß die indirekten Steuerwörter
zur Festlegung von Speicherbereichen für die Speicherung von Zeichen ausgenutzt sind.
14. Datenübertragungssystem nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß
mittels der Datenübertragungssteuereinrichtung (5) eine Querparität des jeweils aufgenommenen
Zeichens geprüft wird und daß bei Ermittlung eines Paritätsfehlers ein Fehlermeldesignal abgegeben
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US5079270A | 1970-06-29 | 1970-06-29 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2132250A1 DE2132250A1 (de) | 1972-01-05 |
DE2132250B2 true DE2132250B2 (de) | 1978-10-12 |
DE2132250C3 DE2132250C3 (de) | 1979-06-13 |
Family
ID=21967452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2132250A Expired DE2132250C3 (de) | 1970-06-29 | 1971-06-29 | Datenübertragungssystem |
Country Status (5)
Country | Link |
---|---|
US (1) | US3618031A (de) |
JP (1) | JPS5617685B1 (de) |
CA (1) | CA934066A (de) |
DE (1) | DE2132250C3 (de) |
GB (1) | GB1352055A (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5040932B1 (de) * | 1970-12-26 | 1975-12-27 | ||
US3729718A (en) * | 1970-12-29 | 1973-04-24 | Gte Automatic Electric Lab Inc | Computer having associative search apparatus |
US3740719A (en) * | 1970-12-29 | 1973-06-19 | Gte Automatic Electric Lab Inc | Indirect addressing apparatus for small computers |
US3729711A (en) * | 1970-12-29 | 1973-04-24 | Automatic Elect Lab | Shift apparatus for small computer |
US3805245A (en) * | 1972-04-11 | 1974-04-16 | Ibm | I/o device attachment for a computer |
US3805252A (en) * | 1972-07-21 | 1974-04-16 | Ultronic Systems Corp | Full message erase apparatus for a data processing printout system |
US3748650A (en) * | 1972-08-21 | 1973-07-24 | Ibm | Input/output hardware trace monitor |
FR2253420A5 (de) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
JPS5178643A (en) * | 1974-12-29 | 1976-07-08 | Fujitsu Ltd | Sabuchaneru memori akusesuseigyohoshiki |
US4012718A (en) * | 1975-04-11 | 1977-03-15 | Sperry Rand Corporation | Communication multiplexer module |
GB1549821A (en) * | 1975-04-11 | 1979-08-08 | Sperry Rand Corp | Communications multiplexer module |
US4016548A (en) * | 1975-04-11 | 1977-04-05 | Sperry Rand Corporation | Communication multiplexer module |
US4025906A (en) * | 1975-12-22 | 1977-05-24 | Honeywell Information Systems, Inc. | Apparatus for identifying the type of devices coupled to a data processing system controller |
US4126898A (en) * | 1977-01-19 | 1978-11-21 | Hewlett-Packard Company | Programmable calculator including terminal control means |
US4336588A (en) * | 1977-01-19 | 1982-06-22 | Honeywell Information Systems Inc. | Communication line status scan technique for a communications processing system |
US4225919A (en) * | 1978-06-30 | 1980-09-30 | Motorola, Inc. | Advanced data link controller |
US4346452A (en) * | 1978-09-05 | 1982-08-24 | Motorola, Inc. | NRZ/Biphase microcomputer serial communication logic |
US4356545A (en) * | 1979-08-02 | 1982-10-26 | Data General Corporation | Apparatus for monitoring and/or controlling the operations of a computer from a remote location |
US4788657A (en) * | 1983-12-27 | 1988-11-29 | American Telephone And Telegraph Company | Communication system having reconfigurable data terminals |
KR0167644B1 (ko) * | 1995-11-30 | 1999-02-01 | 김광호 | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 |
US5838236A (en) * | 1997-05-27 | 1998-11-17 | Diversified Systems Incorporated | Manufacturing method and apparatus |
US6918001B2 (en) * | 2002-01-02 | 2005-07-12 | Intel Corporation | Point-to-point busing and arrangement |
KR101814602B1 (ko) * | 2011-01-26 | 2018-01-30 | 삼성전자주식회사 | 원격 제어 장치 및 상기 원격 제어 장치에 의해 원격 제어되는 전자기기 |
US9734054B1 (en) * | 2016-05-23 | 2017-08-15 | Intel Corporation | Efficient implementation of geometric series |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1181461B (de) * | 1963-10-08 | 1964-11-12 | Telefunken Patent | Adressenaddierwerk einer programm-gesteuerten Rechenmaschine |
US3530439A (en) * | 1968-07-22 | 1970-09-22 | Rca Corp | Computer memory address generator |
-
1970
- 1970-06-29 US US50792A patent/US3618031A/en not_active Expired - Lifetime
-
1971
- 1971-04-26 GB GB1145471*[A patent/GB1352055A/en not_active Expired
- 1971-06-29 DE DE2132250A patent/DE2132250C3/de not_active Expired
- 1971-06-29 JP JP4759171A patent/JPS5617685B1/ja active Pending
- 1971-06-29 CA CA117012A patent/CA934066A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2132250C3 (de) | 1979-06-13 |
DE2132250A1 (de) | 1972-01-05 |
CA934066A (en) | 1973-09-18 |
GB1352055A (en) | 1974-05-15 |
US3618031A (en) | 1971-11-02 |
JPS5617685B1 (de) | 1981-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2132250B2 (de) | Datenübertragungssystem | |
DE2628363C2 (de) | Datenverarbeitungs-Netzwerk | |
DE2159848C2 (de) | Textverarbeitungssystem mit einer Anzahl peripherer Diktateingabestellen | |
DE2547035C3 (de) | Datenverarbeitungseinrichtung | |
DE1524225B2 (de) | Verfahren zum betriebe einer redigier- und wiedergabeeinrichtung | |
DE1499244B2 (de) | Steuergerät | |
DE2755897A1 (de) | Ein/ausgabe-system | |
DE2854397A1 (de) | Pufferspeichereinheit fuer ein datenverarbeitungssystem | |
DE1449530B1 (de) | Datenverarbeitungsanlage | |
DE1232374B (de) | Zusammenschaltung einer Mehrzahl datenverarbeitender Maschinen | |
DE1263069B (de) | Verfahren zum Verbinden eines Datenverarbeitungssystems mit entfernt angeordneten wählbaren Teilnehmerstationen über Telefonleitungen | |
DE2457732A1 (de) | Verfahren und anordnung zur codierung und decodierung von information | |
DE2821348A1 (de) | Digitales dialogsystem | |
DE2717163B2 (de) | Verfahren und Vorrichtungen zum Hinzufügen und Abnehmen eines zusätzlichen digitalen Informationssignals bei einer mehrpegeligen Digitalübertragung | |
DE2047628C2 (de) | Verfahren und Vorrichtung zur Nachrichtenübertragung | |
DE1449544A1 (de) | Datenverarbeitende Maschine mit ueberlappend abrufbarem Speicherwerk | |
DE1217109B (de) | Datenspeicher | |
DE1474033A1 (de) | Schaltungsanordnung zum Anschluss von datenverarbeitenden Systemen an Nachrichtensysteme | |
DE2138050A1 (de) | Datenubertragungssystern | |
DE1295595B (de) | Verfahren zur UEbertragung von Datennachrichten ueber eine digitale Datenuebertragungsanlage | |
DE1275088B (de) | Schaltungsanordnung fuer rechnergesteuerte Speichervermittlungsanlagen | |
DE2154488A1 (de) | Datenübertragungs-Unterkanal einer Datenverarbeitungsanlage | |
DE1954475B2 (de) | Daten- Ein/Ausgabestation | |
DE2025731C3 (de) | Datenendstation | |
DE2660858C1 (de) | Schaltung zur UEbertragung von durch je eine Bitgruppe darstellbaren Zeichen zwischen einer Rechenanlage und einem durch einen adressierbaren Ein-/Ausgabe Mehrfachschalter anwaehlbaren Leitungsvorsatzgeraet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US |