DE2115993C2 - Datenverarbeitungssystem - Google Patents
DatenverarbeitungssystemInfo
- Publication number
- DE2115993C2 DE2115993C2 DE2115993A DE2115993A DE2115993C2 DE 2115993 C2 DE2115993 C2 DE 2115993C2 DE 2115993 A DE2115993 A DE 2115993A DE 2115993 A DE2115993 A DE 2115993A DE 2115993 C2 DE2115993 C2 DE 2115993C2
- Authority
- DE
- Germany
- Prior art keywords
- unit
- data
- signal
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
- Executing Machine-Instructions (AREA)
- Bus Control (AREA)
Description
eine dezentrale Datenübertragung ^sispielswoise zwischen
einer peripheren Einheit und einer Speichereinheit, zwischen zwei peripheren Einheiten, zwischen der
Zentral- oder Prozessoreinheit und einer Speichereinheit und zwischen einer peripheren Einheit und der
Zentraleinheit möglich ist Hierbei wird die Datenübertragung durch die Einheit gesteuert, die eis Master oder
Kaupteinheit bestisnmt ist Die Untereinheit kann dabei
jede beliebige periphere Einheit, die Zentraleinheit oder Speichereinheit des Datenverarbeitungssystems sein.
Die Datenübertragung erfolgt dabei asynchron, wobei während der Übertragung die Haupteinheit die anderen
Einheiten an einer Datenübertragung hindert Entsprechend der Konzeption des erfindungsgemäßen Datenverarbeitungssystems
kann sowohl die Zentraleinheit als auch jede periphere Einheit auf dieselben Befehle
ansprechen. Die direkte Übertragung zwischen einer peripheren Einheit und der Speichereinheit kann dabei
unabhängig von der Zentraleinheit erfolgen, so daß auch die Möglichkeit besteht daß die periphere Einheit das
Datenverarbeitungssystem steuern kann. Des weiteren ist es auch, möglich, daß vorläufige Operationen, die zur
Bestimmung z. B. einer peripheren Einheit ais Mastereinheit
dienen, gleichzeitig mit anderen Operationen der Zentraleinheit durchgeführt werden können. Nach
Beendigung der Datenübertragung wird die Systemsteuerung an die Zentraleinheit oder eine andere,
vorher nicht als Mastereinheit ausgewählte Einheit übergeben. Im Falle eines Unterbrechungsprogramms
wird die Steuerung direkt an die Zentraleinheit zurückgegeben.
Anhand der Zeichnung soll die Erfindung näher erläutert werden. Es zeigt
F i g. 1 ein Ausführungsbeispiel eines Datenverarbeitungssystems gemäß der Erfindung;
Fig.2 ein Blockschaltbild der Geräteeinheit in
Fig. 1;
F i g. 3 ein Ausführungsbeispiel der Speichereinheit in
Fig.!;
F i g. 4 eine typische periphere Einheit der in F i g. 1
dargestellten Art;
Fig.5 Signale, die über den Übertragungsweg in
Fig. 1 übertragen werden;
Fig.6 (6A, 6B, 6C) ein Flußdiagramm eines
Abrufzykhi", der von der Geräteeinheit in Fig.2
ausgeführt wird;
Fig.7 (7A 7B, 7C1 7D, 7E) ein Flußdiagramm eines
Ausführungszyklus, der durch die Geräteeinheit in F i g. 2 erzeugt wird;
Fi g. 8 (8A, 8B) ein Flußdiagramm eines Termzyklus, der durch die Geräteeinheis in F i g. 2 erzeugt wird;
Fig.9 (9A, 9B) eine Zeitgebereinheit für die
Geräteeinheit in F i g. 2 mit dazugehörenden Zeitsignalen;
Fig. 10 eine Statuseinheit und eine Prioritätsunterbrechungseinrichtungfür
die Geräteeinheit in F i g. 2;
F i g. 11 ein schematisches Schaltbild anderer Teile
der Geräteeinheit in Fig.2, welches zur Erläuterung eier Erfindung dient;
F i g. 12 ein schematisches Schaltbild einer Adressen-Auswähleinheit
für die periphere Einheit in F i g. 4; und
Fig. 13 ein schematisches Schaltbild einer Unterbre*
chungs-Steuereinheit für die periphere Einheit in F i g. 4.
Das zunächst allgemein beschriebene Datenverarbeitungssystem gemäß dem Ausführungsbeispiel in F i g. 1
enthält eine Geräteeinheit H als Prozessoreinheit, eine Speichereinheit 24 mit wahlfreiem Zugriff und eine
Anzah! von peripheren Finheiten, wie die peripheren Einheiten 26 und 28. Die verschiedenen Einheiten sind
durch eine in beide Richtungen leitende HsupUsitang 30
als Übertragungsweg verbunden, um »Kickte Übertragungen
von Daten und Instruktionen dänischen m
ef/nfiglichen. Jede, periphere Einheit und Speichereiinheii
enthält ein Leitwerk mit Daten-Pufferregistern, Anressen-Decodierschaltungen für Auswählzwecke,
eine Einrichtung zur Speicherung von Unterbrechunjiisvektoren,
sowie andere Schaltungselemente, die für die ίο Steuerung der Einheit erforderlich sind. Gewisise
Einzelheiten dieser Leitwerke sollen später näher erläutert werden.
Die Geräteeinheit 22 ist in F i g. 2 dargestellt Sie ist mit der Hauptleitung 30 über eine Anzahl von
is Verbindungen verbunden. Die primäre Verbindung
erfolgt über eine Zwischeneinheit 32, die ein Übertragungsweg-Adressenregister
34, eine Übertragungsweg-Zwischenstelleneinheit 36 und eine Prioritätsunterbrechungseinrichtung
38 enthält Informationen in eier Form von Daten oder Instruktionen werden ;an
Speicherplätze übertragen oder von diesen erhalten, (!lie durch die peripheren Einheiten oder<r': Speichereinhiiit
gegeben sind, jeder Speicherplatz ist durch eine Adresse in dem Adressenregister 34 definiert Die
Daten oder Instruktionen werden über die Hauptleitung 30 übertragen.
Das Adressenregister 34 überträgt auch Informationen mit einer mit der Hauptleitung 30 verbundenen
Konsoleneinheit 33. Dadurch wird ermöglicht, daß der
Inhalt des Adressenregisters 34 an die Konsoleneinhdt
35 für Wiedergabezwecke übertragen vird, oder diiiiB
eine durch die Konsolcneinheit 35 der Hauptleitung M zuzuführende Adresse für Prüfzwecke übertragen wii cL
Ein Speicherregister 40 enthält ein Leitwerk 42 und eine Anzahl von Speicherregistern RO bis R7, TEMP
und SOURCE Das R 7-Register ist der Programmzäliler
und wird entweder als das R 7- oder PC-Registi;r
identifiziert je nach dessen Funktion. Das R 6-Registi:r
wird als ein 5P-Register bezeichnet wenn es zur Identifizierung benachbarter Speichereinheit -Speicherplätze
dient.
Wie in Fig.2 dargestellt ist enthält eine arithmetische
Einheit 44 eine Addiereinheit 46 und zwei Eingangsschaltungen 48, 52. Die A- und B-Eingangsschaltungen
48 und 52 empfangen Eingangssignale von dem Speicherregister 40 über einen übertragungsweg
49 und von der Zwischenstelleneinheit 36 über einen Übertragungsweg 50. Ausgangssignale von der Addiiiieinheit
46 werden über eine Auswerteeinheit 54 mit so Rotations- und Verschiebemöglichkeiten auf einen
Übertragungsweg 56 übertragen. Der Übertragungsweg 56 ist mit dem Adressenregister 34 verbunden,
ebenso mit der Zwischenstelleneinheit36,der Prioritäwunterbrechungseinrichtung
38, dem Speicherregister 40 und eir.vr Statuseinheit 58. Die Slatuseinheit 58 enthüllt
ein Statuswort-Register 59 und ist in einer Steuereinheit
60 angeordnet.
Das Statusregister 59 für acht Bits ist in Fig,2
dargestellt und speichert die acht Bits mit niedrigstem Wert auf der Hauptleitung 30, wenn sie die Priorität di:r
Geräteeinheit, oder vorangegangene Operationen dei'iniercn,
und ob die Geräteeinheit 22 nach einer
Instruktion angehalten oder »eingefangen« warden
kann. Die Prioritäts-Bits (Bits S, 6 tint' 7) definieren eiiiie
von acht Prioritäten. Ein 7*-2it(Bit 4) kann so eingestellt
sein, daß ein Einfangrn erfolgt. Ein /V-Bit (Bit 3) kann
eingestellt werden, wenn das Resultat der vorangegangenen Instruktionen negativ war, während ein Z-Ilit
(Bit 2) für Null-Resultate eingestellt werden kann. Ein V-Bit (Bit 1) kann eingestellt werden, wenn ein
arithmetischer Überlauf auftritt, während ein C-Bit (Bit O) eingestellt werden kann, wenn ein Übertrag durch die
Addiereinheit 46 für das Bit mit dem höchsten Wert erzeugt wird.
Informationsübertragungen in der Geräteeinheit 22 werden von der Steuereinheit 60 überwacht. Im
allgemeinen werden Instruktionen von dem Übertragungsweg 50 zu einem Instruktionsregister 62 für eine
Dekodierung in einem Instruktions-Decodierer 64 in Abhängigkeit von Signalen von einer Zeitgebereinheit
und einer allgemeinen Steuereinheit 68 übertragen. Die Taktsignale und Signale vom Decodierer 64 und der
Steuereinheit 68 werden ebenfalls zu einer arithmetischen Steuereinheit 70 übertragen, welche die verschiedenen Einheiten in der arithmetischen Einheit 44
steuert.
Operationen in dem Speicherregister 40 werden durch eine Steuereinheit 72 gesteuert. Interne Arbeitsbedingungen des Rechners werden von einer internen
Steuereinheit 74 überwacht, welche auch auf andere Signale in der Steuereinheit 60 anspricht. Signale,
welche das Vorhandensein gewisser innerer Bedingungen anzeigen, können über die ^-Eingangsschaltung 52,
die Addiereinheit 46 und die Auswerteinheit 54 auf dem Übertragungsweg 56 gekoppelt werden.
Bevor Einzelheiten der Erfindung näher erläutert werden, erscheint es zweckmäßig, zu erläutern, wie die
Geräteeinheit 22 Informationen in Abhängigkeit von verschiedenen Instruktionen überträgt Während eines
Abrufzyklus, der in Verbindung mit F i g. 6 (F i g. 6A, 6B, 6C) näher erläutert werden soll, wird die Steuereinheit
60, welche die arithmetische Steuereinheit 70 und die Steuereinheit 7Tl des Speicherregisters enthält, in die
Lage versetzt, den Programinzählstand von dem PC-Rtgister (R 7-Register in dem Speicherregister 40)
durch die ^-Eingangsschaltung 52, die Addiereinheit 46
und die Auswerteinheit 54 zu dem Adressenregister 34 ohne Modifikation zu übertragen. Der Programmzählstand wird dann inkrementiert und zu dem /*C-Register
(in 40) zurückgeführt. Dann wird die Instruktion in dem Speicherplatz, der durch das Adressenregister 34
adressiert wurde, mit einer Übertragung von informationen über den Verbindungsweg (im folgenden
Verbindungsweg-Operation genannt) erhalten und über die Zwischenstelleneinheit 36 in ein Instruktiorssregister
62 gekoppelt Nach der Entschlüsselung der Instruktion in dem Decodierer 64 beendet die Steuereinheit 60 den
Abrufzyklus mit einigen zusätzlichen Übertragungsweg-Operationen.
Wenn die Instruktion eine von verschiedenen Steuerinstruktionen ist, kann die Steuereinheit 60
verursachen, daß die Geräteeinheit 22 entweder auf einen Ausführungszyklus oder einen Termzyldus umschaltet Wenn die Instruktion eine Operandenadresse
enthält, wird sie dekodiert, und der durch die Operandenadresse definierte Operand (gewöhnlich
Daten) wird von der Speichereinheit zu der Geräteeinheit mit einer Übertragungsweg-Operation übertragen.
Nachdem die Daten zu der Geräteeinheit 22 übertragen wurden, beendet entweder ein Termzyklus
oder Ausführungszyklus die Arbeitsweise der Geräteeinheit Der Ausführungszyklus verarbeitet die Daten,
die während des AbmfzykJus entsprechend dem Operationscode aufgefunden wurden. Während des
Termzyklus bestimmt die Geräteeinheit 22, ob irgendwelche Bedingungen vorhanden sind, welche eine
Umschaltung auf ein Unterbrechungsprogramm erfordern. Sowohl der Ausführungszyklus als auch der
Termzyklus können zusätzliche Ubertragungsweg-Operationen umfassen. *
Eine typische Organisation für die Speichereinheit 24
ist in Fig. 3 dargestellt Adressen von dem Adressenregister 34 werden zu einem Speicher-Adressenregister
(MAR) 84 gekoppelt. Wenn Instruktionen oder Daten zu der Speichereinheit 24 übertragen werden, dann
werden sie durch den Speicherpuffer (MB) 88 zu den gekennzeichneten Speicherplätzen übertragen. Instruktionen oder Daten in Speicherplätzen werden von den
gekennzeichneten Speicherplätzen durch den Speicherpuffer 88 zu der Hauptleitung 30 übertragen.
Die Speichereinheit 24 ist beliebig in Blocks oder
Gruppen benachbarter Speicherplätze unterteilt, um in einem Zusammenhang stehende Instruktionen in einer
Reihenfolge zu speichern, sowie in Speicherplätze mit beliebigem Zugriff. Beispielsweise speichern die
Speicherplätze des Blocks öö Operaiionsprogrumm-instruktionen. Diese Speicherplätze werden normalerweise durch das PC- Register adressiert. Eine Unterprogramm-Übertragungs(JSR)-Instruktion enthält eine
Adresse für den Block 90, welcher die verschiedenen
Unterprogramm-Instruktionen speichert Unterbrechungsprogramm-Instruktionen werden in einem Block
92 benachbarter Speicherplätze gespeichert. Der Block 94 speichert den Inhalt des AT-Registers und des
Statusregisters, der bei der Einleitung eines Unterpro
gramms oder eines Unterbrechungsprogramms einge
spart wird, in durch den Inhalt des 5P-(oder R 6· Registers identifizierten Speicherplätzen.
Wie in den F i g. 2 und 3 dargestellt ist, bewegt eine erste Übertragungsweg-Operation eine Instruktion für
ein Programm von einem Speicherplatz, in dem Block 86, nachdem der Inhalt de? PC-Registers durch die
arithmetisch« Einheit 44 zu dem Adressenregister 34 übertragen wurde. Die adressierte Instruktion wird an
das Instruktionsregister 62 und den Instruktions-Deco
dierer 64 übertragen. Wenn die Instruktion eine
Operandenadresse enthält, wird der Inhalt des gekennzeichneten Registers durch die S-Eingangsschaltung 52
und die arithmetische Einheit 44 auf dem Übertragungsweg 56 übertragen. Wenn die Ausgangssignale der
arithmetischen Einheit 44 auf dem Übertragungsweg 56 Daten sind, werden diese an eine Adresse übertragen,
weiche durch die Instruktion definiert ist, und in dem Adrecseiifsgister 34 des Übertragungsweges gespeichert.
so Wenn das Ausgangssignal der arithmetischen Einheit 44 eine Adresse ist wird diese zu dem Adressenregister
34 übertragen. Der Inhalt des adressierten Speicherplatzes wird zu der A- oder B-Eingangsschaltung 48 oder 52
als Daten- oder eine andere Adresse mit einer anderen
Übertragtingsweg-Operation übertragen. Zur Erläuterung der Erfindung ist eine Erläuterung der Einzelheiten
der Adressierang nicht erforderlich.
F i g. 4 zeigt eine typische periphere Einheit zur Übertragung und zum Empfang von Informationen. Auf
die periphere Einheit über die Hauptleitung 30 übertragene Daten werden zu einem von mehreren
Speicherregistern durch eine Eingangsschaltung 100 geleitet Jedes Speicherregister speichert eine besondere Art von Informationen. Beispielsweise zeigen Signale
in einem Befehl- und Statusregister 102 verschiedene interne Zustände peripherer Einheiten an. Wenn ein
Wort der Datenverarbeitungsanlage mehrere Worte peripherer Einheiten enthält, kann ein Datenpufferregi-
ster 104 Worte peripherer Einheiten ansammeln, um ein
Wort der Datenverarbeitungsanlage zu bilden oder ein derartiges Wort zu speichern, bis die periphere Einheit
alle Worte peripherer Einheiten benutzt hat. Verschiedene Instruktionen oder andere Daten können zu und
von der peripheren Einheit durch die Speicherregister 106 und 108 übertragen werden. Jedes Register ist auch
mit einer Steuereinheit 110 verbunden, welche eine Operations-Steuerschaltung für die periphere Einheit
enthält
Wenn ein Datenverarbeitungssystem mehrere periphere Einheiten enthält oder wenn eine periphere
Einheit mehrere interne Speicherplätze aufweist, identifizieren Adressen die geeignete Einheit oder den
inneren Speicherplatz. Adressierende Signale werden mit einer Adressen-Auswähleinheit 112 gekoppelt,
welche auf eine einzige Adresse anspricht, oder auf eine einer Gruppe von Adressen. Diese Adressen-Auswähleinheit 112 steuert die Eingangsschaltung 100 und die
Register 102,104,106 und 108, um die Eingangsinformationen an den geeigneten Speicherplatz zu leiten.
Informationen können auch auf der Hauptleitung 30
von der peripheren Einheit in F i g. 4 bewegt werden, indem sie in einem der Register 102, 104, 106 und 108
angesammelt werden. Jedes Register ist durch eine der Torschaltungen 114, 116, 118 und 120 mit der
Hauptleitung 30 verbunden. Wenn eine Ausgangs-Torschaltung aktiviert ist. wird die Information in dem
entsprechenden Register zu der Hauptleitung 30 gekoppelt.
Eine Unterbrechungs-Steuereinheit 122 empfängt und überträgt verschiedene Steuersignale von und zu
andereii Einheiten in dem Datenverarbeitungssystem. Wenn die periphere Einheit zur Datenübertragung
bereit ist, erzeugt und empfängt die Unterbrechungs-Steuereinheit 122 die verschiedenen Signale zur
Übertragung der Informationen auf der Hauptleitung 30 zu dem geeigneten Zeitpunkt. Die Einheit steuert auch
die Übertragung von Adressen von und zu der Adressen-Auswähleinheit 112.
Deshalb überträgt und empfängt die periphere Einheit in F i g. 4 Daten, Adressen und verschiedene
Steuersignale zu und von der Hauptleitung 30. Wie im folgenden noch näher erläutert werden soll, insbesondere un»<»r Bezugnahme auf die Fig. 12 und 13, kann die
periphere Einheit Daten oder andere Informationen unter der Kontrolle einer anderen Einheit in dem
Datenverarbeitungssystem oder unter eigener Kontrolle übertragen und erhalten.
Aue Einheiten in dem Datenverarbeitungssystem in
F i g. 1 sind durch die Hauptleitung 30 verbunden. Diese Hauptleitung stellt einen in beiden Richtungen verbindenden Übertragungsweg dar, weil über die Hauptleitung Informationen zu und von Einheiten übertragen
werden. Wie aus Fig.5 ersichtlich ist hat die
Hauptleitung 30 mehrere Leitungen, die jeweils zu einem speziellen Zweck reserviert sind. Eine Gruppe
von Leitungen leitet Datensignaie. eine andere Gruppe Adressensignale. Beide Gruppen leiten Signale in
beiden Richtungen. In der Steuergruppe von Leitungen sind einige in beiden Richtigen leitend (Leitungen für
die besetzt-Zyklussteuerungs-MSK/v*- ums SSY>AS;gna-IeX während andere die BR-, NPR-, SACK- "und
/yVTK-Signale zu der Geräteeinheit 22 koppelt Die
Geräteeinheit 22 überträgt immer BG- und /WG-Signa-Ie. Die Funktionen jedes Signals werden später
beschrieben.
zugeführte Signal mit allen Einheiten in dem Datenverarbeitungssystem gekoppelt. Nur die adressierte Einheit
ist jedoch befähigt, die Information zu erhalten. Obwohl bei dem Ausführungsbeispiel von einem »Übertragungsweg« die Rede ist, ist auch irgendeine andere
Verbindung der Einheiten in einem System möglich. Deshalb bedeutet die Bezeichnung »Übertragungsweg«
irgendeine Verbindung zwischen Einheiten zur Weiterleitung von Signalen.
Nachfolgend wird die Arbeitsweise des Datenverarbeitungssystems betrachtet. Daten oder Instruktionen
enthaltende Informationen können zwischen irgendwelchen zwei Einheiten in dem Datenverarbeitungssystem
in F i g. 1 übertragen werden. Bei irgendeiner übertragung steuert eine Einheit die Übertragung und wird als
eine Haupteinheit gekennzeichnet. Die andere mit der Übertragung befaßte Einheit wird eine untergeordnete
Nebeneinheit. Sobald eine Haupteinheit-Nebeneinheit-Beziehung hergestellt ist, können Informationen zu und
von der Haupteinheit unter deren Kontrolle übertragen werden. Informationen werden zu der Haupteinheit
durch eine Dateneingangs-(DATI)Übertragungsweg-Operation übertragen. Eine Datenausgangs-(DATO)-Übertragungsweg-Operation überträgt die Informationen von der Haupteinheit zu der Nebeneinheit.
Irgendeine Einheit in dem System kann eine Haupteinheit oder Nebeneinheit werden. Die Speichereinheit 24 (Fig. 1) benötigt niemals eine Systemsteuerung und ist immer eine Nebeneinheit. Als Folge davon
werden viele in Verbindung mit Fig.4 und später in
Fig. 13 beschriebene Schaltungselemente entbehrlich. Während der meisten Operationen ist die Geräteeinheit
eine Haupteinheit, während periphere Einheiten der in F i g. 4 dargestellten Art als Nebeneinheiten wirken.
Wie in den Fig.2 und 4 dargestellt ist, werden
beispielsweise Informationen in dem Register 106 zu der Geräteeinheit 22 durch eine DATI-Übertragungsweg-Operation übertragen. Anfänglich überträgt die Geräteeinheit 22 als die Haupteinheit eine Adresse auf die
Adressenleitmngen der Hauptleitung 30 von dem Adressenregister 34. Übertragungsweg-Operations-Signale, die anzeigen, daß die Geräteeinheit 22 eine
DATI-Operai:ion durchführt werden ebenfalls über die
Zwischenstellen-Einheit 36 übertragen. Dann wird ein Hauptsynchronisations-Signal zu der Nebeneinheit von
der Zwischeinstelleinheit 36 übertragen.
Wenn die Nebeneinheit die Adresse, Übertragungsweg-Operatiions- und Hauptsynchronisations-Signale in
der Adressen-Auswähleinheit 112 .feststellt wird die
Ausgangs-Torschaltung 118 aktiviert Dann erregen die
Signale darstellende Informationen in dem Register 106 die Datenleitungen der Hauptleitung 30. Nachdem die
Daterleitungen erregt sind, erzeugt die Adressen-Auswähleinheit 112 ein Nebensynchronisation-Signal.
Wenn dieses !Signal von der Haupteinheit während einer
DATI-Opern'tion empfangen wird, wird dadurch angezeigt daß sich eine Information auf der Hautpleitung 30
befindet Die Geräteeinheit 22 aktiviert die Zwischenstelleneinheit 36 für eine Annahme der Information für
eine Verarlieitung. Sobald sich die Daten in der Gerätecirihdt 22 befinden, hört die ZwischenstelSeinheit
36 mit der Übertragung des Hauptsynchronisation-Signaib auf. D·* DATI-Operation ist beendet wenn das
Adressenregister 34 und äe Zwisohenstelleneinheit 36
aufhören, die Adressen- und Steuersignale abzugeben,
und wenn die Adressen-Auswähleinheit 112 aufhört, das
Nebensynchronisation-Signa! abzugeben.
ίο
Operationen durchführen soll, kann eine zweite DATI-Operation begonnen werden, bevor die erste
beendet ist. Die Adressen- und Steuersignale für die zweite DATI-Operation werden auf der Hauptleitung
30 übertragen, sobald die Geräteeinheit aufhört, die Adressen und Steuersignale für die erste DATI-Operation abzugeben. Die Erzeugung des Hauptsynchronisation-Signals für die zweite DATI-Operation wird
verzögert, bis uas Nebensynchronisation-Signal, das von
der Haupteinheit empfangen wird, das Ende der ersten DATI-Operation anzeigt.
Informationen von einer löschenden Ausgabeeinheit, beispielsweise einer Kernspeichereinheit, werden normalerweise sofort zurückgestellt, nachdem die Informationen auf der Hauptleitung 30 während einer
Daten-Operation übertragen wurden. In manchen Fällen werden die Informationen nicht gelöscht. In
anderen Fällen werden neue Informationen sofort zu demselben Speicherplatz zurückgeführt, so daß der
Verlust äkzepiierbar ist. Sei dieser: beiden Situationen ^1
ist die Rückstellung der Informationen nicht erforderlich und eine modifizierte Übertragungsweg-Operation
wird durch die Haupteinheit durchgeführt. Bei dieser Operation, die durch die Zyklussteuersignale als eine
Daten-Stop(DATIP)-Übertragungsweg-Operation identifiziert wird, wird die Information nicht rückgestellt. Wie später noch beschrieben werden soll, werden
Übertragungen von der Haupteinheit nach einer vorangegangenen DATIP-Operation entsprechend modifiziert.
Es sei angenommen, daß die Geräteeinheit 22 als Haupteinheit Informationen zu dem Register 106 in der
peripheren Einheit in Fig.4 übertragen muß. Eine Daten-Ausgangs(DATO)-Übertragungsweg-Operation
durch Weglassen der Löschstufe, wodurch die Rückstellungs- und Speichei-stufen eliminiert werden, wenn eine
DATIP- und eint DATO-Operation kombiniert werden.
Während die Geräteeinheit 22 gewöhnlich das System steuert, gibt es Situationen, bei denen andere
periphere Einheiten das System steuern. Beispielsweise wird eine Magnetplatteneinheit einer Haupteinheit für
Übertragungen direkt zu oder von einer Nebeneinheit wie der Speichereinheit 24 oder dem Plattenspeicher.
Wenn eine periphere Einheit bereit ist, die Systemsteuerung zu übernehmen, macht sie eine Anforderung über
eine von mehreren Anforderungsleitungen in der Hauptleitung 30. Die Prioritätsunterbrechungseinrichtung 38, die bei diesem Ausführungsbeispiel als Teil der
Geräteeinheit 22 dargestellt ist, vergleicht diese Anforderung mit vorhandenen Systemoperationen.
Wenn die anfordernde Einheit eine ausreichende Priorität hat, wird die Anforderung akzeptiert und die
Prioritätsunterbrechungseinrichtung 38 erzeugt ein
Zu dieser Zeit steuert die anfordernde periphere Einheit das System nicht. Wenn das Auswählsignal
empfangen wird, erzeugt die periphere Einheit ein Bestätigungssignal, welches über die Zwischenstelleneinheit 36 zu der allgemeinen Steuereinheit 68
übertragen wird. Wenn die gerade als Haupteinheit wirkende Einheit eine laufende Operation beendet
beendet sie die Aussendung eines Signals, welches die Steuerung anzeigt. Die ausgewählte periphere Einheit
übernimmt dann die Steuerung durch Erzeugung eines vergleichbaren Signals, welches anzeigt daß sie eine
neue Haupteinheit ist.
Wenn die neue Haupteinheit ihre Arbeitsweise beendet, hört sie auf, das Signal auszusenden, welches
wird durch die datenverarbeitende Geräteeinheit 22 35 die Systemsteuerung anzeigt. In den meisten Fällen wird
produziert Zunächst werden die Adresse für das Register 106, die die Übertragungsweg-Operation
identifizierenden Signale und die Daten auf der Hauptleitung 30 übertragen. Die Adresse wird von dem
Adressenregister 34 erhalten. Die Übertragungsweg-Operationssignale und die Daten werden von der
Zwischenstelleneinheit 36 erhalten. Dann produziert die Zwischenstelleneinheit 38 ein Hauptsynchronisations-Signal. Wenn die Adressen-Wähleinheit 112 das
dadurch die Steuerung an die Geräteeinheit 22 zurückgegeben. Wenn eine andere periphere Einheit als
Haupteinheit durch die Anforderungs-, Gewährungsund Bestätigungssignale in der Zwischenzeit ausgewählt
wurde, wird die periphere Einheit die Haupteinheit und nicht die Geräteeinheit. Diese Übertragungen der
Systemsteuerung werden als passive Übertragungen klassifiziert.
Die Geräteeinheit kann auch die Haupteinheit durch
Einheit als eine Haupteinheit von der Geräteeinheit 22 verlangt, ein Unterbrechungsprogramrn durchzuführen,
überträgt die periphere Einheit ein Unterbrechungssignal und eine Adresse auf der Hauptleitung 30. Diese
die Übertragungsweg-Operations-Signale dekodiert,
befähigt sie die Eingangsschaltung 100 und überträgt die Informationen an das Register 106. Die Adressen-Auswähleinheit 112 überträgt auch ein Nebensynchronisa- _
tions-Signal zurück zu der Geräteeinheit 22, speziell zu 50 Adresse kann als ein fester Satz von Signalen für eine
der Zwischensteileneinheit 36. welche den EmpLng der Übertragung auf den Datenleitungen der Hauptleitung
Informationen anzeigt Die Hauptemheii, also die 30 unter Steuerung der Unterbrechungs-Steuereinheit
Geräteeinheit 22, antwortet auf das Nebensynchronisa- 122 gespeichert werden, welche ebenfalls das Unterbretions-Signal durch Beendigung der Übertragung des chungssigna! erzeugt Beide Signale werden durch die
Hauptsynchronisations-Signals und dann der Adressen- 55 Zwischenstelleneinheit 36 an die Steuereinheit 74 für
- - - - · interne Zustände gekoppelt. Nachdem die Geräteein
heit das Ur.terbrechungssignal empfängt, erzeugt sie ein
Nebensynchronisationssignal, wenn sie die Adresse über die Datenleitungen erhält Wenn die periphere
Einheit ab Hr.np-einhtii das Nebensynchronisations-Signal feststellt, beendet sie die Übertragung fc.
Unterbrechungssignals, der Adresse und des Signals, welches die Systemsteuerung anzeigt wodurch eine
aktive Übertragung der Systemsteuerung an die Geräteeinheit 22 erfolgt Wenn die Geräteeinheit
feststellt daß die periphere Einheit die Übertragung des Unterbrechungssignals aufgehört hat beendet sie die
Aussend'jng des Nebensynchronisations-Signals und
Übertragungsweg-Operation und der Datensignale. Wenn die Nebeneinheit feststellt daß die Haupteinheit
die Übertragung des Hauptsynchronisations-Signals unterbrochen hat unterbricht sie die Aussendung des
Nebensynchronisations-Signals-. und die DATO-üperation ist vervollständigt
Normalerweise löscht eine als Nebeneinheit arbeitende periphere Einheit den Speicherplatz, bevor die
Information empfangen wird. Wenn eine DATO-Operation auf eine DATIP-Gperatäon folgt werden diese
Schritte modifiziert Wenn eine DATIP-Operatmn vor
der DATO-Operation erfolgte, wurde der Speicherplatz
bereits gelöscht Die DATO-Operation wird modifiziert
beginnt ein Unter^rechungsprogramm.
Deshp'D überträgt das Datenverarbeitungssystem in
Fig. 1 Informationen zwischen einzelnen Einheiten durch irgendeine von vier möglichen Operationen. Jede
Operation wrd durch eine Haupteinheit gesteuert, die hi Verbindung mit einer Nebeneinheit arbeitet. DATI-
oder DATIP-Operationen übertragen Informationen
von einer Nebeneinheit zu einer Haupteinheit. DATO-Operationen
übertragen von der Haupteinheit zu der Nebeneinheit. Andere Einheiten als die Geräteeinheit
22 werden die Haupteinheit mit Hilfe einer Operation zur Prioritätsübertragung. Wie später beschrieben
werden soll, gibt es zwei allgemeine Arten von Prioritätsübertragungen, nämlich solche, die eine
Arbeitsweise der Geräteeinheit anfordern, und solche, die keine Arbeitsweise der Geräteeinheit anfordern. Die
ersteren erfolgen während des Termzyklus, während die letzteren zu jeder Zeit durchgeführt werden können,
während der die Geräteeinheit 22 keine Übertragungsweg-Operation durchführt. Die Geräteeinheit wird
wieder die ! !süpicinheii, cniwcutT passiv oder aktiv,
letzteres im Falle eines Unterbrechungsprogramms.
Es ist nun möglich, zu beschreiben, wie die Zielsetzung der Erfindung erreicht wird. Asynchrone
Übertragungen zwischen zwei Einheiten werden von den Haupt- und Nebensynchronisations-Signalen erhalten.
Da jedes Signal abhängig von der Operation in der Haupteinheit oder Nebeneinheit ist, hängt eine Übertragungsrate
von der Haupteinheit und der Nebeneinheit ab, die miteinander verbunden werden, und ist die
optimale Rate für das Paar von verbundenen Einheiten. Da ferner irgendeine Einheit in dem Datenverarbeitungssystem
eine Haupteinheit werden kann, kann irgendeine periphere Einheit das Datenverarbeitungssystem
steuern.
Wie aus der folgenden Beschreibung im einzelnen hervorgeht, tritt die Auswahl und Bestätigung einer
Haupteiniieit gleichzeitig mit Operationen in einer anderen Haupteinheit auf, so daß die Prioritäts-Übertragungsoperation
die Operationszeit des Systems nicht beträchtlich erhöht. Eine periphere Einheit kann eine:
Haupteinheit zur Übertragung von Informationen an eine andere periphere Einheit werden, wenn die
Geräteeinheit nicht eine Übertragungsweg-Operation gleichzeitig mit der Geräteeinheit-Operation durchführt.
Deshalb erhöhen direkte Übertragungen zu der Speichereinheit 24, welche als eine andere periphere
Einheit in dem Datenverarbeitungssyste.n erscheint, dip Operationszeit der Geräteeinheit nicht beträchtlich.
ίο Um eingehender zu erläutern, wie die Vorteile der
Erfindung erzielt werden, beschreiben die folgenden Ausführungen ein spezielles Ausführungsbeispiei eines
Datenverarbeitungssystems mit einer datenverarbeitenden Geräteeinheit und einer typischen periphere!!
Einheit. Diese Beschreibung läßt erkennen, wie die
verschiedenen Signale auf dem verbindenden Übertragungsweg
erzeugt und durch die verschiedenen Einheiten in dem Datenverarbeitungssystem benutzt
werden.
Zunächst soll die Geräteeinheit 22 und deren Arbeitsweise im Hinblick auf verschiedene !nstruktionen
beschrieben werden. Jede Instruktion entl ■.',■. einen
Operationscode und kann eine oder zwei Operandenadressen enthalten. Einzelheiten der Arbeitsweise der
Geräteeinheit in Abhängigkeit von der Operandenadresse, welche Adressenmodus- und Registerau'wahl-Code
enthält, sind Gegenstand der älteren Anmeldung P 21 13 891.0. Operations-, Adressenmodus· und Registerauswahl-Code
in einer Instruktion stehen in einer Beziehung und bilden primäre Signale in der Steuereinheit 60. Die Funktion dieser Codes soll nun erläuten:
werden.
Instruktionen: Instruktionen werden willkürlich in Steuer-, Eins-Operandenadressen- und Zwei-Operandenadressen-Kategorien
für Diskussionszwecke unter teilt und sind so ausgebildet, wie in Tabelle 1 dargestellt:
ist. Wenn eine spezielle Instruktion an den Instruktions-Decodierer
64 (Fig.2) übertragen wird, wird ein Ausgangssignal erzeugt, das durch dasselbe Mnemonik
*o gekennzeichnet ist.
Instruktionen
Instruktion (Mnemonik)
Oktalzahl
Funktion
Steuerinstruktionen
HALT QOOQöö
WARTEN ΟΟΟΟΟί
Ä77 000002
RTS 00020Ä
Die üeräteeinheit 22 stellt auf den Termzyklus um und beendet die Operation.
Die Gerätseinheit 22 gibt die Steuerang des Systems ab und
wartet für sia ünterbrechungssigüai von einer Einheit, die
außerhalb der Geräteeinheit liegt
wartet für sia ünterbrechungssigüai von einer Einheit, die
außerhalb der Geräteeinheit liegt
Dies ist die letzte Instruktion in einem Unterbrechungsprogramm, das in der Speichereinheit 24 gespeichert ist Die
Geräteeinheit 22 erhält die nächste Instruktion in dem unterbrochenes Pfopamia ?on der Speichereinheit 24 wähiesc des
üschsten Abrufzykius.
Geräteeinheit 22 erhält die nächste Instruktion in dem unterbrochenes Pfopamia ?on der Speichereinheit 24 wähiesc des
üschsten Abrufzykius.
Dies ist die letzte Instruktion in einem Unterprogramm. R ist
ein Register-Auswihlcode mit drei Bits. Die Geräteeinheit 22
erhält die flachste Instruktion is dan PragsiEs: ΰάί der JSK-Instruktion.
ein Register-Auswihlcode mit drei Bits. Die Geräteeinheit 22
erhält die flachste Instruktion is dan PragsiEs: ΰάί der JSK-Instruktion.
Fortsetzung Instruktionen
Oktalzahl
Funktion
Steuerinstruktionen BEQ
Adressen-Instruktionen mit einem Operanden
JMP
JSR
CLR
COM
INC
DEC
NEG
ADC
QQlXXX
Dies ist eine von mehreren Verzweigungsinstrukiionen, wobei
XXX ein um acht Bits versetzter Wert für eine Modifizierung
des .PC-Registerinhalts ist, wenn (1) die Bedingung erfüllt wird
und Bit acht eingestellt ist, oder wenn (2) die Bedingung
nicht erfüllt ist und Bit acht nicht eingestellt ist Während die ÄEQ-Instruktion auf Gleichheit anspricht, sprechen andere Verzweigungsinstruktionen auf solche Bedingungen an, bei welchen
ein Wert größer als, kleiner als, größer als oder gleich, kleiner aL
oder gleich, oder nicht gleich einer Bezugsgröße ist Weitere Verzweigungsinstruktionen stellen Nullwerte, positive oder
negative Werte oder andere Bedingungen fest Bedingungsfreie Verzweigungen sind ebenfalls möglich.
OOOIADR
Die Geräteeinheit 22 wird unbedingt zu einem anderen Satz
von Instruktionen überfuhrt Die Adresse der nächsten
Instruktion ist in dem Speicherplatz gespeichert, der durch die Operandenadresse ADR definiert ist
weiteren Satz von Instruktionen zu erhalten und dann zu dem ursprünglichen Programm zurückzukehren, dann wird die JSR-Instruktion erteilt, wobei R ein Registercode mit drei Bits ist
Die anfängliche Unterprogramm-Instruktionsadresse wird durch die Operandenadresse ADR lokalisiert Die Adresse für die
Instruktion, die auf die /S/f-Instruktion in dem ursprünglichen
Programm folgt, wird für einen Suchvorgang in Abhängigkeit
von der /?75-Instruktion eingespart
OQSQADR
Der durch die Operandenadresse ADR definierte Speicherplatz
ist auf Null-Werte eingestellt
005IADR
Der Inhalt des durch die Operandenadresse ADR definierten
Speicherplatzes wird auf die Geräteeinheit 22 übertragen und komplementiert. Der komplementierte Wert wird zu dem
adressierten Speicherplatz zurückgeführt
0QS2ADR
Der Inhalt des durch die Operandenadresse ADR definierten
Werts wird auf die Geräteeinheit 22 übertragen und um einen
bestimmten Wert (gewöhnlich um +1) inkrementiert. Der inkrementierte Wert wird zu dem adressierten Speicherplatz
zurückgeführt
OQSiADR
Der Inhalt des durch die Operandenadresse ADR definierten
Speicherplatzes wird in die Geräteeinheit 22 übertragen, um
einen bestimmten Wert (gewöhnlich um -1) dekrementiert und der dekrementierte Wert wird zu dem adressierten Speicherplatz
zurückgeführt.
O054ADR
Der Inhalt des durch die Operandenadresse ADR definierten
Speicherplatzes wird an die Geräteeinheit 22 übertragen und is
die Zweier-Kotnplementform umgewandelt, und die Zweier*
Komplementform wird zu dem adressierten Speicherplatz zurückgeführt
OQSSADR
Der Inhalt des durch die Operandenadresse ADR definierten
Speicherplatzes wird zu der Geriteeinheit 22 übertragen, um zu
dem Inhalt des C-BiIs von dem Statusregister 59 addiert zu
werden. Die Summe wird in dem adressierten Speicherplatz gespeichert. Die /4Z)C-Instruktion ermöglicht, daß ein Übertrag
von der Addition der zwei Worte niedriger Ordnung in einem Resultat hoher Ordnung benutzt wird.
Fortsetzung Instruktionen
16
Oktalzahl
Funktion
Adressen-Instruktionen mit einem Operanden
SBC
TST
ROS
ROS
0056ADR
D-: Jahaii d~; C-Bits von dem Statusregister 59 wird von dem
Inhalt des Speicherplatzes suDÜ«iiicrf, der durch die Operandenadresse ADR in der Geräteeinheit 22 definiert ist. Der Rest
wird in dem adressierten Speicherplatz gespeichert Die SBC-Instruktion ermöglicht, daB der Übertrag von der Subtraktion der
beiden Worte mit niedriger Ordnung von dem Wort mit hoher Ordnung subtrahiert wird.
0051ADR
Die 7- und //-Bits in dem Statusregister 59 werden entsprechend
dem Inhalt des adressierten Speicherplatzes eingestellt
0060ADR
Der Inhalt des adressierten Speicherplatzes wird um eine Stelle
nach rechts rotiert, wobei das Bit mit dem höchsten Wert und
der Übertrag durch den Übertrag mit dem höchsten Wert bzw. das Bit mit dem niedrigsten Wert ersetzt werden.
0061ADR
Der Inhalt des adressierten Speicherplatzes wird um eine Stelle
nach links vertauscht, wobei der Übertrag und das Bit mit dem
höchsten Wert zu dem Bit mit dem niedrigsten Wert bzw. mit dem höchsten Wert übertragen werden.
0061ADR
Der Inhalt des adressierten Speicherplatzes wird um eine Stelle
nach rechts verschoben, wobei eine Übertragung des Bits mit
dem niedrigsten Wert zu dem C-Bit in dem Statusregister und eine Wiedererzeugung des Bits mit dem höchsten Wert erfolgt
0063ADR
Der Inhalt des adressierten Speicherplatzes wird um eine Stelle
nach links verschoben. Das Bit mit dem höchsten Wert wird zu detnC-Bit in dem Statusregister übertragen. Eine Null wird zu
dem Bit mit dem geringsten Wert übertragen.
MOV
CMP
BIT
BIC
BIS
OlXADR
Der Inhalt des Speicherplatzes, der durch die erste Operanden
adresse definiert ist, wird zu dem Speicherplatz übertragen,
der durch die zweite Operandenadresse definiert ist, ohne Modifikation. XADR stellt zwei Operandenadressen mit sechs
Bits dar.
02XADR
Der Inhalt des Speicherplatzes, der durch die zweite Operanden
adresse definiert ist, wird von dem Inhalt des Speicherplatzes
subtrahiert, der durch die erste Operandenadresse definiert ist Das ResulUt wird dazu benutzt, die Information zu modifizieren,
die in dem Statusregister 59 gespeichert ist.
Q3XADR
Der Inhalt der Speicherplätze, die durch die erste und zweite
Operandenadresse definiert sind, wird in einer logischen UND-Operation kombiniert. Das Resultat wird dazu verwandt, den
Inhalt des Statusregisters 59 zu modifizieren.
OAXADR
Jedes Bit in dem Speicherinhalt, der durch die erste Operanden
adresse definiert ist, wird komplementiert und in einer logischen
UND-Operation mit einem entsprechenden Bit in dem Speicherplatz kombiniert, der durch die zweite Operandenadresse definiert ist. Dadurch wird jedes Bit in dem Speicherplatz, der durch
die zweite Operandenadresse definiert ist, gelöscht, wenn das
entsprechende Bit in dem Speicherplatz, der durch die erste
Operandenadresse definiert ist, eingestellt ist
05XADR
Der Inhalt des Speicherplatzes, der durch die erste und die
zweite Operandenadresse definiert ist, wird in einer logischen
ODER-Operation kombiniert. Das Resultat wird in dem Speicherplatz gespeichert, der durch die zweite Operandenadresse definiert ist.
Fortsetzung
Instruktionen
Oktalzahl
Punktion
Zwei-Adressen-Instniktionen
06XADR
Der Inhalt der Speicherplätze, die durch die erste und die
zweite Operandenadresse definiert sind, wird addiert Die
Summe wird in dem Speicherplatz gespeichelt, der durch die zweite Operandenadresse definiert ist
16XADR
Der Inhalt des Speicherplatzes, der durch die erste Operanden
adresse definiert ist, wird von dem Inhalt des Speicherplatzes
subtrahiert, der durch die zweite Operandenadresse definiert ist Der Rest wird in dem Speicherplatz gespeichert, der durch die
zweite Operandenadresse definiert ist
Die Bedingungscodes, die N-, Z-, V- und C-Bits in dem Statusregister 59 (Fig.2) werden geeignet modifiziert,
nachdem jede Instruktion ausgeführt ist.
Operandenadressen: Wenn die Instruktion eine
einzige Operandenadresse in Bits 0 bis 5 enthält werden die zu verarbeitenden Daten von dem Speicherplatz
erhalten und an diesen zurückgeführt, welcher durch die Operandenadresse definiert ist Mit Zwei-Operandenadressen definiert die erste Operandenadresse, die Bits
6 bis 11 enthält gewöhniieh dew Speicherplatz, von
welchem Daten erhalten wer Jea Die zweite Operandenadresse, die Bits 0 bis 5 enthält defir. »rt gewöhnlich den
Speicherplatz, an den die Daten übertragen werden sollen, nachdem eine Modifikation entsprechend dem
Operationscode erfolgte. Wie in Verbindung mit den Instruktionen beschrieben wurde, können Daten von
Speicherplätzen erhalten werden, die durch beide Operandenadressen definiert sind, und diese Operandenadressen können Speicherplätze definieren, v/elche sich
in der Geräteeinheit 22, dem Speicher 24 oder irgendeiner der peripheren Einheiten befinden.
Die Antwort des Systems auf jede Art von Operandenaderessen soll in Verbindung mit dem
Flußdiagramm in Fig.6, 7 und 8 in Tabelle Il erläutert werden, bezüglich des Abrufzyklus Abrufzyklus, des
Ausführungszyklus und des Termzyklus der Geräteeinheit
Tabelle Π
Adressenarten Funktion
0 und 1 Das ausgewählte Register in dem
Speicherregister 40 enthält Daten, falls Modus-0, und eine Datenadresse,
falls Modus-!.
2 und 3 Das ausgewählte Register enthält
eine Datenadresse, falls Modus-2, und die Adresse eines Zwischenspeicherplatzes, der Daten enthält, falls
Modus-3. Die Registerinhalte werden nach ihrer Benutzung inkremintiert.
4 und 5 Der ausgewählte Registerinhalt wird
anfänglich dekrementiert Der
dekrementierte Inhalt ist eine Datenadresse, falls Modus-4, und die
Adresse eines eine Datenadresse
enthaltenden Zwischenspeicherplatzes, falls Modus-5.
6 und 7 Der Inhalt des nächsten Instruktions-
Speicherplatzes wird als der Indexwert aufgefunden und zu dem ausgewählten Registerinhalt addiert Die
Summe ist eine Da^nadresse, falls
Modus-6, und die Adresse eines
Zwischenspeicherpidtzes mit einer
Datenadresse, falls Modus-7.
Arbeitsweise der Geräteeinheit: Nach dieser allgemeinen Erläuterung der Bedeutung der Adressenarten
und der Regisier-Auswählbits sollen die verschiedenen
so Operationszyklen näher erläutert werden, die durch die Geräteeinheit 22 in Abhängigkeit von verschiedenen
Instruktionen durchgeführt werden, um zu zeigen, wann die Geräteeinheit DATI- und DATO-Übertragungsweg-Operationen durchführt
Abrufzyklus: Fig.6 zeigt ein Flußdiagramm für den
Abrufzyklus, welcher eine Instruktion von der Speichereinheit 24 (F i g. 1) enthält und die durch die Operandenadresse definierten Daten, faiis weiche vorhanden sind,
zu der Geräteeinheit 22 überträgt Jeder Zyklus ist durch
ein Taktsignal gekennzeichnet, daß durch ein Mnemonik ISR und BSR identifiziert wird, und durch eine
Schältung erzeugt wird, die in Verbindung mit F i g. 9 beschrieben werden soll. /5/?-Signale werden zur
internen zeitabhängigen Steuerung der Geräteeinheit
verwandt, während ßS/?-Signale zur zeitlichen Steuerung der Übertragungsweg-Operationen verwandt
werden.
Wenn die Geräteeinheit 22 (F i g. 2) einen Abrufzy-
klus beginnt, wird ein erweiterter ,W?-0-Zustand dazu
verwandt, die Geräteeinheit zu aktivieren, eine DATI-Operatiori durchzuführen, die drei BSÄ-Zustände
enthält, welche durch die Steuereinheit 60 erzeugt werden und in Fig.6A dargestellt sind. Der Inhalt des
PC-Registers wird an die 5-Eingangsschaltung 52 während eines BSÄ-1-Zustandes übertragen. FaMs nlcb!
anders angegeben, erzeugt eine nicht benutzte Eingangsschaltung kein Ausgangssignal. Wenn die Λ-Eingangsschaltung 48 ein Ausgangssignal Null erzeugt,
gelangt der Progi ammzählstand durch die Addiereinheit 46 ofcu- Modifikation zu dem Übertragungsweg-Adressenregister 34 während eines ersten Teils des
ÄSÄ-2-Zustandes. Ein der Λ-Eingangsschaltung 48
zugeführter inkrementierender Wert erzeugt einen neuen Programmzählstand an dem Ausgang der
Addiereinheit 46 während eines zweiten Teils des ÄSÄ-2-Zustandes. Nach der Bewegung dieses neuen
Programmzählstandes zu dem PC-Register in dem Speicherregister 40 während eines ersten Teils des
ÄSÄ-3-Zustandes wird die in dem Speicherplatz gespeicherte Instruktion, welche durch das Adressenregister 34 adressiert ist, in das Instruktionsregister 62
während eines zweiten Teils des BSÄ-3-Zustandes übertragen.
Wenn diese DATI-Operation beendet ist, erzeugen
die Zeitgebereinheit 66 und die Steuereinheit 68 einen ISR-\-Zustand zum Dekodieren der Instruktion in dem
Instruktions-Decodierer 64, sowie zur Durchführung verschiedener Entscheidungen. Wenn die Instruktion als
eine RTI- oder ÄTS-Instruktion, als eine Instruktion mit
einer einzigen Operandenadresse mit einer Modus-0-Operandenadresse, oder als eine Verzweigungsinstruktion mit den angetroffenen Bedingungen dekodiert wird,
kann eine sofortige Ausführung erfolgen, so daß die Geräteeinheit 22 auf den Ausführungszyklus in F i g. 7
umschaltet Die Geräteeinheit 22 wird auf den Ausführungszyklus in Fig.8 in Abhängigkeit von einer
HALT- oder ABWARTEN-Instruktion, einer Verzweigungsinstruktion, wo die Bedingungen nicht angetroffen
werden, oder andere entsprechende Instruktionen umgestellt
Wenn die Geräteeinheit 22 nicht entweder auf den Ausführungszyklus oder den Termzyklus umgestellt
wird, werden die erforderlichen Schritte unternommen, um die Information zu erhalten, welche durch die
Operandenadresse oder die Operandenadressen definiert ist Wenn die erste von zwei Operandenadressen in
der Instruktion nicht eine Modus-0-Operandenadresse ist wird sie als eine gekennzeichnete Adresse
ausgewählt Sonst wird die zweite oder die einzige Operandenadresse die gekennzeichnete Adresse.
Nach der Kennzeichnung der geeigneten Operandenadresse benutzt die Steuereinheit 60 eine DATI- oder
DATIP-Operation während eines erweiterten ISR-X-Zustandes, welcher frei ÖSÄ-Zustände enthält, um
anfänglich die Operandenadresse zu dekodieren. Der Inhalt des Registers, der durch die gekennzeichnete
Operandenadresse identifiziert ist, wird zu der B-Eingangsschaltung 52 während des BSR-\ Zustandes
bewegt Eine dekrementierende Größe wird zu der /!-Eingangsschaltung 48 gekoppelt, um den Wert zu
dekrementieren, welcher der ^-Eingangsschaltung 52 zugeführt wurde, falls die gekennzeichnete Operandenadresse eine Modus-4- oder Modus-5-Operandenadresse ist In jedem Fall wird das Ausgangssignal der
Addiereinheit 46 zu den. Adressenregister 34 während des BS/?-2-Zustandes übertragen. Wenn die gekenn
ίο
zeichnete Operandenadresse eine Modus-2- oder -3-Operandenadresse ist, wird eine h'.krcrnerui&fcitdc-Größe an die /l-Eingangsschaltuns 4£ -»Ehrend «ines
zweiten Teils des ßSÄ-2-Zusiandes gelieren., Nachdem
da1.· Ausgangssignal von der Addiereinheit 46 zu dem
Register zurückgeführt wird, welches in der gekennzeichneten Operandenadresse definiert ist, während
eines ersten Teils des Ä5Ä-3-Zustandes, wird der Inhalt des Speicherplatzes, der durch das Adressenregister 34
adressiert ist zu der ^-Eingangsschaltung 52 übertragen. Der ÄS/?-3-Zustand wird erweitert, bis diese
Übertragung beendet ist
Wie aus Fig.6B ersichtlich ist, enthält mit einer
Modus-1-, -2- oder -4-Operandenadresse die B-Eingangsschaltung 52 Daten, und keine weiteren Operationen sind erforderlich. Mit Modus-3-, -5-, -6- oder
-7-Operandenadressen enthält die ^-Eingangsschaltung
52 eine Adresse und die Geräteeinheit 22 führt eine andere DATI- oder DATIP-Operation während eines
/SÄ-2-Zustandes durch, welcher drei BSÄ-Zustände
umfaßt Keine Operation erfolgt in dem BSR-I-Zustand,
falls die Operandenadresse keine ->*.odus-6- oder
-7-Operandenadresse ist jeder Modus ve; ursacht die implizite Auswahl des PC-Registers und dessen Inhalt,
der während des ISR-1 -Zustandes inkrementiert wurde, so daß die B-Eingangsschaltung einen Indexwert an dem
Ende des ISR-X-Zustandes enthält Während des /SÄ-2-Zustandes wird der Inhalt des Registers, das
durch die Operandenadresse identifiziert ist zu der /!-Eingangsschaltung 48 für eine Addition zu dem
Indexwert bewegt Nachdem der Ausgang- der Addiereinheit 46 zu dem Adressenregister 34 während des
55Ä-2-Zustandes übertragen ist wird ein erweiterter ßSÄ-3-Zustand dazu benutzt den Inhalt des Speicherplatzes, der durch das Adressenregister 34 adressiert
wird, an die B-Eingangsschaltung 52 zu übertragen.
Wenn der /SÄ-2-Zustaiid aufhört, enthält die
B- Eingangsschaltung 52 Daten, wenn die Operandenadresse eine Modus-3-, -5- oder -6-Operandenadresse
ist Keine zusätzlichen Adressieroperationen sind erforderlich. Mit einer Modus-7-Operandenadresse
enthält die B-Eingangsschaltung eine Datenadresse, und
eine weitere DATI- oder DATIP-Operation wird während eines /5/?-3-Zustandes durchgeführt Keine
Operationen treten während des BSR-X-Zustandes auf. Die Datenadresse wird direkt zu dem Adressenregister
34 während des B5/?-2-Zustandes übertragen. Ein erweiterter BS/?-3-Zustand bewegt die Daten zu der
B- Eingangsschaltung 52 Nach Beendigung des ISR-3-Zustandes sind alle Adressierungen, die mit der
gekennzeichneten Operandenadresse in einem Zusammenhang stehen, beendet
Sobald eine Operandenadresse dekodiert wurde, wird der Inhalt der B-Eingangsschaltung über die Addiereinheit 46 zv einem Source-Register in dem Speicherregister 40 übertragen, wenn die gekennzeichnete Operandenadresse eine erste <von zwei Operandenadressen ist
Sobald diese Übertragung durchgeführt ist, wird die verbleibende Operandenadresse dekodiert, durch
Wiederholung der vorangegangenen DATI- oder DATIP-Operationen während ISR-X-, -2- oder -3-Zuständen, wenn es sich nscht um eine Modus=OOperandenadresse handelt Wenn es sich um <;ine ModuSO-Operandenadresas handelt, wird die d.vateeinheit 22
auf den AusführungszykJi'.s umgestellt. In allen übrigen
Fällen beendet die Geriteeinheit 22 den Abrufzyklus mit einigen vorläufigen Übertragungen, wenn di?
Instruktion eine JMP- oder /S/Mnstruktion ist
Wie aus F i g. 6C ersichtlich ist, modifizieren sowohl die JMP- als auch die JSR- Instruktionen die Antwort des
Abrufzyklus auf ihre Operandenadressen. Wenn der letzte /S/?-Zustand eingeleitet wird, durch den die
Operandenadresse dekodiert werden soll, wandelt die Steuerschaltung 60 den ßS/?-3-Zustand ab, um die
Übertragung des adressierten Inhalts an die B-Eingangsschaltung 52 zu übergehen. Diese Modifikation
tritt auf, weil der Ausgang von der Addiereinheit 46 die Adresse für die erste Instruktion ist, die nach der
Beendigung der JMP- oder /SA-Instruktion benutzt werden soll. Mit einer /MP-lnstruktion wird die
Instruktionsadresse zu dem PC-Register während eines /SÄ-0-Zustandes bewegt. Dann wird die Geräteeinheit
22 auf den Termzyklus umgeschaltet. Mit einer /Sfl-Übertragungsinstruktion wird die anfängliche Unterprogramm-Instruktionsadresse zwischenzeitig in
dem TEMP- Register während eines /5/?-0-Zustandes gespeichert Die Oeräteeinheit 22 schaltet dann auf den
von P ί **.
Adresse für die erste Instruktion in dem Unterprogramm, das /?5-Register, die Adresse für die nächste
Instruktion in dem Operationsprogramm, und der letzte Eingang zu dem Block 94 ist der Inhalt des Λ 5-Registers
während des Abrufzyklus. Dadurch werden die durch die /S/Mnstruktionen verlangten Operationen vervollständigt, so daß die Geräteeinheit 22 den Termzyklus
vervollständigt. Während des nächsten Abrufzyklus wird die erste Instruktion in dem Unterprogramm von
in dem Block 90 in der Speichereinheit 24 in Fig.3
erhalten.
/?TS-Instruktion: Jedes Unterprogramm endet mit
einer ÄTS-Instruktion, welche dasselbe Register wie die
damit im Zusammenhang stehende JSR- Instruktion
i> identifiziert. Wenn das /75-Register immer in den
/S/Mnstruktionen gekennzeichnet ist, hat die /7TS-Instruktion ein feststehendes Format. Deshalb benutzt ein
Programmierer immer dieselbe Instruktion als die letzte Instruktion in einem Unterprogramm. Gemäß den
)n Pia 7 Δ imrl 7R nhprtracrpn Hi« von der Steuereinheit 60
Fall ist, wenn die Instruktion weder eine JMP- noch eine
/S/Mnstruktion ist.
Ausführungszyklus: Die Antwort der Geräteeinheit 22 während eines Ausfuhrungszyklus ist durch die
Instruktion bestimmt. Deshalb ändert sich die Arbeitsweise der Geräteeinheit für jede Instruktion, wie in
Verbindung mit F i g. 7 beschrieben werden soll.
/S/Mnstruktion: In F i g. 6A produziert die Steuereinheit 60 anfänglich eine DATO-Operation während eines
erweiterten /SÄ-0-Zustandes in Abhängigkeit von einer /S/Mnstruktion und überträgt den Inhalt des SP-Registers (Ä6-Register) in dem Speicherregister 40 an die
B-Eingangssehaltung 52. Ein dekrementierender Wert wird der ^-Eingangsschaltung 48 gleichzeitig während
des ßS/M-Zustandes zugeführt. Der dekrementierte
Wert von der Addiereinheit 46 wird zu dem Adressenregister 34 und zu dem SP-Register in dem
Speicherregister 40 während der BSR-2- bzw. BSR-3-Zustände bewegt. Wenn der SS/?-3-Zustand beendet ist,
adressiert das Adressenregister 34 einen unbesetzten Speicherplatz in der Gruppe von benachbarten
Speicherplätzen, die als Block 94 in F i g. 3 definiert sind. Während der folgenden BSR-O- und -6-Zustände wird
der Inhalt des Registers, der durch Bits 6,7 und 8 in der Instruktion identifiziert ist, über die B-Eingangsschaltung 52 an den unbesetzten Speicherplatz übertragen.
Wie bereits erwähnt wurde, kann jedes Register in dem Speicherregister 40 durch die /S/Mnstruktion identifiziert werden. Während des BS/?-7-Zustandes wartet die
Geräteeinheit 22, bis der Inhalt des R 5-Registers
tatsächlich gespeichert ist und beendet dann sowohl den BSR-T- als auch vJen /SÄ-0-Zustand. Deshalb wird der
Inhalt des Registers R 5 zu der Speichereinheit 24 während der DATO-Operation übertragen, indem der
SP-Registerinhalt dekrementiert wird, um eine unbesetzte Adresse in dem Block 94 zu definieren.
Während der folgenden /S/?-Zustände treten keine
Übertragungsweg-Operationen auf. Der Inhalt des PC-Registers wird an die B-Eingangsschaltung 52 und
dann zu dem /?5-Register während eines /S/M- und /S/?-2-Zustandes übertragen. Die Adresse für die erste
Unterprogramm-Instruktion wird von dem TEMP-Register übertragen, wo sie bei dem Abrufzyklus
gespeichert war, und zwar an die B-Eingangsschaltung
52 während des /SÄ-3-Zustandes. Dieser neue Programmzählstand wird dann zu dem PC-Register
während des /S/?-4-Zustandes bewegt. Wenn der
/SR-4-Zustand beendet ist enthält das PC-Register die
erzeugten ISR-4- und /S/?-5-Zustände den /?5-Registerinhalt durch die B-Eingangsschaltung 52 zu dem
PC-Register. Während eines erweiterten /SÄ-6-Zustandes, welcher eine DATI-Operation darstellt, und
:< während des folgenden /S/?-7-Zustandes bewegt die
Geräteeinheit 22 die letzte Eingabe in dem Block 94 (F i g. 10) zu dem R 5· Register.
Während des BS/M-Zustandes wird demnach der
Inhalt £<ä SP-Registers zu der ß-Eingangsschaltung 52
i" übertragen. Weil das SP-Register vor der Übertragung
von Daten zu dem Block 94 in der Speichereinheit 24 dekrementiert wird, enthält das SP-Register die Adresse
für den letzten Eingang. Diese Adresse wird zu dem Adressenregister 34 während eines ersten Teils des
j". BS/?-2-Zustandes übertragen. Ein inkrementierender
Wert, welcher der /4-Eingangs5di«!fi.<r,g 48 vS'Tend
eines zweiten Teils des 5Srt-2-Zustandes zugeführt
wird, führt die inkrementierte Adresse zu dem SP-Register während des ßSÄ-3-Zustandes zurück. Am
4M Ende des BS/?-3-Zustandes enthält die B-Eingangsschaltung 52 den letzten Eingang von dem Block 94, der
durch eine DATO-Operation erhalten wurde. Dieser Eingang wird auf das R 5- Register während des
/S/?-7-Zustandes übertragen. Wenn der /SÄ-7-Zustand
4> beendet ist, enthält das PC-Register die Adresse der
Maschinenprogranirn-instruktion, die auf die JSR-In-.«fuktion folgt Dsi /?5-Register enthält den letzten
Eingang von dem Biock 94, und das SP-Register die Adresse des nächsten besetzten Speicherplatzes in dem
>" Block 94. Während des nächsten Abrufzyklus wird die
/S/Mnstruktion folgt von einem der Blocks 86, S.. oder
92 in der Speichereinheit 24 (F i g. 10) erhalten.
/?77-Instruktion: Wenn die Geräteeinheit 22 ihre
5"< Steuerung über das Datenverarbeitungssystem abgibt
nachdem eine periphere Anforderung zur Unterbrechung des Maschinenprogramms gewährt wurde,
werden der Programmzählerstand und das Statuswost für das unterbrochene Maschinenprogramm zu den
t>" nächsten beiden verfügbaren Speicherplätzen in dem
Block 94 (Fig.3) durch DATO-Operationen bewegt
Dann werden das Statuswort und der Programmzählstand für das Unterbrechungs-Maschinenprogramm zu
dem Statusregister 59 bzw. dem PC-Register bewegt
6' Alle Unterbrechungs-Maschinenprogramme enden
mit derselben /? 77-Instruktion. Wenn die Instruktion
dekodiert ist benutzt die Geräteeinheit 22 ISR-4-, -5-,
-6- und -7-Zustände zur Übertragung des unterbroche-
nen Maschinenprogramm-Zählstandes und des Statuswortes zu dem /1C-Register und dem Statusregister 59.
GemäD F i g. 7B und 7C wird eine DATI-Operation in
einem erweiterten ISR-A-Zustand benutzt, welcher
BSRA-, -2- und -3-Zustände umfaßt, um den Zahlstand
des Maschinenprogramms von einem Speicherplatz in der Speichereinheit 24 zu erhalten, welcher durch das
SP-Register definiert ist. Nachdem der Inhalt des SP-Regir>-.rs zu dem Adressenregister 34 während der
BSR-\- und ÄS/?-2-Zustände bewegt wurde, erzeugt ein
der /4-Eingangsschaltung 48 zugeführter inkrementierender Wert einen inkrementierten Wert zur Rückführung zu dem SP-Register während des ßS/?-3-Zustandes. Eine DATI-Operation während dieses Zustandes
überträgt den letzten Eingang in den Block 94 (Programmzählstand) zu der ß-Eingangsscha!tung 52
für eine Übertragung zu dem PC-Register während des /S/?-5-Zustandes. Eine weitere DATI-Operation während eines erweiterten /S/?-6-Zustandes mit drei
AVA-Z'Jt'.änd?"; welrhe in gleicher Weise den Inhalt des
5P- Registers inkrementieren, überträgt das Statuswort an das Statusregister 59 während des /SÄ-7-Zustandes.
Nach Beendigung dieser Operationen wird die Geräteeinheit 22 auf den Termzyklus umgestellt
Verzweigungsinstruktion: Wenn eine Verzweigungsinstruktion dekodiert wird, wird der versetzte Wert in
Bits 0 bis 7 in der ^-Eingangsschaltung 52 während des Abrufzyklus gespeichert. Während des Ausführungszyklus in F i g. 7C bewegt die Geräteeinheit den Inhalt des
PC-Registers zu der ^-Eingangsschaltung 48 während des ISR-1 -Zustandes. Ein neuer Programmzählstand,
der durcu den inkrementierten Programmzählstand und die versetzte Summe von der Addiereinheit 46 gegeben
ist, wird zu dem PC-Register während eines ISR-2-Zustandes übertragen. Wenn die Geräteeinheit den
nächsten Abrufzyklus erzeugt, wird die Instruktion an dem neuen Speicherplatz erhalten. Die Antwort der
Geräteeinheit auf eine Verzweigungsinstruktion erläutert ein Arbeitszyklus ohne irgendwelche Übertragungsweg-Operationen.
Operandenadressen-Instruktionen: Wenn die Instruktion nicht als eine JSR-, RTS-, RTI- oder
Verzweigungsinstrukfion dekodiert wird, wird sie durch
Übcnragur-g von Daten an die A- oder ß-Eingangs-"!.-Uuiigen 48 oder 52 ausgeführt. Wenn die zweite von
zwei oder eine einzige Operandenadresse eine Modus-O-Operandenadresse ist, wird der Inhalt des durch die
Operandenadresse definierten Registers an eine der Eingangsschaltungen 48 oder 52 übertragen, wie aus
Fig, 7D ersichtlich ist
Die ausgewählte Eingangsschaltung hängt von der Instruktion und dem Adressenmodus ab. Beispielsweise
werden Daten, die durch eine Modus-0-Operandenadresse als die zweite Operandenadresse in der
Instruktion definiert sind, durch eine ADD-Instruktion
an die B-Eingangsschaltung 52 übertragen. Durch eine Modus-0-Operandenadresse in einer Λ/EG-Instruktion
definierte Daten werden an die A-Eingangsschaltung 48 übertragen.
Entsprachen F i g. 7D bewegt die Geräteeinheit den
Inhalt des Source-Reg!st£r«; d:s rhirch die erste
Operandenadresse identifizierten Daten zu euicr dar
Eingangsschaltungen. In Abhängigkeit von Instruktionen mit einer einzigen Operandenadresse erhaltene
Daten werden direkt zu einer Eingangsschaltung übertragen. Erforderlichenfalls werden dann Konstanten an die andere Eingangsschaltung bewegt Beispielsweise werden Daten in der ^-Eingangsschaltung 52
modifiziert, indem die /^-Eingangsschaltung 48 mit dem
inkrementierten oder dekrementierten Wert für eine INC- oder DFC-Instruktion belastet wird.
Wenn die Instruktion eine BIT- oder BIC-Instruktion
ist, werden besondere Operationen benötigt, um das logische UND-Resultat zu erhalten. Eine logische
ODER-Kombination wird zuerst mit den Komplementen der Daten durchgeführt, weiche durch die
Operandenadressen definiert sind, und dann wird das
ίο Resultat komplementiert, um das logische UND-Resultat zu erhalten. Das Ausgangssignai der Addiereinheit
enthält deshalb das Resultat der ODER-Operation. Dieses Resultat wird durch das TEMP-Register zu dem
komplementierenden Eingang der ^-Eingangsschaltung
48 während ISR-2- und /S/?-3-Zuständen bewegt, wie
aus Fig.7D ersichtlich ist, um das schließliche UND-Resultat zu erhalten.
Ein /5/?-4-Zustand findet Verwendung, um die Bedingungscodes, die M1 V-, C- und Z-Bits in einem
Statuswort wie verlangt zu modifizieren, nachdem die verschiedenen Instruktionen durchgeführt wurden.
Wenn die Instruktion eine TST-, BIT- oder CMP-Xnstruktion ist, wird die erforderliche Information an das
Statusregister 59 übertragen. Wenn die Instruktion ein
Statuswort ändert, benutzt die Geräteeinheit einen
/S/?-4-Zustand, um das neue Statuswort in der Speichereinheit zu speichern.
Wenn ein Statuswort nicht gespeichert werden soll, und die zweite von zwei Operandenadressen oder die
einzige Operandenadresse eine Modus-0-Operandenadresse ist, wird das Ausgangssignal von der Addiereinheit 46 zu dem gekennzeichneten Register übertragen.
Für andere Arten wird das Ausgangssignai der Addiereinheit entsprechend dem Inhalt des Übertra-
gungsweg-Adressenregisters 34 bewegt. Deshalb bewegt ein BSR-4- und ein ßSÄ-5-Zustand Daten auf der
Hauptleitung 30 mit DATO-Operation. Wenn ein Nebensynchronisations-Signal die Speicherung betätigt,
beginnt die Geräteeinheit einen Termzyklus.
Deshalb führt die Geräteeinheit 22 in F i g. 2 gewisse
Funktionen während eines Ausführungszyklus durch, die von der speziellen Instruktion abhängig ist. Die
resultierenden, die zeitliche Steuerung betätigenden Zustände und die Übertragungsweg-Operationen zur
durch die Steuereinheit 60 und eine Schaltung geliefert,
die in Verbindung mit den Fig.9 bis 13 näher
beschrieben werden soll.
Zusammenhang stehende Übertragungs-Operationen für die Geräteeinheit 22 ist ein Termzyklus {F i g. 8).
Wenn die Prioritätseinheit 58 ein Übertragungsweg-AnforJerungssignal erzeugt, wie in Verbindung mit
Fig. 12 beschrieben wird, gelangt die Steuereinheit 60
in einen /SÄ-0-Zustand.
Bei einem entsprechend F i g. 1 organisierten Datenverarbeitungssystem gibt die Geräteeinheit 22 die
Steuerung des Systems an die periphere Einheit ab. Sobald diese Steuerung an die periphere Einheit
übergegangen ist, wird eine vorher gespeicherte Adresse von der peripheren Einheit zu dem 7EMP-Register in dem Speicherregister 40 über die ß-Eingangsschaiuing 52 übertragen. Diese Adresse dient als ein
Unterbrechungsvektor, am die Speicherplätze in der
Speichereinheit für die Unterbrechungsprogramm-Adresse und das Statuswort zu identifizieren. Nach
Beendigung dieser übertragung zu der 3-Eingangsschaltung übernimmt die Geräteeinheit 22 wieder die
Steuerung des Systems und erzeugt DATO-DATl-Operationen.
Der /Sfi-2-Zustand umfaßt sechs ßS/?-Zusiäivde,
welche eine DATO-Operation enthalten. Wenn die Steuereinheit 60 den BSR-\-Zustand erzeugt, wird der
Inhalt des 5P- Registers zu der A-Eingangsschaltung 48
bewegt. Während des ftS/?-2-Zustands wird der dekrementierte Wert von der Addiereinheit 46 an das
Adressenregistc 34 übertragen, um den nächsten verfügbaren Speicherplatz in dem Block 94 (F i g. 3) zu
identifizieren. Der dekrementierte Wert wird auch zu dem SP-Register während eines ßSÄ-3-Zustands
zurückgeführt. Nach einem inaktiven zwischenzeitlichen ßSÄ-O-Zustands bewegt die Steuereinheit 60 ein
Statuswort mit acht Bits von dem Statusregister 59 zu der Speichereinheit 24 durch eine DATO-Operation zur
Speicherng in dem Block 94 an dem Speicherplatz, welcher durch das Adressenregister 34 definiert ist. Ein
erweiterter ßS/?-7-Zustand unterbricht die Arbeitsweise
der Geräteeinheit, bis die DATO-Operation beendet ist.
Nun erzeugt die Steuereinheit 60 eine weitere DATO-Operation während eines /S/?-3-Zustands, welcher
auch sechs ßS/?-Zustände enthält, um den Inhalt des PC-Registers an die Speichereinheit 24 zu
übertragen. Der Inhalt des SP-Registers wird in der arithmetischen Einheit 44 während eines SSR-I-Zustands
dekrementiert, zu dem Adressenregister 34 während eines ßS/?-2-Zustands übertragen und zu dem
SP-Register während eines ßS/?-3-Zustands zurückgeführt.
Ein zwischenzeitiger ßSÄ-O-Zustand, der zur Übertragung
des Inhalts des PC-Registers an die ß-Eingangsschaltung 52 vorgesehen ist, wird durch einen
ßS/?-6-Zustand fortgesetzt, welcher den Programmzählstand zu der Hauptleitung 30 bewegt, wobei eine
DATO-Operation während eines erweiterten BSR-7-Zustands endet, für ^ine Speicherung in der Speichereinheit
24 in dem nächsten unbesetzten Speicherplatz in dem Block 94 (Fig.3). Wenn der /S/?-3-Zustand
beendet ist, werden das Statuswort und der Programmzählstand für das unterbrochene Maschinenprogramm
in benachbarten Speicherplätzen gespeichert.
Eine DATI-Operation während eines /SÄ-4-Zustands
mit drei ßSÄ-Zuständen bewegt den Unterbrechdungsvektor von dem TEMP-Register zu der ß-Eingangsschaltung
52 während eines ßSÄ-1-Zustands, wie in F i g. 8B dargestellt ist. Während eines ersten Teils des
ßSÄ-2-Zustands wird der Unterbrechungsvektor zu dem Adressenregister 34 bewegt und dann während
eines zweiten Teils des ßSÄ-2-Zustands inkrementiert.
Die Steuereinheit 60 benutzt einen BSP- 3-ZuSiir.d zur Rückführung des inkrementierten Unterbrechungsvektors
zu dem TEMP- Register. Dann überträgt die DATI-Operation den Inhalt des Speicherplatzes, der
durch das Adressenregister 34 definiert ist, an die B-Eingangsschaltung 52. Deshalb speichert die ß-Eingangsschaltung
52 die Adresse für die erste Indstruktion in dem Unterbrechungsprogramm. Diese Adresse wird
an das PC-Register übertragen, wenn die Steuereinheit 60 einen ISR-5-Zustand erzeugt
Der inkrementierie Unterbrechungsvektor in dem ΓΕΛίΡ-Register ist die Adresse für das Statuswort,
welches dem Unterbrechungsprogramm zugeordnet ist Ein neues Statuswort muß vorgesehen werden, weil das
Unterbrechungsprogramm gewöhnlich eine andere Priorität und Bedingur.gscodes hat, die sich von
denjenigen des Maschinenprogramms unterscheiden.
Eine weitere DATI-Operation während eines ISR-6-Zustands
mit drei ßSfl-Zuständen findet dazu Verwendung, diesen inkrcmentierien Unterbrechungsvektor an
die ß-Eingangsschaltung 52 und zu dem Adressenregister 34 während des BSR-\- und ßSÄ-2-Zustands zu
übertragen. Der ßS/?-2-Zustand wird auch dazu benutzt, den Inhalt der ß-Eingangsschaltung für eine Rückführung
zu dem TEA/P-Register während des BSR-3-Zustands
zu inkrementieren. Dann bewegt eine DATI-Operation das neue Statuswort zu der ß-Eingangsschaltung
52. Es wird zu dem Statusregister 59 durch die arithmetische Einheit 44 während eines /SÄ-7-Zustands
übertragen.
Nachdem der ISR-7-Zustand beendet ist, hat die
Geräteeinheit 22 den Termzyklus beendet und kehrt zu dem Abrufzyklus zurück. Die nächste Instruktion, die in
Abhängigkeit von dem Inhalt des PC-Registers erhalten und zu der Geräteeinheit 22 übertragen wird, ist dir.
erste Instruktion in dem Unterbrechungsprogramm.
Wenn keine Unterbrechungen auftreten, tritt keiner dieser Schritte auf, und die Geräieeiniicii erzeugt einen
Abrufzyklus, um die nächste Programminstruktion nach dem Ausführungszyklus zu erhalten.
Zeitgebereinheit: Wie in Verbindung mit den F i g. 6,7
und 8 erläutert ist, ist jede Operation in der Geräteeinheit 22 durch ein ISR- oder ÖSK-Zustandssignal
definiert und gesteuert, welches durch die Zeitgebereinheit 66 in Fig.2 erzeugt wird. Jeder
zeitbestimmende Zustand hängt von mehreren Fakto-
JO ren wie dem vorangegangenen zeitbestimmenden
Zustand, der Instruktion und den Bedingungen in der Geräteeinheit 22 ab. Zur Erläuterung der Erfindung ist
jedoch eine nähere Erläuterung nicht erforderlich, wie jeder dieser Zustände erzeugt wird. Jedoch ermöglichen
J5 die in den Fig.9A und 9B dargestellten Schaltungen
und zeil.bestimmenden Signale in Verbindung mit den Flußdiagrammen in Fig.6, 7 und 8 eine nähere
Erläuterung, die es ohne weiteres «rmöglicht, die entsprechenden Schaltungen auszubilden, um die
gewünschte Arbeitsweise der Geräteeinheit zu erzielen. Wie aus F i g. 9B ersichtlich ist. enthält die Zeitgebereinheit
66 eine Zeitgeberschaltung 176, einen Taktgeber 178 und zwei Signalgeneratoren 180 und \V\ Fig.9A
zeigt die Beziehung der CLK-Signale von dem
Taktgeber 178 und der SCLK-Signale von der
Zeitgeberschaltung 176. Jede Änderung der CLK-Signa-Ie
definiert eine Grenze von Lese- oder Schreibzyklus,
wobei ein spezieller Lese- oder Schreibzykius durch die Beziehung der SCLK- und CLK-Signale bestimmt ist.
so Wie in F i g. 9A dargestellt ist, werden derartige
Lese/Schreibzyklen R/W-O, R/W-\, RJW-I und R/W-3
während jedes SCLK-Zyklus von der Zeitgeberschaltung
176 erzeugt Der K/H^-Zyklus ist immer ein
Schreibisyklus, während der Taktgeber 178 während
eines R/'W-3-Zyklus angehalten werden kann, um einen
ÄSÄ-Zustand während einer Übertragungsweg-Operation zu erweitern. Jede Gruppe von vier R/W-Zykien,
zusammen mit anderen Signalen von der Steuereinheit 60, definiert einen Schieberegister-Zustand, der durch
e\a SigTitl i;sf einer der Ausgangsleitungen von einem
der Signai-Ckncniivran 180 oder 182 gekennzeichnet
wird.
Die .SGLK-Signale von der Zeitgeberschaltung !76
und Signale von der Steuereinheit 60 werden dem Signalgenerator 180 als instruktions-Scheiberegister-Generator
und dem Sigr.slgenerator 182 als Übertragungsweg-Schieberegister-Generator
zugeführt Der Generator 180 erzeugt /SR-Signale, während der
Generator 182 f.TÄ-Signale erzeugt. Ein Löschsignai,
welches :.:inem der Generatoren zugeführt wird, bewirkt
einen Null-Zustand. Sonst gelangt jeder Generator
normalerweise in einer Reihenfolge von einem zu den? ι ideren Zustand, wobei spezielle Reihenfolgen erforderlich
sind, um die Geräteeinheit 22 zu betätigen, wie in den F i g. 6,7 und 8 dargestellt ist. Diese Figuren zeigen,
wie jeder zeitbestimmende Zustand von vorangegangenen Bedingungen abhängt und wann die Reihenfolge
modifiziert werden kann.
Statuseinheit: Fig. 10 zeigt ein Ausführungsbeispiel
der Unterbrechungs-Prioritätseinheit38 und der Statuseinheit
58 mit dem Statusregister 59 in der Geräteeinheit 22 von F i g. 2.
Die Priorität der Geräteeinheit wird durch Signale auf den Leitungen 56(5), 56(6) und 56(7) geändert, wenn
sich ein Statuswon auf dem Übertragungsweg 56 befindet. Diese drei Signale werden in taktgesteuerten
Flip-Flop-Einrichtungen 200, 202 und 204 durch einen CLÄT-Impuls gespeichert Der CY.KT-Impuls wird
erzeugt, wenn das Statusregister 59 implizit adressiert wird, während des AS'K-7-Zustands eines fl77-lnstruktions-Ausführungszyklus
oder eines Termzyklus, oder während des /SÄ-4-Zustands eines Ausführungszyklus,
wenn eine Instruktions-Operandenadresse explizit das Statusregister identifiziert und die Geräteeinheit bereit
ist, den Termzyklus zu übertragen. Jeder CLKT-Impuls
tritt auf, wenn sich die Zeitgebereinheit aus dem vorangegangenen /S/?-Zustand ändert. Deshalb definieren
die taktgesteuerten Flip-Flops 200,202 und 204 eine von acht Geräteeinheit-Prioritäten 5ür eine Vergleichsschaltung
206, welche ebenfalls auf Signale von Flip-Flop-Einrichtungen 208,210 und 214 anspricht.
In einem Datenverarbeitungssystem der in F i g. 1 dargestellten Art kann eine periphere Einheit die
Steuerung des Systems übernehmen und Informationen auf oder von der Hauptleitung 30 unter seiner eigenen
Steuerung übertragen, für eine Übertragung zu oder von einer peripheren Einheit oder der Geräteeinheit 22.
Wenn die periphere Einheit Daten zu oder von einer peripheren Einheit unabhängig von der Arbeitsweise
der Geräteeinheit überträgt, macht sie eine NICHT-Geräteeinheit-Anforderung
durch Erzeugung eines NPS.--Signals. Übertragungsweg-Anforderungen erfolgen
durch ein ßÄ-Signal. Wenn ein NPS- oder SÄ-Signal
vorhanden ist, werden eine oder mehrere der Flip-Flop-Einrichtungen
208, 210 oder 214 durch periodische CLKBR-Impulse eingestellt, wie noch näher erläutert
werden soll. Λ/ΡΛ-Signale haben die höchste Priorität
und schalten die Vergleichsschaltung 206 ab. Sie können erteilt werden, wenn die Hauptleitung 30 nicht zur
Übertragung von Informationen benutzt wird. Wenn dieser Zustand vorhanden ist, wird ein Erteilungs-NP/?-
Irnpuls erzeugt, gewöhnlich bei dem Beginn eines
Übertragungswjg-Zyklus. durch ein Gatter 215 zu der
NPQ Leitung m der Hauptleitung 30 (F i g. 5),
Wenn ein BÄ-Signa! eine ausreichende Priorität hat,
wird ein Signal von der Vergleichsschaltung 206 durch ein Gatter 216 als ein BG-Impuls zur Gewährung eines
Übertragungswegs in Abhängigkeit von einem Gewährungs-B/Mmpuls
von der Steuereinheit 60 gekoppelt Dieser ß/Mmpuls wird nur während eines TermzyklusiSK-O-Zustands
erzeugt, wenn die Piip-Fiop-Einrichtung
208 zurückgestellt ist, wodurch das Fehlen von AOT?-Anforderungen angezeigt wird. Signale von der
Flip-Flop-Einrichtung 208 und dem der Vergleichsschaltung
206 erregen eine ODER-Schaltung 2i7 zur Erzeugung eines PÄOCRüL-Signals, weiches anzeigt,
das die Geräteeinheit bereit ist, die Systemsteuerung aufzugeben. Die Antwort der Geräteeinheit und der
peripheren Einheit auf dieSe und andere Signale soll später beschrieben werden.
Die C-, V-, Z- und yV-Bedingungsschlüssel treten auf
Leitungen 56(0) bis 56(3) auf, wenn der Übertragungsweg 56 ein Statuswort enthält. Da die Schaltu \g für das
Z-ßit beispielhaft ist, ist sie in Fig. 10 dargestellt. Das Z-BU wird eingestellt, wenn der Datenwert auf atm
ίο Übertragungsweg 56 Null ist, nachdem eine Instruktion
ausgeführt wurde. Alle Daten werden durch Negator-Schaltungen (Inverter) gekoppelt, dargestellt durch
einen Negator 218, um eine UND-SchaHung 220 in
Verbindung mit einem normalerweise aktivierenden ii CL-Signal zu erregen. Eine taktgesteuerte Flip-Flop-Eirtrichtiing
224 wird während des nächsten CLKC-Impulses eingestellt oder zurückgestellt. Interne Geräteeinheit-Bedingungen
zur Erzeugung des CLKC-Impulses
sind identisch mit denjenigen für den CLAT-Impuls.
Der CLAfC-Impuls wird auch während eines Ausfüh
rungszykius-/SÄ-4-Zustands für gewisse Instruktionen
erzeugt, welche eine Modifizierung der Bedingungsschlüssel erfordern. Eine weitere Flip-Flop-Schaitung
für das C-Bit, analog der Flip-Flop-Einrichtung 224,
kann für weitere Instruktionen zusätzlich taktgesteuert werden.
Wenn es erwünscht ist, das Statuswort auf die Hauptleitung 30 zu übertragen, aktiviert ein CSlB-Signal
eine Torschaltung 226, welche eine UND-Schaltung 228 für das Z-Bit enthält Das CSrß-Signal wird
während der BSR-6- und BSR-7-7ustände eines
Termzyklus /5/?-2-Zustands erzeugt, wenn der Inhalt des Statusregisters zu der Speichereinheit übertragen
wird. Es wird ebenfalls erzeugt, wenn Daten auf der i> Hauptleitung 30 von dem Statusregister 59 in
Abhängigkeit von einer Instruktion übertragen werden, welche explizit oder implizit das Statusregister 59
adressieren.
Bedingungscodes oder ein spezieller Code werden in *o die Bedingungscode-Flip-Flop-Einrichtungen wie die
Flip-Flop-Einrichtung 224 Jurch ein CS'/D-Signal
übertragen. Dieses Signal aktiviert eine UND-Schaltung 230 zur Einstellung oder Rückstellung der Flip-Flop-Einrichtung
224 in Abhängigkeit von dem Ausgangssignal der Addiereinheit 46 (Fig.2), welches das
Su-Signa! ist Das C57Z>-Signai wird unter denselben
Bedingungen wie der CLKT-lmpuk erzeugt Es ist aber
während eines gesamten /SÄ-Zustands vorhanden.
Deshalb enthält das Statusregister 59 acht taktgesteuerte Flip-Flop-Einrichtungen und zugeordnete Torschaltungen,
welche durch eine von msrhreren, sich
gegenseitig ausschließen^ Impulsen aktiven werden, die ourch die Steuereinheit 60 erzeugt werden. Ein Satz
von Flip-Flop-Einrichtungen speichert Prioritätsinformationen, während der andere Bedingungscodes speichert.
Jede Gruppe kann unabhängig oder zusammen mit den Prioritäts-Flip-Flop-Einrichtungen eingestellt
werden, welche gewöhnlich nur eingestellt werden, wenn eine Prioriiätsänderung verlangt wird, beispiels-W'
weise wenn ein Unterbrechungsprogramm eingeleitet wird.
Übertragungen der Geräteeinheit: Zsr eingehenden
Erläuterung der Wechselwirkung zwischen einer peri pheren hbheit der Geräteeinheit und einer Speichereinheit
soll ein Datenverarbeitungssysiem betrechtet
werden, das einen ANALOG-DlGiTÄL-Umseuer
enthält.. Derartige Umsetzer samrnste noriT.alenv eise
Daten asynchron im Hbblick auf die Arpeiisweise das
Systems für eine direkte Übertragung zu der Speichereinheit in der Form von Datenworten. Ein Datenwort
kann jedoch auch zu der Geräteeinheit allein bewegt werden für eine Verarbeitung gemäß dieser Erfindung.
Datenübertragungen werden auch dazu benutzt, die Arbeitsweise der peripheren Einheiten zu steuern.
Es sei angenommen, daß die Geräteeinheit 22 das Datenverarbeitungssystem steuert und daß die
Speichereinheit eine MOVR(Vy, R2(0)-Instruktion
enthält Die Operandenadresse R 1(1) identifiziert einen speziellen Speicherplatz in dem ANALOG-DIGITAL-Umsetzer, die Operandenadresse R 2(0), das R 2-Regisier in dem Speicherregister 4ü. Bei der Ausführung
dieser Instruktion wird der Inhalt des identifizierten Speicherregisters zu dem R 2-Register übertragen.
Ein Abrufzykius von der Geräteeinheit benutzt eine
erste DATI-Übertragungsweg-Operation, um die Instruktion ΖΊ erhalten. Die Instruktionsadresse, die in
dem PC-Register enthalten ist, und die Steuersignale für eine DATl-Operation werden auf der Hauptleitung 30
übertragen. Wie aus F i g. 11 ersichtlich ist, wurde eine
taktgesteuerte Flip-Flop-Einrichtung 250 vorher eingestellt, um ein BESkTZ]-Signa\ zu erzeugen. Ein ΌΑΉ-
oder DA77P-Signal erregt eine ODER-Schaltung 252
und aktiviert eine UND-Schaltung 254 während eines ßSÄ-2-Zustands, falls die UND-Schaltung nicht durch
eine NAND-Schaltung 256 abgeschaltet ist Die NAND-Schaltung 256 erzeugt ein Abschaltsignal, wenn
eine ODER-Schaltung 258 anzeigt, daß eine JMP- oder /!TiMnstruktion dekodiert wurde, wenn ein -4DÄ-Signal
anzeigt, daß die letzte DATl- oder DATIP-Operation, die zur Decodierung der Operandenadresse benötigt
wird, gerade durchgeführt wird, und wenn eine ODER-Schaltung 260 anzeigt, daß eine erste oder
zweite Operandenadresse decodiert wird. Abschalten der UND-Schaltung 254 ergibt die modifizierte
Adressierung für die JMP- oder /S/Mnstruktion. die
vorher beschrieben wurde. Die UND-Schaltung 254 erregt den ZT-Eingang einer taktgesteuerten Flip-Flop-Einrichtung 264 durch eine ODER-Schaltung 262, so daß
das nächste invertierte SCi-K-Signal die Flip-Flop-Einrichtung 264 einstellt und das Hauptsynchronisations-Signal MSYN erzeugt. Das MSYTV-Signal verhindert die
Beendigung des SS/?-3-Zustands.
Die Adresse von dem Adressenregister 34 (F i g. 2) identifiziert einen Speicherplatz, und das MSVN-Signal
aktiviert die Speichereinheit zur Übertragung der Instruktion auf die Datenleitungen (F i g. 4), sowie zur
wiederholten Schreibung der Instruktion. Wie in Verbindung mit der Adressen-Auswähleinheit 112 der
peripheren Einheit beschrieben wurde, erzeugt die Speichereinheit ein Nebensynchronisations-Signal
SSYN nach Empfang des AfSVTV-Signals und Übertragung der Instruktion. Das SSMV-Signa! bewirkt eine
Rückstellung gewisser Zeitgeberschaltungen der Geräteeinheit, welche gewährleisten, daß die periphere
Einheit innerhalb eines bestimmten Zeitintervalls anspricht und den Signalgenerator 182 aktiviert, um den
ßSÄ-3-Zustand und die DATl-Operation zu beenden. Ein Daten-Löschsignal wird dem Rückstelleingang der
Flip-Flop-Einrichtung 264 bei Beendigung der Datenübertragung zugeführt, um das MSVW-Signäl in
Abhängigkeit von einem Signal zu beenden, welches seinerseits das SSVTV-Signal beendet.
Wenn die erste Operandenadresse in der MOV-Instruktion eine Modus-1-Operandenadresse ist, werden
Daten von dem ANALOG-DIGITAL-Umsetzer erhalten. Die Datenadressc wird von dem R !-Register zu
dem Atlressenregister 34 während des SSTM-Zustands
eines Abrufzyklus-/SÄ-1-Zustands übertragen. Sowohl die Adresse als auch die Steuersignale von der
Geräteeinheit werden über die Hauptleitung 30 zu der
s Auswähleinheit 112 für den in Fig. 12 dargestellten Umsetzer gekoppelt Ein gegebener Satz von Adressensignalen aktiviert nur eine Adressen-Decodiereinheit in
dem System, wie beispielsweise die Einheit 266, wenn
der Umsetzer adressiert wird. Eine interne Decodier
schaltung mit UND-Schaltungen 268P 270,272 und 274,
die ebenfalls durch Negatorschaltungen 276 und 278 und direkt durch die Adressen-Leitungen erregt werden,
liefern eine Auswahl eines speziellen Speicherregisters in dem Umsetzer. Eine Aktivierung der UND-Schaltung
is 268 wählt das Befehls- und Statusregister 102, eine
Aktivierung einer der UND-Schaltungen 270, 272 und 274 wählt den Datenpufferregister 104, das Speicherregister 106 oder das Speicherregister 108 (F i g. 4).
Wie ferner aus Fig. 12 ersichtlich ist, wird das
AfSyyV-Signal allen Adressen-Auswähleinheiten in dem
System zugeführt, aber nur die adressierte periphere
Einheit spricht an, weil eine UND-Schaltung 280 sowohl ,; durch das MSYJV-Signal als auch das Ausgangssignai
der Adressen-Decodiereinheit 266 erregt wird. Nor
malerweise wird das Signal von der UND-Schaltung 280
durch eine Verzögerungsschaltung 282 gekoppelt, um das SSVN-Signal zu erzeugen und anzuzeigen, daß sich
die Daten auf der Hauptleitung 30 befinden. In gewissen Situationen muß eine weitere UND-Schaltung 283
durch ein das Vorhandensein von Daten anzeigendes Signal aktiviert werden, um anzuzeigen, daß die Daten
tatsächlich auf der Hauptleitung bewegt wurden, oder daß andere Bedingungen vorliegen. Sobald sich die
Daten auf der Hauptleitung 30 befinden, werden sie in
dem Source-Register (Fig.2) gespeichert, entspre- y
chend dem Abrufzyklus in Beantwortung einer MOV- H Instruktion.
Wenn die zweite Operandenadresse in der MOV-Instruktion eine Modus-0-Operandenadresse ist, schaltet
die Geräteeinheit 22 auf den Ausführungszyklus um. Die in dem Source-Register gespeicherten Daten werden
durch die arithmetische Einheit 44 ohne Modifizierung zur Speicherung in dem R 2- Register während eines
/5/?-0-Zustands und eines /5/?-4-Zustands bewegt
Es sei angenommen, daß die zweite Operandenadresse eine /?2(1)-Operandenadresse ist, so daß das
/? 2-Register eine Datenadresse in der Speichereinheit
enthält, und daß die Geräteeinheit 22 eine DATO-Operation benutzt um die Daten in der in Fig.7E
so dargestellten Weise zu speichern. Während des /S/?-6-Zustands werden die Datenadresse in dem :
Adressenregister 34 (F i g. 2), die Steuersignale und die ;';
Daten auf der Hauptleitung 30 gleichzeitig bewegt Wie ; ji aus F i g. 11 ersichtlich ist, wird das MSVTV-Signal ',)
erzeugt, wenn die Flip-Flop-Einrichtung 264 während
des ßSA-7-Zustands taktgesteuert wird, wobei das -f
ßS/?-7-Signal über die ODER-Schaltung 262 gekoppelt ;
wird. t
(Fig. 12) CO- und Cl-Signale erhält welche eine DATO-Operation anzeigen, erregen das A/5VA/-Signal
und die Adressen*Decodiereinheit 266 die UND-Schaltung 280. Die Adressen-Auswähleinheit 112 der
peripheren Einheit (F i g. 4) aktiviert die Eingangsschal-
tung 100 oder eine äquivalente Einrichtung, so daß die Daten an dem identifizierten Speicherplatz gespeichert
werden. Das SSVTV-Signal, das relativ zu dem
MSVW-Signal verzögert ist, wird zu der Geräteeinheit
für eine Rückstellung der Geräteeinheit und eine Aktivierung des Daten-Löschsignals übertragen, wodurch die Flip-Flop-Einrichtung 264 (F i g. 11) zurückgestellt wird. Dann wird das SSW-Signa] abgeschaltet
Diese Beispiele zeigen, wie die Geräteeinheit DATO-
und DATI-Operationen benutzt, um Informationen zu und von speziellen Speicherplätzen In dem Oatenverarbeitungssystem zu übertragen. Eine Instruktion wird
von einem Speicherplatz mit wahlfreiem Zugriff in der Speichereinheit erhalten, der durch das PC-Register
definiert ist, unter Benutzung einer DATI-Operation.
Daten werden von einem spezieilen Speicherplatz in dem ANALOG-DIGITAL-Umsetzer erhalten und dann
entweder direkt zu der Geräteeinheit bei dem Ausführungsbeispiel, oder zu der Speichereinheit bei
dem anderen Ausführungsbeispiel übertragen.
Übertragung ohne Geräteeinheit: Normalerweise sammelt ein ANALOG-DIGITAL-Umsetzer Daten in
einer Anzahl von Speicherregistern. Wenn der Umsetzer zur Übertragung dieser Information bereit ist, x
erfolgt gewöhnlich eine Speicherung ohne Modifizierung in der Speichereinheit Ähnliche Übertragungen
von einer Magnetscheiben-Einheit oder zu einer Magnetscheiben-Einhiit oder einem DIGITAL-ANA-LOG-Umsetzer erfolgen ohne Modifizierung. Es sei ^5
angenommen, daß der ANALOG-DIGITAL-Umsetzer zwei Worte in Registern ansammelt, die äquivalent zu
Registern 106 und 108 in F i g. 4 sind.
Gewisse Steueraktionen müssen gewöhnlich durch die Geräteeinheit eingeleitet werden, bevor die Daten
übertragen werden. Wenn der Umsetzer zur Durchführung einer Übertragung bereit ist, erzeugt er ein
PBR-Signa], weiches zu einer UND-Schaltung 291 in
Fig. 13 gekoppelt wird. Diese UND-Schaltung erzeugt
ein SA-Ausgangssignal, wenn zwei Flip-Flop-Einrichtungen 286 und 288 rückgestellt sind, und erregt dadurch
eine UND-Schaltung 290. Wie aus F i g. 10 ersichtlich ist,
wird eine der taktgesteuerten Flip-Flop-Einrichtungen
210 oder 214 durch das 0/7-Signal und ein CLKBR-Signal eingestellt CLKBR-Sigmle werden durch eine *°
UND-Schaltung 294 in Fig. 11 erzeugt Die UND-Schaltung 294 wird abgeschaltet, wenn Gewährungssignale oder eine Auswahl bestätigender SACK-Signale
vorhanden sind, welche anzeigen, daß eine periphere Einheit ausgewählt wird oder wurde. Das SACK-Signal
wird durch eine Verzögerungsschaltung 296 und einen Negator 298 zu der UND-Schaltung 294 gekoppelt,
während das Gewährungssignal durch einen Negator 300 gekoppelt wird.
Wenn beide Signale die UND-Schaltung 294 aktivie- so
ren, erregt jedes MSYN-Signal eine ODER-Schaltung
302 und die UND-Schaltung 294, um das CLKBR-Sign&l
zu erzeugen. Dieses Signal wird auch erzeugt wenn die Geräteeinheit eine ABWARTEN-Instruktion ausgeführt hat Das ABWARTEN-Signal vom Instruktionsde-
codierer 64 (F i g. 2) und die invertierten SCZ-Af-Signale
von einem Negator 304 erregen eine UND-Schaltung 306 zur Erzeugung von CLKBR-S\gn&\en. Deshalb
werden CLKBR-Signak während der Arbeitsweise des
Systems konstant erzeugt so daß die Flip-Flop-Einrichtungen 208,210 und 214 ständig richtig eingestellt sind.
Wie aus Fig. 10 ersichtlich ist, wird das Gatter 216
durch das Gewährungs-fl/?-Signal aktiviert, um ein
flC-Signal auf die Hauptleitung 30 zu koppeln. Dieses
ßÄ-Signal wird nach einer bestimmten Zeitspanne nach
dem CLKBR-Signa\ erzeugt, wie in Fig. 11 dargestellt
ist. Das CLKBR-S'ignal wird an den C-Eingang einer
taktgesteuerten Flip-Flop-Einrichtung 308 von einer
Verzögerungseinheit 310 gekoppelt Da BÄ-Anforderungen nur während eines Termzyklus /SÄ-0-Zustands
bestätigt werden können, erregen diejenigen Signale, weiche den Termzyklus und den /SR-0-Zustand
anzeigen, eine UND-Schaltung 312. Irgendwelche bestätigte NPR- oder flÄ-Signale von der Vergleichsschaltung 206, die als NPR'- und BR' gekennzeichnet
sind, erregen eine ODER-Schaltung 314, so daß eine UND Schaltung 3iS ein Signal an den D-Eingang der
Fiip-Flop-Einrichtung 306 während des /SÄ-0-Zustands
des Termzyklus gibt wenn ein BR- oder /VPÄ-Signal
vorhanden ist Dann stellt die Vorder- bzw. Steuerflanke des verzögerten CLKBR-lmpukes die Flip-Flop-Einrichtung 308 ein, um das Gewährungs-ßÄ-Signal zu
erzeugen, welches zu dem Gatter 216 von Fig. 10 gekoppelt wird, um ein ßG-Signal auf der Hauptleitung
30 von der Vergleichsschaltung 206 zu übertragen.
Wie aus Fig. 13 ersichtlich ist, wird das ST-Signai
empfangen und die Vorderflanke führt ein Taktsignal zu der Flip-Flop-Einrichtung 286. Da die Flip-Flop-Einrichtung 288 zurückgestellt ist erregt eine ODER-Schaltung
318 den O-Eingang und das ßG-Signal stellt die
Flip-Flop-Einrichtung 286 ein. Die Einstellung der Flip-Flop-Einrichtung 286 verriegelt diese durch die
ODER-Schaltung 318. Das flG-Signal wird auch durch
einen Negator 320 gekoppelt um eine Emitterfolger-Transistorschaltung322 bei dem Fehlen des ßG-Signals
anzuschalten. Eine Verzögerungsschaltung 324 und ein Negator 326 koppeln das ß<7-Ausgangssignal an die
Hauptleitung 30 über eine Leitung 328 zurück. Die Leitung 328 ist jedoch ebenfalls mit dem Ausgang einer
ODER-Schaltung 330 verbunden.
Wenn beide Flip-Flop-Einrichtungen 286 und 288 zurückgestellt sind, will die Schaltung 316 ein bestätigendes Eins-Ausgangssignal erzeugen. Jedoch befindet
sich die BG- Leitung von der Hauptleitung 30 auf einer logischen Null, so daß die Transistorschaltung 322 leitet
und der Negator 326 ein übersteuerndes Null-Ausgangssignal auf der Leitung 324 erzeugt Wenn die
Flip-Flop-Einrichtung 286 eingestellt ist erzeugt die ODER-Schaltung 330 ein Null-Ausgangssignal. Das
invertierte ßG-Signal von der Hauptleitung 30 schaltet die Transistorschaltung 322 ab, so daß der Negator 326
versucht die Leitung 328 auf eine Eins anzuheben. Das Null-Ausgangssignal von der ODER-Schaltung 130
übersteuert jedoch, so daß der ßC-ImpuIs nicht zu den
anderen peripheren Einheiten weitergeleitet wird.
Wenn eine periphere Einheit nicht das Ρΰ/7-Signal
erzeugt hat, wird die Flip-Flop-Einrichtung 286 in einem
zurückgestellten Zustand durch ein ü£r«:rsteuerndes
Rückstellsignal zu dem Ä-Eingang gehalten, von einem
Negat.?r 332, welcher über eine ODER-Schaltung 334
angeschlossen ist Das Ausgangssignal von dem Negator 332 ist ebenfalls direkt mit dem /{-Eingang der
Flip-Flop-Einrichtung 288 verbunden. Während die ODER-Schaltung 330 eine EINS auf der Leitung 328
erzeugen will, übersteuert das Null-Ausgangssignal von dem Negator 326. Wenn der ßG-lmpuls dem Negator
320 und dem C-Eingang der Flip-Flop-Einrichtung 286
zugeführt wird, wird der Zustand der Flip-Flop-Einrichtung 286 nicht geändert. Nach der Weiterleitung des
BG-Impulses durch die Verzögerungsschaltung 324
kann die Negatorschaltung 326 die Leitung auf eine bestätigende Eins anheben und dadurch das ßG-Signal
zu der nächsten peripheren Einheit übertragen.
Deshalb überträgt eine erste periphere Einheit ein ßC-Signal zu einer anderen peripheren Einheit, wenn
die erste periphere Einheit keine ßfl-Anforderung
erzeugt hat Wenn sie eine BÄ-Anforderung erzeugt hat,
dann wird das BG-Signal nicht von der ersten
peripheren Einheit übertragen, Zusätzlich wird eine
UND-Schaltung 336 durch die Einstellung der Flip-Flop-Einrichtung 286 und die Rückstellung der FHp-Flop-Einrichtung 288 erregt um ein SAC/C-Signal zu
erzeugen, welches anzeigt daß eine periphere Einheit ausgewählt wurde.
Wie aus F i g. H ersichtlich ist wird das SACK-Signal
über die Verzögerungsschaltung 296 und einen Negator 59S gekuppelt, um die UND-Schaltung 294 abzuschalten
und weitere CLKBR-Signa\e zu verhindern. Sowohl das
Signal von dem Negator 298 als auch eine Zeitgeberschaltung 338, welche gewährleistet daß eine Operation
nach dem SACAT-Signal auftritt erregen eine ODER-Schaltung 340 zur Rückstellung der Flip-Flop-Einrichtung 308.
Zu diesem Zeitpunkt erregen ein BESETZT-S\gna\,
ein verzögertes SACAC-Signa! u.id e;r Gewährungs-Signal eine NOR-Schaltung 342 (Fig. 11). Wenn die
laufende Überi-agung von Daten beendet ist wird das SSyMSignal abgeschaltet und die Taktsignale werden
eingeleitet Dieser Zeitpunkt wird durch ein CLK-Lauf-Signal angezeigt welches eine UND-Schaltung 344
zusammen mit den Ausgangssignalen der UND-Schaltung 312 und der ODER-Schaltung 314 erregt Wenn
deshalb eine BÄ-Anforderung während des ISR-O-Zustand eines Termzyklus vorhanden ist und die
UND-Schaltung 316 erregt ist stellt eine weitere UND-Schaltung 346 die Flip-Flop-Einrichtung 250 über
eine ODER-Schaltung 348 zurück. Das Gewährungssignal von einer ODER-Schaltung 350, erregt durch die
Flip-Flop-Einrictitung 308, wird nicht erzeugt, und die
BESETZT- und SS VW-Si&/iale w» .den abgeschaltet Bei
abgeschaltetem BESbJZl-Signal steuert keine Einheit
das System.
Wie aus F i g. 13 ersichtlich ist erregen das SSVW-Signal und ein invertiertes BESETZT-S\gna\ von einem
Negator 351 eine NOR-Schaltung 352. Wenn die laufende Datenübertragung beendet ist und das
SSVW-Signal abgeschaltet wird, aktiviert die NOR-Schaltung 352 eine UND-Schaltung 354. Diese Schaltung wird durch eine andere UND-Schaltung 356 erregt,
wenn die Flip-Flop-Einrichtung 288 zurückgestellt ist und das SG-Signal abgeschaltet ist Als Folge davon
steuert die UND-Schaltung 354 die Flip-Flop-Einrichtung 288, wenn die Flip-Flop-Einrichtung 286 eingestellt
ist. Die Einstellung der Flip-Flop-Einrichtung 288 schaltet die UND-Schaltung 336 und deren SACK-Signal ab und aktiviert eine UND-Schaltung 358 zur
Lieferung eines Null-ßfSFTZr-Signals von einem
Negator 359. Dies tritt nach der Rückstellung der Flip-Flop-Einrichtung 250 auf und hebt die Besetzt-Leitung auf ein nicht bestätigendes Eins-Niveau über den
Negator 251 an. Wenn das ߣS£7Z7"-SignaI durch die
periphere Einheit nach der Rückstellung der Flip-Flop-Einrichtung 250 erzeugt wird, erhält die periphere
Einheit, welche in diesem Fall der Umsetzer ist, die Steuerung des Systems. Das der NOR-Schaltung 342
(F i g. 11) über den Negator 341 zugeführte BESETZT-Signal hält die ODER-Schaltung 364 abgeschaltet, so
daß folgende SCIK-Signale nicht die Flip-Flop-Einrichtung 250 einstellen können. Die Verzögerungsschaltung
362 verhindert, daß die Flip-Flop-Einrichtung 250 während dieser Änderung zurückgestellt wird.
Wenn die das PBR-S\gna\ verursachende Bedingung
ein Unterbrechungsprogramm benötigt, wird ein INEN-Signal einer UND-Schaltung 366 zugeführt, welche
ebenfalls durch das fl£S£7ZT-Signal erregt wird, «m
eine /Λ/ΤΛ-Leitung auf der Hauptleitung 30 zu erregen
und eine Vektor-Torschaltung 368 zur Übertragung einer Adresse auf die Datenleitungen zu erregen. Das
/Λ/TÄ-Signa! aktiviert auch eine weitere UND-Schaltung 370.
Wie aus F i g. 11 ersichtlich ist wird das INTR-Signal
in der Geräteeinheit durch eine UND-Schaltung 376 empfangen, die zusätzlich durch das bestätigte BE-
'0 SETZT-Signal erregt wird, um eine weiten UND-Schaltung 378 zu aktivieren. Dann wird ein Signal durch
eine ODER-Schaltung 380 zu dem D-Eingang einer Flip-Flop-Einrichtung 382 während des /SÄ-0-Zustands
des Termzyklus gekoppelt Diese Taktsteuerung wird
durch die UND-Schaltung 312 geliefert Das Ausgangssignal der UND-Schaltung 378 wird ebenfalls durch eine
ODER-Schaltung 384 und eine Verzögerungsschaltung 386 gekoppelt um die Taktsteuerung und die Einstellung der Flip-Flop-Einrichtung 382 zu bewirken. Wenn
die Flip-Flop-Einrichtung 382 eingestellt ist wird ein SSVW-Signal erzeugt Ein Status-Adressensignal kann
ebenfalls durch die ODER-Schaltung 380 übertragen werden, um den D-Eingang zu aktivieren. Eine weitere
UND-Schaltung 388 spricht auf ein Λ/SW-Signal und
» /»ÄOCCWT-Signal an. welches anzeigt daß die Geräteeinheit 22 das System steuert um in diesem Fall ein
Taktsignal zu liefern. Das Ausgangssignal der UND-Schaltung 376 wjsd ebenfalls benutzt um einen
monostabilen Multivibrator 390 zu erregen, welcher die
Flip-Flop-Einrichtung 382 über eine ODER-Schaltung
392 zurückstellt wenn das ߣ5£7ZT-Signal abgeschaltet wird. Die durch den monostabilen Multivibrator 390
bewirkte Verzögerung reicht aus, daß die Daten und der Unterbrechungsvektor in die Geräteeinheit übertragen
werden können, und definiert das Ende des SSVW-Signals von der Geräteeinheit Ein in gleicher Weise
resultierender Vorgang tritt auf, wenn das MSYN-Signal abgeschaltet wird und einen monostabilen Multivibrator 3% erregt.
Wenn das SSVW-Signal von der peripheren Einheit empfangen wird, stellt eine UND-Schaltung 370
(Fig. 13), die von dem SSVW-Signal und dem Ausgangssignal von der UND-Schaltung 366 erregt
wird, die Flip-Flop-Einrichtung 286 über die ODER-
« Schaltung 334 zurück. Dadurch wird das BESETZT-Signal beseitigt und der D-Eingang der Flip-Flop-Einrichturig 250 (Fig. 11) über die NOR-Schaltung 342
aktiviert. Als Folge davon stellt der nächste SCLK-Impuls die Flip-Flop-Einrichtung 250 ein, weil das
so Rückstellsignal vorher abgeschaltet wurde. Deshalb übernimmt die Geräteeinheit wieder die Systemsteuerung durch eine aktive Rückkehr, wenn die Geräteeinheit ein SSVW-Signal in Abhängigkeit von einem
//V77?-Signal erzeugt. Für andere fl/?-Anforderungen
ohne das W77?-Signal hört die periphere Einheit lediglich auf, das ߣS£72T-Signal zu erzeugen, um die
Systemsteuerung passiv zurückzugeben.
Das resutlierende Unterbrechungsprogramm könnte eine erste Speichereinheit-Adresse und eine Zahl
übertragen, welche die Anzahl von Datenworten wiedergibt die in der peripheren Einheit gespeichert
sind, und zwar zu dem betreffenden Leitwerk. Das Leitwerk der peripheren Einheit würde auch eine
Schaltung zur Erzeugung aufeinaderfolgender Adressen
aufweisen, beginnend mit der ersten Adresse und
MSVW-Signalen, bis alle Worte übertragen sind.
Wie beschrieben werden die Daten in der Speichereinheit ohne Intervention der Geräteeinheit gespei-
chert, indem Übertragungen erfo'rsn, während die
Geräteeinheit oder andere Hinrichtungen nicht den Übertragungsweg benutzen.
Wenn alle Daten zusammengesetzt sind, beispielsweise in den Registern 106 und 108 (Fig.4), erzeugt die
periphere Einheit ein WÄ-Signal, welches dem
SÄ-Signal analog ist Dieses ΝΡΛ-Signal wird zn öc"
Fnorii&fsunierbrecnungseinrichtung 38 (Fig. 10) gekoppelt,
speziell zu dem D-Eingang der taktgesteuerten Flip-Flop-Einrichtung 208. Wie bereits erwähnt wurde,
steuern die CLK5Ä-Signale die Flip-Flop-Einrichtung
208 periodisch. Wenn die Flip-Flop-Eirnichtung 208
eingestellt ist, schaltet sie die Vergleichsschaltung 206 ab, um 5Ä-Anforderungen zu verhindern. Das resultierende
Signal wird durch eine Torschaltung 215 durch ein Gewährungs-A/PÄ-Signal zur Hauptleitung 30 geleitet
Wie in F i g. 11 dargestellt ist, wird ein Gewährungs-
NPR-Signal durch die Verzögerungsschaltung 310 nach
jedem CLXSÄ-Signal erzeugt /VPÄ-Anforderungen
werden nach jeder DATO- oder DATI-Operation oder während jeden SCLK-Zykius während einer ABWAR-7EN-lnstruktion
gewährt
Wenn das WG-Signal von der peripheren Einheit
erzeugt wird, erzeugt es dieselbe Reihenfolge der Prioritäts-Übertragung, die oben beschrieben wurde.
Die periphere Einheit spricht nicht auf das Λ/PC-Signal
an, falls sie nicht die WÄ-Anforderung machte. Wenn
die Anforderung gemacht wurde, wird der WG-Impuls
beendet Ein S/ICK-Signal wird an die Geräteeinheit
übertragen, weiche ihre Steuerung am Ende ihrer laufenden Datenübertragung aufgibt
Wenn der ANALOG-DIGITAL-Zähler in diesem Beispiel die Steuerung übernimmt überträgt er die erste
Speicheradresse von einem Adressenregister in der Adressen-Auswähleinheit 112 sowie Zyklus-Steuersignale
für eine DATO-Operation. Dann erzeugt die Auswähleinheit 112 ein A/SVN-Signal. Wenn die
Geräteeinheit oder eine sonstige Einheit ihre laufende Datenübertragung bcendst, was durch die Erzeugung
eines SSYN-Signals angezeigt wird, überträgi der
Umsetzer ein Datenwort m ä«r. Speicher. Das
SSKV-Signal von der Speichereinheit vctsucSü die
RücKsfs'luiig der anfordernden peripheren Einheit und
gibt die Steuerung des Systems passiv an die Gerüiscinheit zurück, indem das 5£S£7ZT-Signal
beendet wird. Wenn alle Daten in der Speichereinheit
gespeichert sind, würde der Umwandler normalerweise
ίο eine andere BR-Anforderung erzeugen, um diese
Tatsache anzuzeigen. Sonst würde das JVPR-Signal
wieder erzeugt und das nächste Datenwort würde zu der Speichereinheit übertragen, wenn die Hauptleitung
30 wieder frei ist
is Bei diesem Ausführungsbeispiel ist der ANALOG-DIGITAL-Umsetzer
in einem Datenverarbeitungssystem angeschlossen. Er wird durch eine besondere Adresse identifiziert, die wie irgendeine andere Adresse
in dem System erhalten oder erzeugt werden kann.
Dadurch wird die Programmierung vereinfacht, weil eine gegebene Instruktion benutzt werden kann, eine
Operation irgendeiner Einheit in dem .i-ystem durchzuführen.
Alle Einheiten, also die Geräteeinheit, die Speichereinheit oder periphere Einheiten sprechen auf
denselben Satz von Instruktonen an. Die Synchronisations-Signale ermöglichen die asynchrone Durchführung
aller Übertragungen mit einer optimalen Rate. Daten können zwischen peripheren Einheiten unabhängig
von der Geräteeinheit oder zu der Geräteeinheit unter deren Steuerung übertragen werden, weil die
verschiedenen Steuersignale und die ansprechenden Schaltungen ermöglichen, daß irgendeine Einheit das
Datenverarbeitungssystem steuert Die Prioritätsunterbrechungseinrxhtung
und die zugeordneten Signale ermöglichen auch die gleichzeitige Durchführung von
Steuerungs-Entscheidungen mit anderen Datenübertragungen und Systemoperationen, um dadurch den
Wirkungsgrad der Arbeitsweise zu erhöhen.
Hierzu 19 Blatt Zeichnungen
Claims (1)
10
IS
20
Patentanspruch:
Datenverarbeitungssystem mit einer Anzahl Einheiten,
nämlich mindestens einer peripheren Einheit, einer Speichereinheit und einer Hauptleitung zum
Parallelschalten der Einheiten, welche jeweils Einrichtungen zum Senden und Empfangen von
Informationen aufweisen und wobei jede der peripheren Einheiten, denen jeweils eine bestimmte
ftiorität zugeteilt ist, Einrichtungen zum Erzeugen
eines Anforderungssignals und eine mit der Hauptleitung verbundene Prioritätsunterbrechungseinrichtung
zum Auswählen der peripheren Einheit entsprechend einem Anforderungssignal enthält,
wobei dann jede periphere Einheit völlig unabhängig eine Datenübertragung mit einer der anderen
Einheiten in dem System steuern kann, dadurch gekennzeichnet, dats j«k periphere Einheit
(26, 28) eine Unterbrechungssteuereinheit (122) enthält mit
A) Einrichtungen (358 und 359 in F i g. 13). die auf
ihre Auswahl durch die Prioritätsunterbrechungseinrichtung (38 in Fig. 10) und auf die
Verfügbarkeit der Hauptleitung (30) ein Besetztsignal erzeugen, wodurch angezeigt wird,
daß die jeweilige periphere Einheit (26,28) die Hauptleitung (30) steuert, und wodurch verhindert
wird, daß alle übrigen Einheiten, die das Besetztsignal über die Hauptleitung (30) erhalten,
eine Steuerung über die Hauptleitung (30) durchführen;
B) Einrichtungen (110, 112 in Fig.4), um an die
Hauptleitung (SO), nfarfidem die jeweilige
periphere Einlieft <26, 28) ausgewählt ist,
Signale zu übertragen, dk eine andere mit der Hauptleitung (30) verbundene Einheit bezeichnen,
so daß dann Daten zwischen der bezeichneten Einheit und der peripheren Einheit übertragen werden; und
C) Einrichtungen (334, 370 in Fig. 13) zum
Unwirksammachen des Besetztsignals, nachdem die periphere Einheit die Datenübertragung
beendet hat, wodurch dann die periphere Einheit die Steuerung über die Hauptleitung
(30) wieder freigibt.
Die Erfindung betrifft ein Datenverarbeitungssystem gemäß den Merkmalen des Oberbegriffs des Patentanspruchs.
Zur Übertragung von Daten zwischen einer peripheren Einheit und einer Speichereinheit oder auch der
Zentraleinheit des Datenverarbeitungssystems sind verschiedene Möglichkeiten bekannt. Üblicherweise
erfolgt die Übertragung der Daten entweder durch EingangS'/Ausgangs-Steuereinheiten oder direkt durch
die Speichereinheit. Bei der ersten Übertragungsmöglichkeit bewältigt die Zentraleinheit und eine arbeitsmäßig
zugeordnete Eingangs-/Ausgangs-Steuereinheit in Abhängigkeit von entsprechenden Ein-Ausgabebefehlen
die Übertragung der Daten. Das Vorhandensein dieser Befehle zusätzlich zu normalen Operationsbefehlen
erschwert die Programmierung des Datenverarbeitungssystems und macht die Zentraleinheit bzw. die
Prozessoreinheit komplizierter. Die größere Komplexi
30
35
40
45
55
60
65 tat reduziert jedoch den Wirkungsgrad des Datenverarbeitungssystems,
wobei dies vermieden werden könnte, wenn periphere Einheiten, die Speichereinheit und die
Zentraleinheit auf gleiche Befehle ansprechen würden.
Bei der zweiten Übertragungsmöglichkeit, bei der die
Daten direkt von der Speichereinheit zu peripheren Einheilen übertragen werden können, wird der Wirkungsgrad
des Gesamtsystems zwar erhöht, jedoch ist auch hierbei normalerweise die Steuerung durch die
Zentraleinheit erforderlich. Die Übertragung t ϊγ Daten
erfolgt im Regelfall synchron. Durch die Steuerbefehle der Zentraleinheit wird diese in ihrem normalen
Steuerungsablauf unterbrochen, so daß auch bei dieser zweiten Übertragungsmöglichkeit der Wirkungsgrad
des gesamten Datenverarbeitungssystems reduziert wird.
Aus der US-PS 33 95 394 ist ein Datenverarbeitungssystem gemäß dem Oberbegriff des Anspruchs bekannt
Dieses bekannte Datenverarbeitungssystem weist zwar eine Prioritätsunterbrechungseinrichtung auf. Das Gesamtsystem
arbeitet jedoch zentral, indem nach der Auswahl einer bestimmten Einheit des Datenverarbeitungssystems
diese Einheit unter Steuerung eines Anforderungssignals und eines Zugriffsignals, die
zwischen der Prioritätsunterbrechungseinrichtung und einer zentralen Datenspeichereinrichtung übertragen
werden, Daten an diese zentrale Datenspeichereinrichtung übertragen. Niben dieser zentralen Datenübertragung
weist das bekannte Datenverarbeitungssystem auch den Nachteil auf, daß ein Mehrfachzugriff zur
gemeinsamen Hauptleitung unterbunden wird.
Ein weiteres Datenverarbeitungssystem, das ähnliche Merkmale wie die des Oberbegriffs aufweist, ist in der
DE-OS 12 06183 beschrieben. Dieses Datenverarbeitungssystem
weist einerseits keine Prioritätsunterbrechungseinrichtung auf und andererseits wird ein Signal,
das die Belegung des Hauptbus anzeigt, nur zu einer bestimmten Einheit übertragen, die nach der Aufhebung
des Signals zum Beispiel eine nächste periphere Einheit ansteuern kann, andere periphere Einheiten oder die
Zentraleinheit können jedoch mit diesem Signal nicht direkt angesteuert werden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Datenverarbeitungssystem zu schaffen, in dem die
Steuerung von Datenübertragungen dezentralisiert durchgeführt wird, so daß eine direkte Datenübertragung
zwischen peripheren Einheiten bzw. einer peripheren Einheit und der Zentraleinheit möglich ist
und von einer peripheren Einheit das ganze System steuerbar ist, wobei jedoch die Zentraleinheit und die
peripheren Einheiten auf dieselben Befehle ansprechen und die Daten synchron übertragen werden.
Diese Aufgabe wird hei einem Datenverarbeitungssystem
gemäß Oberbegriff des Anspruchs durch die Merkmale des kennzeichnenden Teils des Anspruchs
gelöst
Mit dem erfindungsgemäßen Datenverarbeitungssystem können Daten in asynchroner Weise zwischen
verschiedenen Einheiten übertragen werden, die mit einer gemeinsamen Hauptleitung verbunden sind, so
daß dadurch eine sogenannte »Master-Slave«-Beziehung zwischen den beiden Einheiten geschaffen ist,
zwischen denen die Datenübertragung auf der Hauptleitung stattfindet. Sobald eine derartige »Master-Slave«-
bzw. Haupt- und Nebenordnung geschaffen ist, steuert die Mastereinheit als Haupteinheit die Übertragung zu
und von der in diesem Fall untergeordneten Einheit. Das Datenverarbeitungssystem bietet daher den Vorteil, daß
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2463670A | 1970-04-01 | 1970-04-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2115993A1 DE2115993A1 (de) | 1971-10-28 |
DE2115993C2 true DE2115993C2 (de) | 1982-11-25 |
Family
ID=21821613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2115993A Expired DE2115993C2 (de) | 1970-04-01 | 1971-04-01 | Datenverarbeitungssystem |
Country Status (8)
Country | Link |
---|---|
US (1) | US3710324A (de) |
CA (1) | CA957778A (de) |
DE (1) | DE2115993C2 (de) |
FR (1) | FR2130858A5 (de) |
GB (1) | GB1353995A (de) |
IE (2) | IE36763B1 (de) |
IL (1) | IL36321A (de) |
NL (2) | NL181892C (de) |
Families Citing this family (109)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3815099A (en) * | 1970-04-01 | 1974-06-04 | Digital Equipment Corp | Data processing system |
US3810114A (en) * | 1971-12-29 | 1974-05-07 | Tokyo Shibaura Electric Co | Data processing system |
US3836889A (en) * | 1973-03-23 | 1974-09-17 | Digital Equipment Corp | Priority interruption circuits for digital computer systems |
US3924240A (en) * | 1973-04-09 | 1975-12-02 | Gen Electric | System for controlling processing equipment |
US3921145A (en) * | 1973-10-12 | 1975-11-18 | Burroughs Corp | Multirequest grouping computer interface |
US3886524A (en) * | 1973-10-18 | 1975-05-27 | Texas Instruments Inc | Asynchronous communication bus |
US3911400A (en) * | 1974-04-19 | 1975-10-07 | Digital Equipment Corp | Drive condition detecting circuit for secondary storage facilities in data processing systems |
FR2269150B1 (de) * | 1974-04-25 | 1977-10-28 | Honeywell Bull Soc Ind | |
FR2273317B1 (de) * | 1974-05-28 | 1976-10-15 | Philips Electrologica | |
US4028663A (en) * | 1974-06-05 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Digital computer arrangement for high speed memory access |
US3937925A (en) * | 1974-06-25 | 1976-02-10 | Ibm Corporation | Modular transaction terminal with microprocessor control |
US4150429A (en) * | 1974-09-23 | 1979-04-17 | Atex, Incorporated | Text editing and display system having a multiplexer circuit interconnecting plural visual displays |
GB1505535A (en) | 1974-10-30 | 1978-03-30 | Motorola Inc | Microprocessor system |
US4024505A (en) * | 1974-11-18 | 1977-05-17 | Compucorp | Interface system for coupling an indeterminate number of peripheral devices to a central processing unit |
FR2296221A1 (fr) * | 1974-12-27 | 1976-07-23 | Ibm France | Systeme de traitement du signal |
US3997896A (en) * | 1975-06-30 | 1976-12-14 | Honeywell Information Systems, Inc. | Data processing system providing split bus cycle operation |
US3993981A (en) * | 1975-06-30 | 1976-11-23 | Honeywell Information Systems, Inc. | Apparatus for processing data transfer requests in a data processing system |
US3983540A (en) * | 1975-09-08 | 1976-09-28 | Honeywell Inc. | Rapid bus priority resolution |
US4038644A (en) * | 1975-11-19 | 1977-07-26 | Ncr Corporation | Destination selection apparatus for a bus oriented computer system |
US4034349A (en) * | 1976-01-29 | 1977-07-05 | Sperry Rand Corporation | Apparatus for processing interrupts in microprocessing systems |
US4055851A (en) * | 1976-02-13 | 1977-10-25 | Digital Equipment Corporation | Memory module with means for generating a control signal that inhibits a subsequent overlapped memory cycle during a reading operation portion of a reading memory cycle |
DE2613899C2 (de) * | 1976-03-31 | 1985-08-22 | Atex, Inc., Bedford, Mass. | Anordnung zur visuellen Wiedergabe von Daten |
US4156927A (en) * | 1976-08-11 | 1979-05-29 | Texas Instruments Incorporated | Digital processor system with direct access memory |
US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
US4050097A (en) * | 1976-09-27 | 1977-09-20 | Honeywell Information Systems, Inc. | Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus |
US4085448A (en) * | 1976-10-04 | 1978-04-18 | International Business Machines Corporation | Data communication bus structure |
US4218739A (en) * | 1976-10-28 | 1980-08-19 | Honeywell Information Systems Inc. | Data processing interrupt apparatus having selective suppression control |
JPS5362945A (en) * | 1976-11-17 | 1978-06-05 | Toshiba Corp | Disc address system |
US4209838A (en) * | 1976-12-20 | 1980-06-24 | Sperry Rand Corporation | Asynchronous bidirectional interface with priority bus monitoring among contending controllers and echo from a terminator |
US4339793A (en) * | 1976-12-27 | 1982-07-13 | International Business Machines Corporation | Function integrated, shared ALU processor apparatus and method |
US4259718A (en) * | 1977-03-10 | 1981-03-31 | Digital Equipment Corporation | Processor for a data processing system |
JPS5427741A (en) * | 1977-08-03 | 1979-03-02 | Toshiba Corp | Information processing organization |
US4149238A (en) * | 1977-08-30 | 1979-04-10 | Control Data Corporation | Computer interface |
JPS5463634A (en) * | 1977-10-03 | 1979-05-22 | Nec Corp | Bus controller |
IT1192334B (it) * | 1977-10-25 | 1988-03-31 | Digital Equipment Corp | Sistema di elaborazione dei dati numerici |
ES474427A1 (es) * | 1977-10-25 | 1979-04-16 | Digital Equipment Corp | Un aparato central de tratamiento para uso en un sistema de tratamiento de datos. |
ES474428A1 (es) * | 1977-10-25 | 1979-04-16 | Digital Equipment Corp | Un sistema de tratamiento de datos. |
FR2407522B1 (fr) * | 1977-10-25 | 1989-03-31 | Digital Equipment Corp | Systeme de traitement de donnees avec division de l'operation de lecture |
US4236203A (en) * | 1978-01-05 | 1980-11-25 | Honeywell Information Systems Inc. | System providing multiple fetch bus cycle operation |
US4161786A (en) * | 1978-02-27 | 1979-07-17 | The Mitre Corporation | Digital bus communications system |
AR227513A1 (es) * | 1978-09-08 | 1982-11-15 | Fujitsu Ltd | Disposicion de control para una pluralidad de aparatos de entrada y salida |
AU530137B2 (en) * | 1978-09-11 | 1983-07-07 | K.K. Toshiba | Information processor |
IT1100916B (it) * | 1978-11-06 | 1985-09-28 | Honeywell Inf Systems | Apparato per gestione di richieste di trasferimento dati in sistemi di elaborazione dati |
US4300193A (en) * | 1979-01-31 | 1981-11-10 | Honeywell Information Systems Inc. | Data processing system having data multiplex control apparatus |
US4459665A (en) * | 1979-01-31 | 1984-07-10 | Honeywell Information Systems Inc. | Data processing system having centralized bus priority resolution |
US4292668A (en) * | 1979-01-31 | 1981-09-29 | Honeywell Information Systems Inc. | Data processing system having data multiplex control bus cycle |
US4300194A (en) * | 1979-01-31 | 1981-11-10 | Honeywell Information Systems Inc. | Data processing system having multiple common buses |
US4383295A (en) * | 1979-02-09 | 1983-05-10 | Honeywell Information Systems Inc. | Data processing system having data entry backspace character apparatus |
GB2044499B (en) * | 1979-03-12 | 1983-11-16 | Digital Equipment Corp | Data processing system |
US4449183A (en) * | 1979-07-09 | 1984-05-15 | Digital Equipment Corporation | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems |
US4395758A (en) * | 1979-12-10 | 1983-07-26 | Digital Equipment Corporation | Accelerator processor for a data processing system |
US4319324A (en) * | 1980-01-08 | 1982-03-09 | Honeywell Information Systems Inc. | Double word fetch system |
US4319323A (en) * | 1980-04-04 | 1982-03-09 | Digital Equipment Corporation | Communications device for data processing system |
US4527236A (en) * | 1980-04-04 | 1985-07-02 | Digital Equipment Corporation | Communications device for data processing system |
US4398243A (en) * | 1980-04-25 | 1983-08-09 | Data General Corporation | Data processing system having a unique instruction processor system |
IT1130480B (it) * | 1980-06-16 | 1986-06-11 | Olivetti & Co Spa | Telescrivente elettronica per il trattamento di messaggi |
US4385350A (en) * | 1980-07-16 | 1983-05-24 | Ford Aerospace & Communications Corporation | Multiprocessor system having distributed priority resolution circuitry |
US4381542A (en) * | 1980-10-20 | 1983-04-26 | Digital Equipment Corporation | System for interrupt arbitration |
US4410942A (en) * | 1981-03-06 | 1983-10-18 | International Business Machines Corporation | Synchronizing buffered peripheral subsystems to host operations |
US4435762A (en) | 1981-03-06 | 1984-03-06 | International Business Machines Corporation | Buffered peripheral subsystems |
DE3226313A1 (de) * | 1981-07-15 | 1983-02-03 | Canon Kk | Einrichtung zur informationsverarbeitung |
US4482950A (en) * | 1981-09-24 | 1984-11-13 | Dshkhunian Valery | Single-chip microcomputer |
US4931922A (en) * | 1981-10-01 | 1990-06-05 | Stratus Computer, Inc. | Method and apparatus for monitoring peripheral device communications |
US4466058A (en) * | 1981-10-02 | 1984-08-14 | Ncr Corporation | Method and apparatus for establishing priority between processing units having a common communication channel |
US4458312A (en) * | 1981-11-10 | 1984-07-03 | International Business Machines Corporation | Rapid instruction redirection |
US4482951A (en) * | 1981-11-12 | 1984-11-13 | Hughes Aircraft Company | Direct memory access method for use with a multiplexed data bus |
USRE33705E (en) * | 1982-02-24 | 1991-10-01 | Digital Equipment Corporation | Interchangeable interface circuit structure |
US4744024A (en) * | 1982-08-27 | 1988-05-10 | Burroughs Corporation | Method of operating a bus in a data processing system via a repetitive three stage signal sequence |
US4737907A (en) * | 1982-09-21 | 1988-04-12 | Xerox Corporation | Multiprocessor control synchronization and instruction downloading |
US4713834A (en) * | 1982-09-30 | 1987-12-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Multiprocessor computing system featuring shared global control |
US4751727A (en) * | 1982-09-30 | 1988-06-14 | American Telephone And Telegraph Company, At&T Bell Laboratories | Multiprocessor computing system featuring shared global control |
US4626634A (en) * | 1982-09-30 | 1986-12-02 | At&T Bell Laboratories | Multiprocessor computing system featuring shared global control |
US4647123A (en) * | 1983-02-07 | 1987-03-03 | Gulf & Western Manufacturing Company | Bus networks for digital data processing systems and modules usable therewith |
IT1206331B (it) * | 1983-10-25 | 1989-04-14 | Honeywell Inf Systems | Architettura di sistema di elaborazione dati. |
US5067071A (en) * | 1985-02-27 | 1991-11-19 | Encore Computer Corporation | Multiprocessor computer system employing a plurality of tightly coupled processors with interrupt vector bus |
ATE55840T1 (de) * | 1985-05-09 | 1990-09-15 | Voest Alpine Automotive | Mikrorechnersystem. |
AU583108B2 (en) * | 1985-06-28 | 1989-04-20 | United Module Corporation | I/O structure for information processing system |
US5101478A (en) * | 1985-06-28 | 1992-03-31 | Wang Laboratories, Inc. | I/O structure for information processing system |
US4797853A (en) * | 1985-11-15 | 1989-01-10 | Unisys Corporation | Direct memory access controller for improved system security, memory to memory transfers, and interrupt processing |
US4858173A (en) * | 1986-01-29 | 1989-08-15 | Digital Equipment Corporation | Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system |
JPS63118816A (ja) * | 1986-11-06 | 1988-05-23 | Toshiba Corp | キヤツシユメモリ付マイクロプロセツサシステム |
US4905182A (en) * | 1987-03-13 | 1990-02-27 | Apple Computer, Inc. | Self-configuring memory management system with on card circuitry for non-contentious allocation of reserved memory space among expansion cards |
US5056060A (en) * | 1987-03-13 | 1991-10-08 | Apple Computer, Inc. | Printed circuit card with self-configuring memory system for non-contentious allocation of reserved memory space among expansion cards |
US4931923A (en) * | 1987-03-13 | 1990-06-05 | Apple Computer, Inc. | Computer system for automatically reconfigurating memory space to avoid overlaps of memory reserved for expansion slots |
JP2664950B2 (ja) * | 1988-08-31 | 1997-10-22 | 日本電気株式会社 | 入出力処理装置 |
US5276818A (en) * | 1989-04-24 | 1994-01-04 | Hitachi, Ltd. | Bus system for information processing system and method of controlling the same |
JP2665813B2 (ja) * | 1990-02-23 | 1997-10-22 | 三菱電機株式会社 | 記憶制御装置 |
US5369748A (en) * | 1991-08-23 | 1994-11-29 | Nexgen Microsystems | Bus arbitration in a dual-bus architecture where one bus has relatively high latency |
DE69119076T2 (de) * | 1991-12-05 | 1996-11-21 | Ibm | Plattenlaufwerksynchronisierung |
DE19580638B4 (de) * | 1994-06-15 | 2005-07-28 | Intel Corp., Santa Clara | Computersystem und Verfahren zum Steuern eines Peripheriegeräts in einem Computersystem |
JP2000047883A (ja) * | 1998-07-31 | 2000-02-18 | Denso Corp | タスク制御方法および記録媒体 |
US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
US6633996B1 (en) | 2000-04-13 | 2003-10-14 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus architecture |
US6687851B1 (en) | 2000-04-13 | 2004-02-03 | Stratus Technologies Bermuda Ltd. | Method and system for upgrading fault-tolerant systems |
US6820213B1 (en) | 2000-04-13 | 2004-11-16 | Stratus Technologies Bermuda, Ltd. | Fault-tolerant computer system with voter delay buffer |
US6735715B1 (en) | 2000-04-13 | 2004-05-11 | Stratus Technologies Bermuda Ltd. | System and method for operating a SCSI bus with redundant SCSI adaptors |
US6691257B1 (en) | 2000-04-13 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus protocol and method for using the same |
US6901481B2 (en) | 2000-04-14 | 2005-05-31 | Stratus Technologies Bermuda Ltd. | Method and apparatus for storing transactional information in persistent memory |
US6802022B1 (en) | 2000-04-14 | 2004-10-05 | Stratus Technologies Bermuda Ltd. | Maintenance of consistent, redundant mass storage images |
US6862689B2 (en) | 2001-04-12 | 2005-03-01 | Stratus Technologies Bermuda Ltd. | Method and apparatus for managing session information |
US6718474B1 (en) | 2000-09-21 | 2004-04-06 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for clock management based on environmental conditions |
US6948010B2 (en) * | 2000-12-20 | 2005-09-20 | Stratus Technologies Bermuda Ltd. | Method and apparatus for efficiently moving portions of a memory block |
US6886171B2 (en) * | 2001-02-20 | 2005-04-26 | Stratus Technologies Bermuda Ltd. | Caching for I/O virtual address translation and validation using device drivers |
US6766479B2 (en) | 2001-02-28 | 2004-07-20 | Stratus Technologies Bermuda, Ltd. | Apparatus and methods for identifying bus protocol violations |
US6766413B2 (en) | 2001-03-01 | 2004-07-20 | Stratus Technologies Bermuda Ltd. | Systems and methods for caching with file-level granularity |
US6874102B2 (en) * | 2001-03-05 | 2005-03-29 | Stratus Technologies Bermuda Ltd. | Coordinated recalibration of high bandwidth memories in a multiprocessor computer |
US7065672B2 (en) * | 2001-03-28 | 2006-06-20 | Stratus Technologies Bermuda Ltd. | Apparatus and methods for fault-tolerant computing using a switching fabric |
US6971043B2 (en) * | 2001-04-11 | 2005-11-29 | Stratus Technologies Bermuda Ltd | Apparatus and method for accessing a mass storage device in a fault-tolerant server |
US6996750B2 (en) * | 2001-05-31 | 2006-02-07 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for computer bus error termination |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3061192A (en) * | 1958-08-18 | 1962-10-30 | Sylvania Electric Prod | Data processing system |
NL262930A (de) * | 1960-03-29 | |||
NL297037A (de) * | 1962-08-23 | |||
US3283306A (en) * | 1962-11-26 | 1966-11-01 | Rca Corp | Information handling apparatus including time sharing of plural addressable peripheral device transfer channels |
US3274561A (en) * | 1962-11-30 | 1966-09-20 | Burroughs Corp | Data processor input/output control system |
US3297994A (en) * | 1963-06-10 | 1967-01-10 | Beckman Instruments Inc | Data processing system having programmable, multiple buffers and signalling and data selection capabilities |
US3370274A (en) * | 1964-12-30 | 1968-02-20 | Bell Telephone Labor Inc | Data processor control utilizing tandem signal operations |
US3374465A (en) * | 1965-03-19 | 1968-03-19 | Hughes Aircraft Co | Multiprocessor system having floating executive control |
US3386082A (en) * | 1965-06-02 | 1968-05-28 | Ibm | Configuration control in multiprocessors |
US3400376A (en) * | 1965-09-23 | 1968-09-03 | Ibm | Information transfer control system |
US3395394A (en) * | 1965-10-20 | 1968-07-30 | Gen Electric | Priority selector |
US3416139A (en) * | 1966-02-14 | 1968-12-10 | Burroughs Corp | Interface control module for modular computer system and plural peripheral devices |
US3408632A (en) * | 1966-06-03 | 1968-10-29 | Burroughs Corp | Input/output control for a digital computing system |
US3421150A (en) * | 1966-08-26 | 1969-01-07 | Sperry Rand Corp | Multiprocessor interrupt directory |
US3480914A (en) * | 1967-01-03 | 1969-11-25 | Ibm | Control mechanism for a multi-processor computing system |
US3470542A (en) * | 1967-03-17 | 1969-09-30 | Wang Laboratories | Modular system design |
US3512136A (en) * | 1967-06-21 | 1970-05-12 | Gen Electric | Input/output control apparatus in a computer system |
US3593300A (en) * | 1967-11-13 | 1971-07-13 | Ibm | Arrangement for automatically selecting units for task executions in data processing systems |
US3566363A (en) * | 1968-07-11 | 1971-02-23 | Ibm | Processor to processor communication in a multiprocessor computer system |
US3614740A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with circuits for transferring between operating routines, interruption routines and subroutines |
US3614741A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with instruction addresses identifying one of a plurality of registers including the program counter |
-
1970
- 1970-04-01 US US00024636A patent/US3710324A/en not_active Expired - Lifetime
-
1971
- 1971-03-02 IL IL36321A patent/IL36321A/xx unknown
- 1971-03-23 CA CA108,515A patent/CA957778A/en not_active Expired
- 1971-03-23 FR FR7110223A patent/FR2130858A5/fr not_active Expired
- 1971-03-31 NL NLAANVRAGE7104318,A patent/NL181892C/xx not_active IP Right Cessation
- 1971-04-01 IE IE1790/74A patent/IE36763B1/xx unknown
- 1971-04-01 DE DE2115993A patent/DE2115993C2/de not_active Expired
- 1971-04-01 IE IE421/71A patent/IE36762B1/xx unknown
- 1971-04-19 GB GB2597171*#A patent/GB1353995A/en not_active Expired
-
1987
- 1987-07-20 NL NL8701711A patent/NL8701711A/nl not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CA957778A (en) | 1974-11-12 |
IE36762B1 (en) | 1977-02-16 |
NL181892C (nl) | 1987-11-16 |
IE36763B1 (en) | 1977-02-16 |
NL7104318A (de) | 1971-10-05 |
NL8701711A (nl) | 1987-11-02 |
US3710324A (en) | 1973-01-09 |
IL36321A0 (en) | 1971-06-23 |
GB1353995A (en) | 1974-05-22 |
NL181892B (nl) | 1987-06-16 |
IE36762L (en) | 1971-10-01 |
FR2130858A5 (de) | 1972-11-10 |
DE2115993A1 (de) | 1971-10-28 |
IL36321A (en) | 1975-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2115993C2 (de) | Datenverarbeitungssystem | |
DE2113891C2 (de) | Datenverarbeitungsanlage | |
DE2113890C2 (de) | Zentrale Verarbeitungseinrichtung für Datenverarbeitungsanlagen | |
DE2856483C2 (de) | ||
DE3783072T2 (de) | Zusatzprozessorarchitektur. | |
DE3914265C2 (de) | ||
DE3685876T2 (de) | Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher. | |
DE2635592C2 (de) | Schaltungsanordnung zum Abruf von Prozessor- und Speicheranforderungen in einer Multiprozessoranlage | |
DE69027104T2 (de) | Prozessor mit mehreren mikroprogrammierten Ausführungseinheiten | |
DE2839726A1 (de) | Datenverarbeitungsanlage mit verteilter steuerarchitektur in einem multiprozessor-system | |
DE19900345A9 (de) | Vorrichtung und Verfahren für die Bereitstellung einer Schnittstelle für eine Verbundsteuereinheit eines Universellen Seriellen Buses | |
DE2411963B2 (de) | Datenverarbeitungsanlage | |
DE68920929T2 (de) | Zeitgeberkanal mit mehreren Zeitgeberreferenzmerkmalen. | |
DE68922545T2 (de) | Zugeordneter Dienstprozessor mit Übertragungsmöglichkeiten zwischen Kanälen. | |
DE2237672A1 (de) | Fehlerpruef- und fehlerdiagnoseeinrichtung in einer elektronischen datenverarbeitungsanlage und verfahren zu deren betrieb | |
DE2758023B2 (de) | Anschlußschaltung für eine Eingabe-/ Ausgabeschnittstelle einer Datenverarbeitungsanlage | |
DE1474063A1 (de) | Datenverarbeitungsanlage | |
DE19722803A1 (de) | Schaltung zur Verschiebung von Daten zwischen entfernten Speichern und ein diese Schaltung enthaltender Rechner | |
EP3417373A1 (de) | Verfahren und vorrichtung zum betreiben eines steuergeräts | |
DE1909477A1 (de) | Speichersteueranlage fuer ein Multiprogramm-Datenverarbeitungssystem | |
DE1524111B2 (de) | Elektronische Datenverarbeitungsanlage | |
DE2720842C3 (de) | Datenübertragungssystem | |
DE69022704T2 (de) | Prozessor mit mehreren mikroprogrammierten Einheiten und mit einem Mechanismus zur vorzeitigen Befehlsausführung. | |
DE2507405C2 (de) | Anordnung zum Synchronisieren gleichzeitig auszuführender Tasks für Peripheriegeräte einer Datenverarbeitungsanlage | |
EP1430690B1 (de) | Verfahren zum zugriff auf eine befehlseinheit für ein datennetz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination |