DE2063199C3 - Einrichtung zur Ausführung logischer Funktionen - Google Patents

Einrichtung zur Ausführung logischer Funktionen

Info

Publication number
DE2063199C3
DE2063199C3 DE2063199A DE2063199A DE2063199C3 DE 2063199 C3 DE2063199 C3 DE 2063199C3 DE 2063199 A DE2063199 A DE 2063199A DE 2063199 A DE2063199 A DE 2063199A DE 2063199 C3 DE2063199 C3 DE 2063199C3
Authority
DE
Germany
Prior art keywords
variables
matrix
function
functions
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2063199A
Other languages
English (en)
Other versions
DE2063199A1 (de
DE2063199B2 (de
Inventor
H Fleisher
A Weinberger
V Winkler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2063199A1 publication Critical patent/DE2063199A1/de
Publication of DE2063199B2 publication Critical patent/DE2063199B2/de
Application granted granted Critical
Publication of DE2063199C3 publication Critical patent/DE2063199C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Complex Calculations (AREA)

Description

Die Erfindung betrifft eine Einrichtung zur Ausführung unterschiedlicher logischer Funktionen mit ΛΓ Variablen durch in Matrixform angeordnete logische Schaltungen, die neben den logischen Eingangssignalen Steuersignale entsprechend dem Inhalt eines \or-
:.- einstellbaren Steuerregisters empfangen.
Es sind bereits als Matrixschaltung ausgebildete Einrichtungen zur wahlweisen Ausführung logischer Funktionen bekannt (z.B. USA. -Patent "3 371 320). Diese Einrichtungen bestehen aus einer Anzahl Verknüpfungsglieder. die in Form einer Matrix zeilen- und spaltenweise angeordnet sind. Die Verknüpfungsglieder erhallen einerseits die Eingangsvariablen und andererseits Steuersignale zugeführt. Die Ausgangssignale der Einrichtung werden jeweils durch Zusammenfassung der Ausgangssignale einer Zeile oder einer Spalte der Verknüpfungsglieder der Matrix gewonnen. Die einzelnen Verknüpfungsglieder haben keine feste Zuordnung zu einer bestimmten logischen Funktion. Statt dessen ist der Einrichtung ein Steuerregister zugeordnet, dessen Inhalt die Art der auszuführenden Funktion bestimmt Hierzu sind die Steuereingänge der Verknüpfungsglied^ über entsprechende Umsetzerschaltungen mit dein Steuerregister verbunden, so daß ein Teil der Verknüpfungsglieder wirksam und ein anderer Teil unwirksam gehalten werden kann. Mit den gleichen Eingangsvariablcn sind somit durch Änderung des Inhaltes des Steuerregisters unterschiedliche logische Funktionen ausführbar.
Diese Einrichtungen haben den Nachteil, daß zur Ausführung einer Funktion eine größere Anzahl Verknüpfungsgliedcr benötigt wird als bei der Ausführung der gleichen Funktion in einer speziellen Schaltung. Dieser Umstand tritt besonders mit zunehmendci' Zahl der Variablen in Erscheinung, da die Matrixstruktur nur eine beschränkte Anzahl Verknüpfungsvariationen pro Signaldurchgang zulaßt. Ein weiterer Nachteil bestell! darin, daß die Eingangssignale zur Ausführung einer Funktion eine größere Anzahl Verknüpfungsglieder zu passieren haben.
Die Aufgabe vorliegender Erfindun,!! besteht darin, eine Einrichtung der beschriebenen Art anzugeben. die eine Verringerung der Anzahl der für die Ausführung einer logischen Funktion benötigten Verkniipfungsglieder ermöglicht und bei tier die Zahl der Ver-
f>5 knüpfungsglieder. die an der Ausführung der verschiedenen Funktionen beteiligt sind, jeweils gleich bleibt. Gemäß der Erfindung wird dies dadurch erreicht, daß wenigstens zwei allgemeine Matrizen Verknüpfungs-
glieder vorgefallen sind, denen voneinander unabhängige Teilmengen der Variablen einer Funktion iiher je einen Decodierer zugeführt werden, der aus den innerhalb der Teilmenge möglichen Variablenkombinationen .ie ein Matnx-Eingangssignal bildet, daß nut jeder Matrix ein Steuerregister verbunden ist. di'ich deinen Inhalt die Verknüpfungsglieder der Matrix zur Ausführung einer unabhängigen Teilfunktion uesteuert werden, und daß weitere Verknüpfungsglied^ zur Zusammenfassung der von den Matrizen er/eut·- [cn Ausgangssignale /u der gesuchten Funktion bzw. den gesuchten Funktionen vorgesehen sind.
Die I iiirichtung nach der Erfindung gestattet eine beliebige Aufteilung einer auszuführenden logischen Funktion in unabhängige Teilfunktionen, die in verschiedenen Bereichen der einzelnen Matrizen ausgeführt und danach zur gesuchten Funktion zusammengefaßt werden. Eine solche Aufteilung ermöglicht eine optimale Ausnutzung der Verknüpfungsglieder der Matrix. Durch eine entsprechende Wahl der Teilfunktionen können redundante Teilfunktionen aufgefunden und .-uisceschieden werden, wodurch die Z.ilii der pr.i 1 unktion benötigten Verknüpfungsgheder klein geh.dien wird. Dies ist besonders von Bedeumnt!. wenn gleichzeitig mehrere Funktionen auszuführen sind, '-ie es beispielweise bei der Bilnunü der Binärsummc für zwei mehrstellige Binärzahlen und d^-. Vj-gjnnsüberirages der Fall ist.
■■rschicdenc vorteilhafte Ausgestaltungen der Erf,n. .ng Miid aus den Ansprüchen zu ersehen. Nachfolfei'.; mihI einige Ausführungsbeispiele der 1 rtir.dunii an ILiiHi von Zeichnungen erläutert. Ls zcint
Γ ι u. ! eine allgemeine, aus Verknüpfungsgliedern iiülL'cbauie Matrix, wie sie in der Fliiirichtunn >'-;mäH der I itindunn verwendet vvird.
[-' 1 g. 2 eine gemäß der Erfindung aus mehreren Teilmatrizen bestehende Einrichtung zur Ausführung von logischen Funktionen und
I 1 g. 3 ein anderes Ausführungsbeispiel, bei dem die r.mgangsvariahlen unabhängig voneinander in mehreren logischen Funktionen verarbeitet werden.
Die F i g. ! zeigt eine Ausführungsform einer allgemeinen, aus Verknüpfungsgliedern aufgebauten Matrix, die einen Decodierer 10, eine Anzahl Verknüpfimgsglieder 12. die in Spalten und Zeilen angeordnet und. und ein Speicherregister 14 enthält. Die Anordnung der Vcrknüpfungsglieder 12 in Spalten und Zeilen wurde aus Gründen der Anschaulichkeit gewählt und stellt eine spezielle topologische Gruppierung der Verknüpfmgsglieder dar. auf die die Lrfinllung nicht beschränkt ist. Die Verknüpfungsglieder 12 der Darstellung sind UND-Glieder. Statt dessen kann tue Matrix aber auch beliebige andere Verknüpfiinesglieder enthalten, wie z. 13. "ODER-. UND MC [finder ODI R ΝΚΊΙΊ -Glieder. Der Decodierer H) ist in herkömmlicher Weise aufgebaut, und seme Aus gangssignale stellen die Eingangssignal der UND-tilieder 12 dar. F.r empfängt EingangvariaMe .V1. .V-. Λ, und liefert ein Ausgtingssignal auf einer der Leitungen 16. 18 ... 30 in Abhängigkeit von der Kombi tuition der Eingangsvariablen. Wenn ζ H. V1 und .V · ilen Wert !ins hüben, während .V, den Wert Null ha! erzeug! der Decodierer 10 nur ein Ausganiissignal aiii I.eiüiiH! 28. Dieses Ausgangssignal dien! ti,! 1111 als F.insian.üssiuiial aller UND-Glieder 12. die der Matrixzeile der Leitimg 28 zugeordnet sind. Das Speichcrroüislcr 14 isl ein Schieberegister, welches ach! BiI-stelleii fm jede Spalte aufweist. Jede dieser Bilstellen
ist mit einem Eingang eines UND-Gliedes 12 der betreffenden Spane verbunden. An Stelle eines Schieberegisters können auch andere Speicherschallungen verwendet werden, wie ι. B. ein Festwertspeicher. Die in den Bitstellen des Registers 14 gespeicherten Binärweru können durch herkömmliche Mittel verändert werden. Jedes UND-Glied 12 hat zwei Eingänge, von denen der eine mit dem Decodierer 10 und der andere mit einer zugeordneten Bitstelle im Speicherregister 14 verbunden ist. Die Ausgänge der UND-Glieder 12 sind in jeder Spalte über Leitungen 32, 34 bzw. 36 miteinander verbunden. Es wird daher eine Ausgangsfunktion für jede Spalte der dargestellten Matrix gebildet. Der Begriff »Spalte« wird dabei lediglich durch die gewählte Matrixstruktur bestimmt. Sofern eine andere iopologische Anordnung der logischen Verknüpfungsgheder benutzt wird, erfolgt die Zusammenfassung der Ausgänge dieser Verknüpfungsglieder nach einem anderen Schema. Zum Beispiel kann bei einer konzentrischen Gruppierung der Verknüpfungsglieder eine Zusammenfassung der Ausgänge entlang ausgewählter Radiallinien der konzentrischen Gruppen oder auch entlang ausgewählter Kreislinien erfolgen.
In einer anderen dichten :.opologischen Gruppierung der Yerknupfungsglieder .' :;nn das funktioneile Äquivalent einer »Spalte·· der dargestellten Anordnung ein (.luerschni'.t durch eine dreidimensionale Gruppierung sein, wie z. B. eine Ebene von Verknüpfungsgliedern in einer dreidimensionalen Matrix.
Hieraus ergibt sich, dall das Wort »Spähe« im vorliegenden Zusammenhang als Gruppierung von Verknüpfungsgliedern zur Bildung einer logischen Funktion bzw. Unterfunktion im allgemeinsten Sinne zu verstehen isl
In F ι ü. I sind nur drei funktionen /, . /; und I, von drei Variablen .V1. .V2 und .V, dargestellt, wobei jede dieser Funktionen mit einer Spalte in Zuordnung steht. Ls sind 256 Funktionen möglich. Die am Ausgang einer jeden Spähe erzeugte Funktion wird durch die Signale bestimm!, die für die betreffende Spalte im Speicherregister 14 enthalten sind. Im dargestellten Beispiel sind die erzeugten Funktionen /', = X1 V X2 V.Y3. /, = .Y: V(.Y, #.Y_,i. /, == /,. Jede Bitstelle des Speicherregisters 14 liefert ein Eingangssignal /u dem ihr zugeordneten UND-Glied 12 entsprechend dem Wert des in ihr gespeicherte:; Bits. Der andere Eingang des beireffenden UND-Gliedes 12 wird von einer der Ausgangsleitungen des Decodicrcrs 10 erhalten. Für cmc gegebene Kombination von Eingangsvariablen hat daher jeweils eine und nur eine der Ausgangsleitungen des Decodieren ein positives Potential. und wenn das dieser Leitung zugeordnete UND-Glied auch ein positives Signal von der ihm zugeordneten Bitstelle aus dem Speicherregister 14 empfängt, ist der Ausgang dieses UND-Gliedes für die betreffende Kombination von I mtaingsvariahlen positiv. Da aiii" I NIW ilicler 12 einer Spalte ausgangsseitig miteinander verbunden sind, erscheint las positive Aus-LMmrssigii.il met dieser UND-Glieder am Spaltenaiisgang
(Ibüleii h in I ι υ. I '.me Matrix für V ■- 3 dargestellt ist versteht es mih. da 1.1 die erläuterlen Prinzipien mil einer beliebigen Anzahl von S Variablen ausführbar sind. Mil V Variablen können insgesamt Γ1""' ! iinktionen gebildet werden, von denen nur eine rl.i'ii klen e /ahl verwendbar sind als Sehaltuin-s iil'.'khuniien uler /iistaiuKbcM-hreihimüen in einer I Datenverarbeitungsanlage,
Die/.ihl der Ausgangsleitungen vom Decodierer Kl /u \.Tuenden, um denen jede für weniger Variable
isi 2S und entspricht der Zahl der Verkniipfung^gliedcr ausgeleg' ist. und d;e Schaltfunktionen so aufzuteilen,
pro Spalte und der /aiii der Hilsiellen im Speicher- dall eine Funktion einer bestimmten Anzahl \on Wi-
reuister 14 pro Spalte I ür V K M daher ein De- riaUen aus Funktionen um leilmcngen dieser Vacodierer mit 256 Ausgangsleitungcn \orzusehen. um ; riablen gebildet werden kann.
256 Verknüpfungsglieder pro Spalte mit I ingang·.- Is soll die funktion/·" \on ,V Variablen /LV11 siunalen zu versorgen, wobei jede Spalte durch 256 Hits A1 . . . A ,. ,1 betrachtet werden. Diese Funktion kann im Speicherreiiister gesteuert wird. Demgegenüber in der folgenden Weise auf ihre disjunktive Normalsicht die F.rfindung vor. eine größere Anzahl Matrizen form erweitert werden:
MA11. A1 . . A, ι fv.cx A1 .χ A1 . . A1. .V
K1 lV A11 & A1 . . A1. . <x X11 , V ... V K,. , & A11 & A, ... A1, ,
worin jedes K1 der Koeffizient einer der F ND-Vcrknüplungen von A',,. A1 ... A„ , ist und entweder den Wen Null oder Fins hat Diese disjunktive Normalform der Funktion MA,,. A', . . .V1, ,) kann in Faktoren von A1, , und .Vn , gruppiert werden:
MA V1, ,1 - 1-I11CvA11CX A1 . . . An ,
/ ,I1 ex A1, & A1 . . . A11 ,
, .-I,- ., (x A11 & A1 . .Vn ,]& An ,
.- [»,,λ A11CX A1 .. . A„ :
. H1 & A„(x A, . . A11 ;
, «,, ,. & A1, & A1 . . . An ,Jcx An.,
Die Ausdrücke in den Klammern sind Funktionen der \erbVibenden // I Variablen (A,,. A', ... An ,). ausgedrückt in der disjunktiven Normalform. Die Koeffizienten .1 und Il sind ähnlich wie die Koeffizienten K definiert.
Fs ergibt sich hieraus, daß die ursprüngliche Gleichung in der folgenden Form geschrieben werden kann:
MA,.. A1 . . . A11 ,1 =-- I1, {X V.. ;i ex A,; , ν /, (A', Vn ,1 & A11 ,
Außerdem können /,, und /, in ähnlicher Weise als / Iu (An . . .V4) & A'=. & Af, ex A-
Faktorcn dargestellt werden, so daß die Funktion F J(V V ι t Ϋ & V Λ V
noch weiter ausgedehnt werden kann. I m dies im De- ''' ' " ' ' "' 4 L ' 5 fl
tail zu erläutern, soll der Fall einer funktion /-" \ι·π .
acht Variablen FiX11. A1 ... A-I betrachtet werden. 40
Die Frwcitcruni! dieser Funktion in der oben he- . , .. . , ,, „ , . ,. . ..
... .,. ."- 1 r ι ι = /ι. (A, \ 1 (X .\Λ cV. Λ ι (N; Λ, lx Λ -
schriebenen Weise cruibt foluendes:
·. /, (A,,.... V.,) ex A4 ,χ A5 & A11LX V-
■ S var. · ' 7\ar. ·
MAn. .. A.) = ./,,(A", Vf,lcx.V-
. /, (A,, . . . .Vj & A- / /15 (A, ν.,) & A4 & A= ex A1, <v A-
• 6\ar. ·
Diese letzte Folge kann logisch extrapoliert werdev zur Originalfunktion durch einfache Umkehr de mathematischen Schritte bei der praktischen Aus 55 führung. Wenn verallgemeinerte, aus Verknüpfungs gliedern aufgebaute Matrizen der in Fig. ! dar gestellten Art verwendet werden, kann diese praktisch Ausführung mit zwei derartigen Matrizen von je vie Fingangsvariablen und 16 Spalten realisiert wcrdcr
• 5 \ar. ■ fto Die erste Matrix würde die Funktionen ./erzeugen um
daher die Variablen A0 bis A', zugeführt werden. Di
= /1,. LV11 . . V4) <x A= & Xh A; V- /weite Matrix würde die Funktionen A4 bis A- er
- . zeugen. Die Teilfunktionen /", bis /15 können dan
/7. IA,,. . A4Ut A, cv A1, & . - durch einfache UND-Verknüpfungcn der Spalten
/!-(.V1 Ai & A-- it A1, ifc A- 65 ausgangssignale von den beiden Matrizen gcbildc
, . werden. Diese 16 Teilfunktionen werden daraufhi
/?-. ι \ X4I & A= & A1. ex A- dl|rch ()DER zusammengefaßt, um die Funktion
;,. ι ν V. 1 ex W cV A",. .x V- der acht Variablen zu erzeugen.
I.V„. ...V5I CX -V, CX A-
ei IAn. ...V5I LX .v„ CX A"-
(A',,. .. A=) CX γ & A-
(A,,. . . A,i & LX V-
Die Expansion der Funktion kann jedoch auch trix nur zwei Variable als Eingangssignal empfängt,
lurch eine paarweise Zusammenfassung der /V Va- Zur Darstellung dieser Form werden die vorgcnann-
iablen vorgenommen werden, so daß jede verallge- ten acht variablen Funktionen in der folgenden Weise
ncinerte. aus Verknüpfungsgliedern aufgebaute Ma- erweitert:
,vor in
I -■-- μ,, St X„ & .Y- ν g, & Λ',, & X- ν κι Λ -V,, & Λ'- ν ι;., & Λ',, & Λ\
,<„ - AU (-Y11. λ',. .Y,. Λ'.,) & ,Y4 & X5 ν /ι,1, & Χ.( Λ X, ν /i„ & X4 Λ X5 ν /ι,1, & X4 & X5
«, == /Ζ,' (X0. X1X,. X3I & X4 & X5 ν /ι[ & X4 & X5 ν Ir, & X4 & X5 ν /ιί & X4 & X5
K2 - /ι'2' & X4 & X5 ν /ι2 & X4 & X5 ν ^ & X4 & X5 ν /r] & X4 & X5
Ry ■■= A3' & X4 & X5 ν A3 & X4 & X5 ν hj & X4 & X5 ν /ι;! & X4 & X5
Die Ausdrücke A können wiederum als zwei Funktionen der beiden Variablen dargestellt werden. Ein Beispiel hierfür ergibt folgendes:
fcJJ (X11. X1. X2. X.,) - /Ii,, (X,,. X1) & X1 & Xi ν /'„„ & X2 & X3vj0(1 & X2 & X, ν .4 & X2 & X,
Diese Expansion der Funktion FtX11. X, ... X7) kann durch nachstehendes Schema veranschaulicht werden: 4 g Funktionen: /(X1,. . . X7) = g„ & X„ & X7 ν ...
4 χ 4 ='16 A Funktionen:
/iJ! & X4 & X5 ν A0 & X4 & X5 ν /i,2, & X4 & X5 ν A;1, & X4 & X5
4x4x4 = 64/ Funktionen:
Ä„ & X2 & X, ν /,ν, & X2 & X, ν /Ao & X2 & X., ν y„„ & X2 & X.,
Fs ist nun ersichtlich, daß die Funktion von acht ausgangssignale der vierten Matrix werden mit den Variablen auch durch vier Matrizen der erläuterten Funktionen g durch eine UND-Verknüpfung ver-Art. von denen jede zwei Eingänge aufweist, oder mit einigt. Aus den Resultaten dieser UND-Verknüpfung zwei Matrizen realisiert werden kann, von denen jede wird durch eine ODER-Verknüpfung die gewünschte vier Eingänge aufweist. Dieser erste dieser Matrizen 40 Funktion F der acht Variablen abgeleitet,
erzeugt die Funktionen /' aus den Eingangsvariablcn Eine Schaltung zur Realisierung der vorausgehend X0 und X1. Die zweite Matrix erzeugt aus diesen erläuterten Verknüpfungen bei einer Funktion mit Variabler; die Funktionen X2 und X3. Die Spaltenaus- vier Variablen ist in F i g. 2 dargestellt. Die Schaltung gange der Matrizen werden durch eine UND-Ver- von F i g. 2 besteht aus zwei Matrizen 50 und 52. deren kniipfung zusammengefaßt, und geeignete Spalten 45 Aufbau und Arbeitsweise der an Hand der F i g. I hcwerdcn in der Folge durch eine ODER-Verknüpfung schriebcnen Matrix gleicht mit der Ausnahme, daf? vereinigt, um die Funktionen /1 zu erzeugen. Die dritte jede Matrix nur zwei Eingangsvariable empfängt anMatrix erzeugt die Funktionen von X4 und X5 mit statt der drei Eingangsvariablen der Matrix von diesen Variablen als Eingangssignale. Die Spalten- F i g. 1. Decodierer 54 und 56 der beiden Matrizen 5Γ ausgänge der dritten Matrix werden durch eine UND- 5° und 52 haben je vier Ausgangsleitungen 58. 60, 62. & Verknüpfung mit den bereits erzeugten Funktionen /1 und 66. 68. 70 und 72 anstatt acht Ausgangsleitungen vereinigt. wie sie der Decodierer 10 von F i g. 1 aufweist.
Daraufhin werden die Resultate der UND- Bevor die Operation der Schaltung von Fig.:
Verknüpfung durch eine ODER-Verknüpfung zu- beschrieben wird, soll eine Erweiterung der Funk
■ammengefaßt zur Bildung der Funktioneng. Die 55 tion F von vier Variablen F(X0, X1. X2. X3) mit paar
tierte Matrix liefert die Funktionen von X6 und X7 weiser Zusammenfassung der Variablen entsprechen^
tiit diesen Variablen als Eingangssignale. Die Spalten- der obigen Beschreibung dargestellt werden:
F(X0. X1. X2. X3) = g0 & X2 & X, ν g, & X2 & X3 ν g2 & X2 & X3 ν g3 & X2 & X3
gn = Ag & X0 & X1 ν /I0 & X0 & X, ν Ag & X0 & X1 ν Ag & X0 & X1
g, = /1? & X0 & X1 ν /1! & X0 & X1 ν Af & X0 & X1 ν h] & Xn & X,
g2 = AS & X0 & X1 ν h\ & X0 & X1 ν hj & X0 & X1 ν h3 2 & X0 & X1
g, = A? & X0 & X1 ν h\ & X0 & X1 ν hl & Xn & X, ν hi & X0 & X1
409 639/157
Fine gesuchte Funktion von vier Variablen kann laher aus den folgenden vier Teilfunküonen gebildet verden:
/, = R1 &X,&X,
/., = K2 & X, & X3
Aus F' i g. 2 ist ersichtlich, wie diese Teilfunktioiien erzeugt werden. Die Matrix 50 erzeugt die Funktionen g aus den Fingangsvariablcn .Yn und X1. Diese Variablen dienen als Fingangssignale des Decodicrers 54. der in Abhängigkeit vor. der Signalkombination, die auf diesen Fingangsleitungen anliegt, ein Ausgangssignal auf einer seiner Ausgangsleitungen 58. 60. 62 und 64 erzeugt. Wenn beide Fingangssignale Xn und X1 Null sind, erscheint ein positives Signal auf der Ausgangsleitung 58, wahrend ein Ausgangssignal auf Leitung 60 auftritt, wenn X0 den Wert Null und X, den Wert Fins hat. Die Werte /i, die zur Bildung der Funktionen g notwendig sind, werden in den Registern 74, 76. 78, 80 gespeichert. Wenn die gesuchte Funktion β,, den Wert Xn & X1 hat. ist Zin 1 ins. und die verbleibenden Werte /i„ sind Null, weshalb eine Fins in der ersten Hitstelle des Registers 74 und Nullen in den übrigen Bitstellen zu speichern sind. Dies bedeutet, daß in der ersten Spalte der Matrix 50 nur das UND-Glied 82 vom Speicherregister 74 ein positives F.ingangssignal empfängt. F.in positives Spa'.tcnausgangssignal erscheint daher auf einer Verbindungsleilung 90 nur dann, wenn ein positives Signal vom Decodierer 54 auf die Leitung 58 gegeben wurde. Dies ist der Fall, wenn X0 und X1 Null sind. Die benötigte Funktion g0 = Xn & X1 erscheint dann als Spaltenausgangssignal auf Leitung 90. In ähnlicher Weise sind die Werte von Zi0 und Jin auf Fins einzustellen und die vcrble.bendcn Werte Zin auf Null /.u setzen, wenn die benötigte Funktion g„ = Xn & X1 ν X0 & X, lautet. In diesem Fall wäre als das zweite und das dritte Bit im Speicherregister 74 ein binärer Fins-Wert einzustellen, und die übrigen Bits wären Null. Die UND-Glieder 84 und 86 würden daher ein positives Spaltenausgangssignal auf der Leitung 90 erzeugen, wenn eine der Variablen Xn oder X1. aber nicht beide gleichzeitig, den Wert Fins hätten, die restlichen Spalten der Matrix 50 arbeiten ähnlich und liefern die Funktion #,, ^2 und κ, als Spallenausgangssignale auf entsprechenden Vcrbindungsleitungen 92. 94. 96.
Die Matrix 52 erzeugt die zweiten Ausdrücke in den I'eilfunktioncn /„, /",, /2 und /,. Dies sind die Werte
s X2 & X,, X2&X3,X2 & X, und X2AX,. Dabei soll die Funktion X2&X, in der ersten Spalte der Matrix 52 gebildet werden, so daß sie leicht mit der Funktion r„, die in der ersten Spalte der Matrix 50 gebildet wird, kombiniert werden kann. Im die
lu Funktion X2 & X, zu erzeugen, ist eine Fins in die erste Bitstelle des Speicherregisters 98 einzugeben und Nullen in die restlichen Bitstellcn. line gespeicherte Fans in der ersten Bitstelle des Registers 98 bedeutet, daß am UND-Glied 100 stets ein Eins-Eingangssignal vorhanden ist, und gespeicherte Nullen in den übrigen Bits des Registers 98 bedeuten, daß die UND-Glieder 102. 104,106 gesperrt bleiben, auch wenn sieh die IUngangsvariablen X2 & X, ändern. Auf der Leitung 108 erscheint somit ein positives Ausgangssignal nur dann, wenn ein positives Signal auf der Ausgangsleitung 66 des Decodiercrs 56 auftritt. Dies ist der Fall, wenn die Fingangsvariablen X2, X, beide Null sind. Die verbleibenden Spalten der Matrix 52 erzeugen in ähnlicher Weise die Funktionen X2 & X,. X2 Sl X, und X2StX3.
Fs werden daher die Funktionen s;n. K1. Ri und g, in der Matrix 50 und die Funktionen X2 & X,. X2&Xj. X2 & X., und X2AX3 in der Matrix 52 gebildet. Die Spaltcnausgänge dieser Matrizen sind
■to zur Erzeugung der Funktionen f„, /',. /', und /', mit UND-Gliedern UO. 112. 114, 116 verbunden. Die Ausgangsleitungen dieser UND-Glieder werden einem in F i g. 2 sehematisch dargestellten ODFR-Glied 118 zugeführt, dessen Ausgangssignal die gesuchte Funktion der vier Variablen HXn. X|, X2- X3) ist.
Das oben erläuterte Prinzip der Unterteilung einer Funktion in Teilfunktionen kann dadurch weiter verbessert werden, daß jede Teilmenge der Variablen unabhängig behandelt wird. Die unabhängigen gebildeien Funktionen der Teilmengen der Variablen können logisch kombiniert werden z.ur gewünschten zusammengesetzten Funktion aller Variablen, wobei eine Verringerung der Anzahl der benötigten Verknüpfungsglieder ohne Verlust der allgemeinen Anwendbarkeit erreicht werden kann. Ein Beispiel für die oben beschriebenen vier Variablen hat die folgende Form, wenn die Teilmengen der paarweise zusammengefaßten Variablen unabhängig voneinander behandelt werden:
Fl-Y11. X1. A',. X.,) = [g„(Xn.
2. X3)] X11. X1IaZi2(X1, X3)] ν [S3(X0. X1)Ah3(X,. X-)]
Die Zahl der in dem Malrixsystem erforderlichen Spalten hängt von der Anzahl der Ausdrücke auf der rechten Seite der obigen Gleichung ab, da jeder Ausdruck eine Spalte für seine Erzeugung benötigt. Die Reduktion in der Anzahl der Spalten hängt von zwei Merkmalen ab. Das erste Merkmal besteht darin, daß von den möglichen logischen Funktionen, die für V Variable erhalten werden, ein Teil redundant
Das /weite Merkmal besteht darin.daßdie VarinVlen umgeordnet werden können, so daß an Stelle einer Decodierung der Variablen Xn und X1 in der ersten Matrix und der Variablen X2 und X3 in der z.weiten Matrix beispielsweise die Variablen X1 und X2 in der ersten Matrix und die Variablen X0 und X3 in der zweiten Matrix decodiert werden.
Zur Veranschaulichung des Redundanzmerkmals der logischen Funktionen wird die folgende Funktior von vier Variablen betrachtet, die in einer TabelU entsprechend ihrer disjunktiven Normalform darge stellt ist. Da es sich um eine Funktion von vie Variablen handelt, sind 16 Kombinationen der Ein gangsvariablen möglich. Es sind deshalb 16 Zeilen ii der Tabelle dargestellt, von denen jede einer Kombina tion der vier den Spalten zugeordneten Eingangs variablen entspricht. Die fünfte Spalte stellt die dii junktiven Normalkoeffizienten der angegebenen Korr binationen der Eingangsvariablen dar.
O
O
O
O
Λ',
O
O
O
O
O O O O
I I
O
0
0
0
I
I) U
I ; I
I) M
I 0
0 I
ι \ (I
O ' I
I Il
0 1
|)ic durch die obige tabelle dargestellte
u;) / hat folgende !''onn:
/■ V11 & A1 Λ A\ Ä V1 ι
X1, Λ ,V1
X1 Λ A
V11 λ .V1 Λ X1 Λ V1V
V,, Λ V Λ Λ, Λ Λ ,
.V1, Λ Λ, Λ .V, Λ .V, .·
.V11 .V V1 .V Λ\ Λ: V1 .
.V11 & .V1 &.V, & .V1 ν
Λ',, Λ ,V1 & A, &.V., ν
Vn & .V1 & A, &.V, ν
.V1, Λ .V ι Λ V, Λ .V1 .
Soll diese llinktion durch die Schaltung \oit I i g. 2 ausgeführt werden und werden die Variablen A1 und .V1 als l-.ingangssignale des Decodierer^ 5Ί und die Variablen Λ . und V, als lingangssignale des Decodierer* 56 benutzt, können folgende Teilfunktionen ausgeführt werden:
[Xn & A', A1, & A1 ν .V11 & ,V, I Λ I.V., λ: A ,1 ι-V11 Λ .V11 & IΛ', Λ λ.,) ν (.νΐ&λ, νΑ,,Α.ν, ν.ν,,Λ.Υ,Ι&Ιλ;* A ()ν I .V1, &. Y1 . .Y11 &-Y1 y Λ „ .«„ Ai-Vj & Υ,)..βιΛ(.Υ:&.Υ,>νΑ,Λι.Υ:&.Υ,). n, Αμ.Υ,&.Υ.,Ι
£ .V1IAiA. & .Y1)
worin der erste Ausdruck in der ciMni Spille <■ " Matrix 5« erzeugt wird (dies ist lunklion .■;„! <!er /-weile Ausdruck in der ersten Spalte der Maln\ r>2. der dritte Ausdruck in der /weiten Spalte der Matrix 50 (dies ist Funktion υ,), der vierte Ausdruck in .,,> der zweiten Spalte der Matrix 52 usw. Der erste Ausdruck und der siebte Ausdruck der let/ten (.leichim,: sird einander gleich, d.h.. i;M - ι;,. Nachdem die· festgestellt worden ist. kann die (üeiehimi: unter Ver Wendung von nur drei Spalten ausgeführt werden, d; die erste und letzte Spalte koinbinieit werden kann Die I"unk tion I- inn demnach i:i der foigeiulen Wi
auf nur drei Ausdrücke umgeschrieben werden :
Λ IX - Λ: Λ , , Α: & .Y , I · K1 & 1 ·Υ j & -V, I ν «, & (X1 & .Y.,)
Die erslcn zwo Ausdrücke dieser (,leichung können in nur einer Spalte erzeugt werden durch Speicherung einer zusätzlichen l-ins in der Morten Bitstelle des Registers 98. so daß die als Ausgangssujnal au, Uitunti 108 angezeigte Teilfunktion Λ , & Λ ., Λ 2 <v \ , .st.^Zur Ausführung der zuletzt angegefcncn runk- «ion können die Matrizen in der Schul ungw. F i g. 2 jeweils um eine Spalte zu einer dreispaü.gen Aι ordnune reduziert werden. Diese SchaltungsreduzR-mng isi möglich auf Grund der Redundanz, die πι der Funktion enthalten ist.
Derartige Rcdundanzbedingungen können .η gendcr Weise leicht festgestellt werden. Die ,.Kn geuehene Tabelle kann in eine Tafel umgewandeU w„-dcn. in welcher die möglichen Kombinationen der Variablen A'„ und X1 am linken Rand und d.c niogKhc" Kombinationen der Variablen A2 und Λ , ■» .'.^ Rand angegeben sind, während die ΚοοΠ./jdieser Kombinationen in den mit«leren Beruch Tafel eingetragen werden. Fine solche Tafel hat die ohige Tabelle die folgende Form:
de tut A„. .V1
OO
01
10
X1. .V,
0 0 0 1 : 10
I1MiI
ι ; ι ; ο on1 ι ίο ι
Mit Hilfe dieser Tafel können Redundanzen ieict dadurch festgestellt werden, ob die Koeffizientci einträte einer Spalte mit denen einer anderen Spal iüentisch sind oder ob eine Zeile mit einer andere Zeile identisch ist. Ir. der dargestellten Tafel ist d erste Spalte mit der vierten Spalte identisch, so da hier eine Redundanz vorliegt. Diese Redundanz kar in der oben beschriebenen Weise eliminiert werde wodurch zur Erzeugung der gesuchten Funktion ni noch drei Spalten in der Schaltung von Fig. 2 no
199
wendig sind an Stelle der zuvor benötigten vier Spalten.
Eine weitere Schaltungsreduzierung, die die unabhängige Behandlung der Variablen erlaubt, kann durch gegenseitige Vertauschung der Variablen erzielt werden. Zum Beispiel muß die Variable Xn nicht notwendigerweise mit der Variablen X1 zusammengefaßt werden, sondern kann mit einer der Variablen X2 oder X3 vereinigt werden. Dies hat den Vorteil, daß eine hohe Flexibilität in der Funktionsunterteilung möglich ist, was durch die foigenden Tafeln veranschaulicht wird.
X2, X1
0 0 0 1 1 0 1 I
00 1 0 0 0
01 0 1 0 0
IG 0 0 1 0
Π η 0 0 1
Die Schaltung von F i g. 2 benötigt bei einer Paarung der Variabier, entsprechend dieserTafe! vier Spalten, da keine Redundanz in den Zeilen oder Spalten dieser Tafel erkennbar ist. Wenn jedoch die Variablen in anderer Form paarweise zusammengefaßt werden, d. h. .V0 mit X2 und .Y1 mit X3. entsteh' die folgende Tafel, aus welcher ersichtlich ist. daß die Spalten, in denen Fins-Werte enthalten sind, auf zwei reduziert wurden:
0 0 A1. .Y .1 "ίο i I 1
0 1 0
1 ο ί 0
0 0 0 ο ; I
01 0 0 0
10 I 0 0 ί
11 0
Die Funktionen in beiden der zuletzt anccuebcncn Tafeln sind identisch, nur die Paarung der Variablen wurde geändert. In der zuletzt angegebenen Tafel liegt eine Redundanz vor. weshalb die Zahl der Spalten weiter reduziert werden kann auf nur eine Spalte. Durch die unabhängige Behandlung der Variablen wurde somit eine Reduktion von vier Spalten auf eine Spalte erreicht.
Die Schaltung von F i g. 3 läßt die Verbesserungen auf Grund der unabhängigen Behandlung der Variablen erkennen. Die Schaltung stellt einen binären Addierer mit zwei Binärstufen dar. Die Eingangssignal
der Schaltung sind die Addendenbits A1, Ax und di< Augendenbits 3j, B1, worin der Index 2 die höher stellige Bitstelle bezeichnet. Die zwei Summensignali S2 , S1 und das Übertrags-Ausgangssignal Cms werder mit nur fünf Spalten der Verknüpfungsglieder erzeugt Die allgemeine Operation der Schaltung ist ähnlich der Schaltung von F i g. 2. Wie in F i g. 2 werder die vier Variablen unabhängig voneinander und paarweise in Decodierern 120 und 122 decodiert. Dit
ίο Schaltung enthält zwei Matrizen 128 und 130. Jedei Matrix ist ein Schieberegister 124 und 126 zugeoidnet Innerhalb einer jeden Matrix enthalten die Spalten jt vier UND-CMieder. Es sind demnach jeweils vier Bitsteilen des Schieberegisters 124 bzw. 126 einer Matrixspalte zugeordnet. Die Spaltenausgangsfunk ti oner der gleichgeordneten Spalten beider Matrizen werder zu UND-Gliedern 132,134,136, 138,140 geleitet und dort zusammengefaßt. Die Ausgänge der UND-Glieder 134 und 136 sind an ein schematisch dargestelltes ODER-Glied 142 angeschlossen, und die Ausgänge der UND-Glieder 138 und 140 «lind an ein schem; tisch dargestelltes ODER-Glied 144 angeschlossen.
Die binäre Summe der niedrigstelligen Add erer· stufe ist Eins, wenn eines der Eingangssignale c ieser Stufe Eins ist. d. h.. wenn A1 oder ß, den Wert Ein·; hat. iedoch nicht, wenn beide Signale Eins sind. Di :s isi die EXKEUSIV-ODER-Funktion dor beiden Signale. Durch Anwendung der oben erläuterten Technik kann diese Funktion in einer Matrixspalte gebildet werden wenn die Variablen .-I1 und B1 sowie A2 und B2 paarweise zusammengefaßt werden. Dies ist ersichtlich bei einer ersten Paarung der Variablen in einer unterschiedlichen Weise, wie es z. B. die nachstehende Tafel zeigt:
OO
01
10
Il
B1, B2 00 01 10 11
0 0 1 1
0 G I I
1 1 0 0
1 1 0 0
Ohne Berücksichtigung der Redundanz, die iri der ersten und /weiten Spalte und auch in der dritten und vierten Spalte der Tafel erkennbar ist, werden vier Spalten zur Ausführung der EXKLUSIV-ODER-Funltion notwendig. Wenn die Redundanz berücksichtigt wird, kann die gleiche Funktion mit zwei Matrixspalten ausgeführt werden durch eine Aufgliederung in Faktoren nach folgender Art:
F ---- /I1 &.-I, ν A1 ScA2)Si[B1 ScB2W B1 & B,W M1 & A2 ν A1 ScA2)Sc(B1 ScB2V B1 & B2)
worin der erste und zweite Ausdruck in der ersten Spalte und der dritte und vierte Ausdruck in der zweiten Spalte der Matrixanordnung erzeugt werden kann.
Im Gegensatz hierzu zeigt die folgende Tafel, daß bei einer abgeänderten Paarung clic EX K LlJSI V-ODER-Funktion durch eine Spalte der Matrixanordiiung erzeugt werden kann:
A1. B1
00 01 10 1
00 0 0 0 0
01 I I I I
10 I I 1 I
Il 0 0 0 0
i5/0 u
Die EXKLUSI V-ODER-Funktion wird demnach in tiner Spalte durch die folgende Gleichung ausgeführt;
F =
Μ,&β, ^ A1Χ)&{Α2&Β^ A2SlB2^/
Diese Gleichung entspricht der aus F i g. 3 ersichtlichen Einstellung der Register 124 und 126 für die erste Spalte der Matrizen 128 und 130. Der erste Ausdruck der Gleichung wird durch die erste Spalte in Matrix 128 mit A1 und B1 als Eingangsvariable gebildet, und der zweite Ausdruck wird durch die erste Spalte m der Matrix 130 mit A2 und B-, als Eingangsvariable erzeugt. Hierzu wird eine Eins'in der zweiten und dritten Bitstelle des Speicherregisters 124 einseeeben Außerdem werden lauter Einsen in die Bitstellen Tür die erste Spalte des Speicherregisters 126
eingegeben.
Die Anzahl von Spalten, die zur Bildung des Summensignals S, der zweiten Addiererstufe und des ausgangsseitigen" Übertrages Caus benötigt wird kann m der gleichen Weise von je vier Spalten auf je zwei Spalten reduziert werden.
Hierzu 3 Blatt Zeichnungen 409 639/157

Claims (10)

Patentansprüche:
1. Einrichtung zur Ausführung unterschiedlicher logischer Funktionen mit JV Variablen durch in Matrixform angeordnete Verknüpfungsglieder, die neben den Eingangssignalen Steuersignale entsprechend dem Inhalt eines voreinstellbaren Steuerregisters empfangen, dadurch gekennzeichnet, daß wenigstens zwei allgemeine Matrizen (50, 52) Verknüpfungsglieder (/. B. 82, 100) vorgesehen sind, denen voneinander unabhängige Teilmengen (L/, V) der Variablen über je einen Decodierer (54,56)zugeführt werdender aus den innerhalb der Teilmenge möglichen Variablenkombinationen je ein Matrix-Eingangssignal bildet, daß mit jeder Matrix ein Steuerregister (74. 76. 78, 80 und 98) verbunden ist, durch dessen inhalt die Verknüpfungsglieder der Matrix zur Ausführung einer unabhängigen Teilfunktion gesteuert werden, und daß weitere Verknüpfungsglieder zur Zusammenfassung der von den Matrizen erzeugten Ausgangssignale zu der gesuchten Funktion bzw. den izesuchten Funktionen vorgesehen sind.
2. EinrichtungnaehAnspruch 1,dadurch gekennzeichnet, daß die \on den Decodiererri 154. 56) gelieferten Ausgangssignale jeweils allen Verknüpfungsgliedern (z. B. 82. 100) einer Matrixzeile zugeführt werden, daß die Ausgangssigna Ie aller Verknüpfungsgliedern. B.82.84.S6.88)jeeinerMairixspalte zu einem Ausgangssignal zusammengefaßt werden und daß der Inhalt der Steuerregister (74. 76.78.80 und 98) so gewählt ist. daß jedes Ausgangssignal eine! J !funktion der Variablen der Teilmenge (L. F) darstellt.
3. Einrichtung nach Anspruch I oder 2. dadurch gekennzeichnet, daß <! ic Matri ausgänge der gleichgeordneten Spalten üer Matrizen (50. 52) gemeinsam an eine logische Schaltung (110 oder Γ34) angeschlossen sind und daß die Ausgänge wenigstens je eines Teiles dieser logischen Schaltungen mit je einer weiteren logischen Schaltung ΙΠ8. 142 oder 144) verbunden sind, an deren Ausgang ein die gesuchte Funktion darstellendes Signal erscheint.
4. Einrichtung nach einem der Ansprüche ! bis 2. dadurch gekennzeichnet, daß die Steuerregister (74. 76. 78. 80 und 98) Tür jedes Verknüpfungsglied (/.. B. 82) der zugeordneten Matrix (50 oder 52) eine Bitstcllc aufweisen, die direkt mit der bc-Ireffcnden logischen Schaltung verbunden ist.
5. Einrichtung nach einem der Ansprüche 1 his 4. dadurch gekennzeichnet, daß sich die Anzahl der Variablen der Teilmengen (L'. V. X) zur Gesamtzahl |;V) ergänzt.
6. Einrichtung nach einem der Ansprüche I bis 5. dadurch gekennzeichnet, daß die Anzahl der Variablen in den einzelnen Teilmengen (L'. V. .Yl im wesentlichen gleich groß ist.
7. Einrichtung nach einem der Ansprüche I his ft. dadurch gekennzeichnet, daß die Verknüpfungsglieder (z. B. 82) der Matrix (50 oder 52) einstufige logische Elcmcntar/ipcrationcn. wie UND-Verknüpfungen. mit den vom Decodierer (54 oder 56) gelieferten Teilfunklions-Eingangssignalen und einem Signal aus dein Steuerregister (74. 76. 78. 80 oder 98) ausführen.
X. Einrichtung nach einem der Ansprüche I bis 7. dadurch gekennzeichnet, daß die an die Matrixausgiinge angeschlossenen VerknüpfungsgliederdlO, 112, 114, 1161 UND-Glieder sind, deren Ausgänge über wenigstens ein ODER-Glied Il 18) zu wenigstens einem Funktionsausgang zusammengefaßt sind.
9. Einrichtung nach einem der Anspruch·: 1 bis S, dadurch gekennzeichnet, daß die Steuerregister (74, 76, 78, 80 und 96) als Schieberegister ausgebildet sind.
10. Einrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die gesuchten Funktionen von den Ausgängen wenigstens eines
Teiles der an die Matrix-Ausgangsleitungen der Matrizen (128. 130) angeschlossenen Verknüpfungsglieder (132) direkt abgreifbar sind.
DE2063199A 1969-12-30 1970-12-22 Einrichtung zur Ausführung logischer Funktionen Expired DE2063199C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US88902469A 1969-12-30 1969-12-30

Publications (3)

Publication Number Publication Date
DE2063199A1 DE2063199A1 (de) 1971-07-08
DE2063199B2 DE2063199B2 (de) 1974-02-28
DE2063199C3 true DE2063199C3 (de) 1974-09-26

Family

ID=25394372

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2063199A Expired DE2063199C3 (de) 1969-12-30 1970-12-22 Einrichtung zur Ausführung logischer Funktionen

Country Status (7)

Country Link
US (1) US3593317A (de)
JP (1) JPS5040903B1 (de)
CA (1) CA935928A (de)
CH (1) CH512110A (de)
DE (1) DE2063199C3 (de)
FR (1) FR2072117B1 (de)
NL (1) NL171401C (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761902A (en) * 1971-12-30 1973-09-25 Ibm Functional memory using multi-state associative cells
US3760368A (en) * 1972-04-21 1973-09-18 Ibm Vector information shifting array
US3790959A (en) * 1972-06-26 1974-02-05 Burroughs Corp Capacitive read only memory
DE2321200C3 (de) * 1973-04-26 1984-01-26 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Durchführung logischer, durch Boolesche Gleichungen dargestellter Verknüpfungen
DE2401645C2 (de) * 1974-01-15 1982-09-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Vorrichtung zur Abgabe von Steuersignalen an eine Schaltungsanordnung
US3924243A (en) * 1974-08-06 1975-12-02 Ibm Cross-field-partitioning in array logic modules
US4051352A (en) * 1976-06-30 1977-09-27 International Business Machines Corporation Level sensitive embedded array logic system
US4123669A (en) * 1977-09-08 1978-10-31 International Business Machines Corporation Logical OR circuit for programmed logic arrays
DE2846686C2 (de) * 1978-10-26 1984-07-19 Siemens AG, 1000 Berlin und 8000 München Programmierbares Schaltwerk
US4506341A (en) * 1982-06-10 1985-03-19 International Business Machines Corporation Interlaced programmable logic array having shared elements
US4600846A (en) * 1983-10-06 1986-07-15 Sanders Associates, Inc. Universal logic circuit modules
EP0365733B1 (de) * 1988-10-28 1994-01-05 International Business Machines Corporation Reprogrammierbare logische Sicherung für logische Anordnungen, basierend auf einer 6-Elementen-SRAM-Zelle
US5081375A (en) * 1989-01-19 1992-01-14 National Semiconductor Corp. Method for operating a multiple page programmable logic device
US4942319A (en) * 1989-01-19 1990-07-17 National Semiconductor Corp. Multiple page programmable logic architecture
US5021689A (en) * 1989-01-19 1991-06-04 National Semiconductor Corp. Multiple page programmable logic architecture
US5055712A (en) * 1990-04-05 1991-10-08 National Semiconductor Corp. Register file with programmable control, decode and/or data manipulation
JP5203594B2 (ja) * 2006-11-07 2013-06-05 株式会社東芝 暗号処理回路及び暗号処理方法
JP4851947B2 (ja) * 2007-01-29 2012-01-11 株式会社東芝 論理回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3212064A (en) * 1961-11-27 1965-10-12 Sperry Rand Corp Matrix having thin magnetic film logical gates for transferring signals from plural input means to plural output means
US3210737A (en) * 1962-01-29 1965-10-05 Sylvania Electric Prod Electronic data processing
US3274556A (en) * 1962-07-10 1966-09-20 Ibm Large scale shifter
US3311896A (en) * 1964-04-03 1967-03-28 Ibm Data shifting apparatus
US3383661A (en) * 1964-09-30 1968-05-14 Bell Telephone Labor Inc Arrangement for generating permutations
GB1101851A (en) * 1965-01-20 1968-01-31 Ncr Co Generalized logic circuitry
US3371320A (en) * 1965-03-12 1968-02-27 Sperry Rand Corp Multipurpose matrix

Also Published As

Publication number Publication date
CH512110A (de) 1971-08-31
FR2072117B1 (de) 1973-02-02
CA935928A (en) 1973-10-23
DE2063199A1 (de) 1971-07-08
DE2063199B2 (de) 1974-02-28
NL171401B (nl) 1982-10-18
NL171401C (nl) 1983-03-16
NL7018172A (de) 1971-07-02
JPS5040903B1 (de) 1975-12-27
US3593317A (en) 1971-07-13
FR2072117A1 (de) 1971-09-24

Similar Documents

Publication Publication Date Title
DE2063199C3 (de) Einrichtung zur Ausführung logischer Funktionen
DE2912287C3 (de) Datenverarbeitungsanlage
DE1901343C3 (de) Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen
DE2354521A1 (de) Verfahren und einrichtung zum gleichzeitigen zugriff zu verschiedenen speichermoduln
DE1269393B (de) Mikroprogramm-Steuerwerk
DE1193996B (de) Schiebespeicher mit Steuervorrichtung
DE3788617T2 (de) Vektordatenverarbeitungssystem mit einer E/A-Steuerung für jeden Vektordatenprozessor und einer anderen E/A-Steuerung für mindestens einen anderen Vektordatenprozessor.
DE2926048A1 (de) Verschiebe-rechenwerk
EP0178424A2 (de) Zellenstrukturierter digitaler Multiplizierer mit semisystolischem Aufbau
DE1271433B (de) Adressiereinrichtung fuer einen Tabellenwertspeicher
DE2245284A1 (de) Datenverarbeitungsanlage
DE2513063A1 (de) Integrierter rechner oder rechenwerk fuer wahlweise acht oder zwoelf ziffern mit einer bedingten verknuepfungs- aenderungsschaltung
DE2451235A1 (de) Schaltungsanordnung fuer ein digitales filter
DE3878666T2 (de) Integrierte schaltung fuer digitale rechenvorgaenge zur faltung oder aehnlichen rechenverfahren.
DE1774571A1 (de) Divisionseinrichtung
DE2000275A1 (de) Elektronischer Walzenschalter
DE2233164B2 (de) Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern
EP0333884B1 (de) CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen
DE1094020B (de) Periodisch arbeitende numerische Rechenmaschine
DE1808159B2 (de) Einrichtung zur umsetzung von dualzahlen in binaer codierte dezimalzahlen in paralleler darstellung
DE2948340A1 (de) Informationsuebertragungssystem
DE68923355T2 (de) Künstliche neuronale integrierte Schaltung mit Lernmitteln.
DE2952689A1 (de) Programmierbarer lesespeicher-addierer
DE2708637C3 (de) Schaltungsanordnung zur Bildung einer BCD-Summe oder einer reinen Binär-Summe aus einem ersten und einem zweiten Operanden
DE2508141A1 (de) Verfahren zur transformation von reellen zahlen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee