DE2060376A1

DE2060376A1 - Signalmodulator mit Frequenzumtastung

Info

Publication number: DE2060376A1
Application number: DE19702060376
Authority: DE
Inventors: Saltzberg Burton R
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1969-12-11
Filing date: 1970-12-08
Publication date: 1971-06-16
Also published as: SE367110B; FR2073578A5; ES386682A1; GB1268327A; JPS523541B1; BE760138A; NL7018049A; US3611209A

Description

Western Electric Company Incorporated Saltzberg, B. R. 10

Signalmodulator mit Frequenzumtastung

Die Erfindung betrifft einen Signalmodulator mit Frequenzumtastung; sie bezieht sich insbesondere auf Signalsender mit Frequenzumtastung, wie beispielsweise Signalmodulatoren mit Frequenzumtastung, die eine digitale Filtertechnik verwenden und daher für eine Benutzung von mehreren Signalquellen auf Zeitteilerbasis geeignet sind.

Bei der Datenverarbeitung und Datenvermittlung geht von der zentralen Verarbeitungseinheit oder Vermittlungseinheit eine große Anzahl von Datensignalkanälen aus. Der Datenkanal besteht in vielen Fällen aus einer Fernsprechleitung, die nach herkömmlicher Weise geeignet ist, sprachfrequente Signale zu übertragen. Daher werden Sprachfrequenzumgetastete Signale, die die Gleichstrom-Datenbasisbandsignale der Signalquelle von der Verarbeitungseinheit oder der Vermittlungseinheit darstellen, erzeugt und auf geeignete Signalkanäle übertragen. Die Frequenzumtastung der Sprachfrequenzsignalträger gemäß der Steuerung der Gleichstrom-Datensignale wird von einem Datensatzübertrager modulator vorgenommen, der im allgemeinen (induktive und/oder kapazitive) Oszillatorschaltungen verwendet, um die Sprachfrequenzsignale zu erzeugen.

109825/1865

BAD ORIGINAL

Da mehrere ab gehende Kanäle angeschlossen sind, werden die Datensatzübertrager (zusammen mit den Empfängern und der Steuereinrichtung) manchmal zu Gruppen zusammengefaßt, um eine Anordnung zu bilden, die als Mehrfachdatensatz bezeichnet wird. Um die Größe, Kosten und Komplexität eines Mehrfachdatensatzes herabzusetzen, ist es vorteilhaft, eine Einrichtung zu verwenden, die gemeinsam von den Datensatzsendern benutzt werden kann. Eine solche, in der Vergangenheit verwendete gemeinsame Einrichtung, ist eine gemeinsame Stromversorgungseinrichtung, die alle Datensätze mit Energie versorgt.

Es ist also eine Aufgabe der vorliegenden Erfindung noch weiter die Größe, Kosten und Komplexität des Datensatzes zu verringern.

Die wichtigste Schaltung im Sender ist die Oszillatorschaltung. Es ist bekannt, daß unstabile Filterschaltungen eine Schwingungsneigung besitzen und daher eine Oszillatorschaltungsform aufweisen. Es ist ferner bekannt, daß bezüglich der Filtersignale eine digitale Filterung auf Zeitteilerbasis verwendet werden kann, um eine Anzahl von Signalquellen zu bedienen.

Die digitale Filterung ist ein Rechenprozeß, bei dem aufeinanderfolgende Zahlen, die Abtastwerte eines analogen Signales definieren., digital verarbeitet werden, um Analogfilterfunktionen zu simulieren. Ein

109825/1865

BAD ORIGINAL

digitales Filter ist daher eine digitale Schaltung, die einen Rechenprozeß durchführt. Der Filterprozeß berührt das Gewichten (mit Gewichten versehen) von früheren und gegenwärtigen Abtastwerten eines Signals« Ein Weg dieses durchzuführen besteht darin, die Filterausgangszahlen über Multipliziersehaltungen, die die Koeffizienten der Filter ermitteln, zurück zu übertragen. Der Ausgang des Digitalfilters enthält dann eine Zahlenfolge, die Signalabtastwerte eines analogen Signales darstellen, die dem Ausgangssignal eines analogen Filters entsprechen. Es ist einzusehen, daß auf diese Weise durch Verwendung einer Multiplextechnik eine Vielzahl von Signalen auf einer Zeitteilerbasis verarbeitet werden können, wobei die Zahlen die Abtastwerte verschiedener Signale darstellen.

Ein digitales Filter ist daher in der Lage auf Zeitteilerbasis von einer Mehrzahl von Kanälen benutzt zu werden.

Es ist daher ferner eine Aufgabe der vorliegenden Erfindung die sprachfrequenten Signale mit Hilfe der Digitalfiltertechnik zu erzeugen. Insbesondere besteht die Aufgabe der Erfindung darin, frequenzumgetastete Signale zu erzeugen, die die Gleichstrom-Datenbasisbandsignale darstellen, indem ein digitales Filter an Stelle der konventionellen analogen Oszillatorschaltung zu verwenden, wobei dadurch der Vorteil erzielt wird, daß diese Einrichtung von mehreren Kanälen auf einer Zeitteilerbasis ver·. i. iot werden kann.

109825/1865 BAD ORIGINAL

Man hat auch schon erwähnt, daß digitale Filter infolge der Auswahl der Filterkoeffizienten unstabil werden, wobei es zur Tradition gehörte, daß die Instabilität digitaler Filter einen Nachteil und ein technisches Problem darstellte, das es zu überwinden galt. Beim Entwurf solcher Schaltungen wurde es zur Praxis, das Digitalfilter in einen stabileren Operationsbereich zu verschieben, um diese Probleme zu vermeiden. Die Aufgabe der Erfindung ist es daher ferner die vorstehend genannten Nachteile ebenfalls zu vermeiden.

Für einen Signalmodulator mit Frequenzumtastung besteht die Erfindung darin, daß ein digitales Filter, ferner eine Rückkopplungsverbindung, in die eine Schaltung zur Bestimmung des Zentralkoeffizienten des Filters eingeschaltet ist, wobei die Schaltung zwei Anordnungen besitzt, die jeweils einen anderen Zentralkoeffizienten ermitteln und das Filter ferner einen Schalter aufweist, der auf Signale anspricht, die alternativ die eine oder andere der beiden Anordnungen in Betrieb halten und daß schließlich eine Einrichtung zur Herstellung einer Einheitsrückkoppelverstärkung vorgesehen ist, so daß das Filter schwingt und frequenzumgetastete Ausgangssignale abgibt.

Ein weiteres Merkmal der Erfindung besteht darin, daß die Amplitude des Filter ausgangs signals stabilisiert wird. Hierzu wird speziell die Amplitude der Filterausgangszahl geprüft und in Abhängigkeit hiervon

109825/186S

BAD ORIGINAL

wird die rückgekoppelte Zahl modifiziert, d. h. es wird eine Korrektur bezüglich der multiplizierten Rückkoppelzahl durchgeführt. Im einzelnen wird der Wert der Rückkoppelzahl gesenkt, wenn die Amplitude der Ausgangszahl einen vorgegebenen Grenzwert überschreitet und wird erhöht, wenn die Amplitude nicht mehr den Grenzwert für einen vollen Oszillatorsignalzyklus erreicht.

Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen M

des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.

Zu den Vorteilen der Erfindung gehört, daß sie absichtlich das, was zuvor noch ein Problem darstellte, nämlich die Instabilität auf ein digitales Filter anwendet und dieser Instabilität die Steuerung der sich ergebenden Schwingungen überträgt, wobei diese Steuerung selbst für die bestimmte Digitalinformation repräsentativ ist.

Ein weiterer Vorteil ergibt sich aus der Verwendung eines digitalen Filters insofern, als es nun möglich ist, auf Zeitteilerbasis diese Einrichtung für eine Mehrzahl von Kanälen zu verwenden.

Im folgenden wird die Erfindung anhand eines durch Zeichnungen erläuterten Ausführungsbeispiels näher beschrieben. Es zeigen:

109825/1865

Fig. 1 das Blockschaltbild eines Mehrfachdatensatz senders gemäß der Erfindung,

Fig. 2 eine schematische Darstellung von Einzelheiten der Korrekturschaltung für die rückgekoppelte Zahl und

Fig. 3 eine schematische Darstellung einer Anordnung, die als gemeinsame Taktgeberschaltung geeignet ist.

Der Digitalmodulator ist in vorteilhafter Weise in ein System eingefügt, das als ein Mehrfachdatensatzsender beschrieben werden kann und das eine Mehrzahl von Quellen von Basisband-Binärdatensignalen und eine entsprechende Anzahl von abgehenden Fernsprechleitungen miteinander verbindet. Die Gleichstrombasisband-Datensignale von allen Datenquellen sind auf einem Sprachfrequenzträger durch Frequenzmodulation aufmoduliert. Die frequenzumgetasteten Signale, die von diesen Quellen geliefert werden, werden auf eine zugeordnete Fernsprechleitung übertragen. In der Anordnung nach Fig. 1 werden diese Funktionen von einem Abtaster 102, einem digitalen FSK-Modulator 103, einem Verteiler 104 und einem Taktzähler 301 in Fig. 3, der die Synchronisation des Systems aufrechterhält, wahrgenommen.

Der Abtaster 102 ist mit einer Anzahl von Datenquellen verbunden, die in der Figur 1 als Gruppe 101 dargestellt sind. Fig. 1 zeigt somit η Datenquellen, die durch Blöcke dargestellt sind und mit den Zahlen

10 9 8 2 5/1865

1 bis η bezeichnet sind, wobei ein auf diese Weise bezeichneter Block eine Quelle von Gleichstrombasisband-Binärdatensignalen darstellt. Der Ausgang des Abtasters 102 ist mit dem FSK-Modulator 103 verbunden, dessen Ausgang seinerseits zu der Verteilerschaltung 104 geführt ist.

Die Verteilerschaltung 104, auch kurz als Verteiler bezeichnet, besitzt eine Anzahl von Ausgangsleitungen, die mit den Fernsprechleitungen verbunden sind. Die Figur zeigt η Fernsprechleitungen, von denen jede symbolisch die zwei Adern einer Fernsprechleitung darstellen und mit einer Zahl von 1 bis η bezeichnet ist, wobei diese Zahl mit der entsprechend numerierten Datenquelle aus der Gruppe 101 übereinstimmt.

Betrachtet man zunächst den Abtaster 102, so ist festzustellen, daß diese Schaltung ganz allgemein die Funktion der Abtastung der Gleichstrom-Basisbandsignale vornimmt, die von den Datenquellen 101 geliefert werden. Die Steuerung erfolgt durch Abtast- oder Torsteuersignale von dem Taktzähler 801 über die Kanalzählleitungen 306. Der Abtaster 102 erzeugt auf diese Weise an seinem Ausgang aufeinanderfolgende Bitsignalzüge, wobei ein solcher aus einer Folge von Bits besteht, die der aufeinanderfolgenden Abtastung von Datensignalen entspricht, die von den Quellen 1 bis η der Datenquellen 101 geliefert werden. Die Ausgangssignale des Abtasters 102 werden dann zu dem FSK-Modulator 103 übertragen.

1 09825/186 S

Die Funktion des SFK-Modulators 103 besteht darin, jedes Bit zu verwenden, das von einer bestimmten Datenquelle abgeleitet wurde, um eine Zahl zu errechnen (die der Datenquelle zugeordnet ist), indem eine. digitale Filtertechnik verwendet wird, wodurch Aus gangs ζ ahle η abgeleitet werden, die die Polarität und Amplitude eines frequenzumgetasteten Signales definieren. Jedes von dem Abtaster 102 ankommende Bit dient zur Modifizierung der Errechnung der Zahl in dem FSK-Modulator 103, in dem die Frequenz des Ausgangssignales über die Trägermittenfrequenz des Bandes verschoben wird (in numerischem Sinne), wenn das ankommende Bit ein Zeichensignal anzeigt und unterhalb der Trägermittenfrequenz des Bandes, wenn das ankommende Bit ein Pausensignal darstellt.

Der Verteiler 104 empfängt die Ausgangszahlen des FSK-Modulators 103 und führt drei Funktionen durch, die von den Kanalzählleitungen 306 des Taktzählers 301 gesteuert werden. Diese Funktionen sind;

(1) Abtastung und Verteilung der von dem FSK-Modulator 103 erzeugten aufeinander folgenden Zahlen auf die individuellen Kanäle;

(2) Umwandlung der Digitalzahl in ein entsprechendes Analogsignal,

(3) Filterung des Analogsignales zur Unterdrückung unerwünschter Frequenz komponenten und Übertragung der gefilterten Signale auf eine entsprechende Fernsprechleitung der Gruppe 105.

109825/1865

Der Taktzähler erzeugt, wie zuvor erläutert wurde, eine Kanalzählung für die sequentielle Abtastung der Kanäle und die Verteilung der Signale. Darüberhinaus ermöglicht der Taktzähler die Bitzählungen für eine Mehrbit-Zahl (die im vorliegenden Falle eine Zehn-Bit-Zahl ist). Der Taktzähler 301 besteht im allgemeinen aus einem Takterzeuger, beispielsweise einem Oszillator 302 in Fig. 3, einem Bitring (Zähler) 303 und einem Kanalring(Zähler) 304. Das Ausgangssignal des Oszillators 302 dient zur Fortschaltung des Bitringes 303. Der Bitring 303 besteht in vorteilhafter Weise aus einem ζ ehnstelligen Ringzähler mit einem Ausgang in jeder Stufe, der mit einer der Bitzählleitungen 305 verbunden ist, die mit BO bis B 9 bezeichnet sind. Deshalb werden, beginnend bei der Leitung BO der Bitzählleitungen 305, diese Leitungen sequentiell mit Impulsen beaufschlagt, um die Zeitabschnitte zu definieren, die den serialen Bits in jeder Mehrbitzahl zugeordnet sind.

Das Aus gangs signal des Bitringes 303 (das dieser Ring abgibt, wenn die letzte Leitung B9 der Bitzählleitungen 305 mit einem Impuls beaufschlagt wird) wird zu dem Kanalring 304 übertragen. Der Bitring 304 besteht ebenfalls in vorteilhafter Weise aus einem mehrstufigen Bitzähler, dessen Stufenzahl der Zahl von Datenquellen und der entsprechenden Zahl von Fernsprechleitungen oder Kanälen entspricht. Jede Stufe des Kanalringes 304 erzeugt ein Aus gangs signal auf einer von η Leitungen, die als Kanalzählleitungen 306 dargestellt sind. Deshalb

109825/1865

werden die η Leitungen der Kanalzählleitungen 306 sequentiell mit Impulsen beaufschlagt, wobei jeder folgende Impuls nach einem vollständigen Umlauf des Bit-Ringes 303 erscheint, d.h. nachdem alle Leitungen der Bitzählleitungen 305 nacheinander mit Impulsen beaufschlagt wurden.

Wie zuvor bereits erläutert wurde, dienen die sequentiellen Impulse auf den Kanalzählleitungen 306 für die Abtastung der Gleichstrom-Basisbandbinärsignale, die von den Datenquellen 101 geliefert werden. Die sequentiellen Impulse und daher die Geschwindigkeit, mit der der Kanalring 304 betrieben wird, bestimmen die Abtastung oder Abtastfrequenz. Wie ferner noch ausführlich erläutert werden wird, ist die Abtastfrequenz auf die Frequenz der FSK-Signale bezogen, die zu den Fernsprechleitungen übertragen werden. Beim vorliegenden Ausführungsbeispiel beträgt die spezielle Zeichenfrequenz 2225 Hz und die Pausenfrequenz 2025 Hz. Ein guter praktischer Wert für die Abtastfrequenz ist etwa das Vierfache der höchsten zu übertragenden Frequenz, die ausgewählt wurde. In jedem Falle dient die Frequenz des Oszillators 302 zum Betrieb des Bir-Ringes 303 mit einer Geschwindigkeit, die ihrerseits den Kanalring 304 mit einer Geschwindigkeit betreibt, die die vorgegebene Abtastfrequenz definiert.

Bezüglich des Abtasters 102 sei noch einmal daran erinnert, daß der

109825/1865

Abtaster zur sequentiellen Abtastung der Gleichstrom-Basisbandsignale der Datenquellen 101 dient. Wie Fig. 1 zeigt, ist jede Datenquelle mit einer eigenen Torschaltung im Abtaster 102 verbunden. Insbesondere ist die Datenquelle 1 mit einem Eingang des Tores 106 (1) verbunden und alle anderen Datenquellen führen zu einem entsprechenden Eingang der Tore 106(2) bis 106(n).

Die übrigen Eingänge der Tore 106(1) bis 106(n) sind mit entsprechenden Leitungen der Kanalzählleitungen 306 verbunden, die, wie früher erläutert wurde, sequentiell mit Impulsen beaufschlagt werden. Auf diese Weise werden die gleichen Strombasisbandsignale der Datenquellen 1 bis η sequentiell abgetastet und über die Tore 106(1) bis 106(n) zu dem ODER-Tor 107 übertragen. Der Ausgang des ODER-Tores 107 empfängt daher die sequentiellen Bitsignalzüge, wobei jeder Bitsignalzug aus einer Folge von Bits besteht und jedes Bit in dem Zuge in einen Zeitabschnitt fällt, der einer Datenquelle zugeordnet ist. Auf diese Weise sind die Gleichstrom-Basisbandsignale der entsprechenden Signalquelle definiert. Diese Bitsignalzüge werden dann zu dem FSK-Modulator 103 übertragen.

Der FSK-Modulator 103 kann im allgemeinen als Digitalfilter zweiter Ordnung bezeichnet werden, das als umschaltbarer Oszillator dient, wobei die Umschaltung von dem Bitausgangssignalzug des Abtasters

109825/1865

vorgenommen wird. Das Signal innerhalb des Filters ist eine k-Bit binär seriale Bitzahl, die alle T Sekunden wiedererscheint (im vorliegenden Ausführungsbeispiel wird eine Zehn-Bitzahl in der Zweier-Komplementdarstellung verwendet). Im allgemeinen besteht dieses Filter aus einer Addierschaltung 117, einer serialen Subtrahierschaltung 118, Verzögerungsschaltungen 119 und 120 mit einer Verzögerungszeit von einer Einheit und den Rückkoppel-Multiplizierschaltungen 115 und 116. Es sei in diesem Zusammenhang bemerkt, daß die Rückkoppel-Multiplizierschaltungen 115 und 116 in verschiedenen Rückkoppelverbindungen mit Hilfe der Tore 110 und 111 eingeschaltet sind. Wie später noch ausführlich erläutert werden wird, werden die Tore 110 und 111 von den Ausgangsbitsignalzügen des Abtasters 102 gesteuert, um alternativ die eine oder die andere der Multiplizierschaltungen 115 und 116 in die Filterrückkopplungsverbindung einzuschalten. Weiterhin ist zu verstehen, daß, wenn nichts anderes angegeben wird, die verschiedenen Schaltungen in dem Filter Digitalschaltungen darstellen, deren Eingänge von einer Taktimpulsquelle, die nicht dargestellt ist, über die Bitzählleitungen 3 05 getaktet werden. Insbesondere sind die Bitzählleitungen in vorteilhafter Weise über eine ODER-Schaltung zusammengefaßt, um eine Taktimpuls quelle abzugeben, die eine Taktimpulsfolge besitzt, die von den Impulsen aller Bitzählleitungen bestimmt wird. Die Bitzähltaktimpulsfolge "R" ist daher durch folgende Gleichung bestimmt;

109825/1865

wobei — die Abtastfrequenz, η die Zahl der Kanäle und k die Anzahl der Bits je Serialzahl darstellen.

Der umschaltbare Filteroszillator besitzt ferner einen Korrektur generator 121, Wie später noch ausführlich erläutert werden wird, obliegt dem Korrektur generator 121 die Funktion der Amplitudenstabilisierung des Aus gangs signals des Modulators. Darüberhinaus dient der Korrekturgenerator 1.21 zur Einfügung einer Anfangszahl in das Filter, von der aus der Berechnungsprozeß beginnt.

be-Die Verzögerungsschaltungen 119 und 120/stehen in vorteilhafter Weise aus einem mehrstufigen Schieberegister, das mit der oben erwähnten Taktgeschwindigkeit gesteuert wird und eine genügende Anzahl von Stufen besitzt, um die Zehn-Bit-Wörter aller Kanäle (dieses sind 1On Stufen) zu speichern. Die Multiplizierschaltungen 115 und 166, auch Multiplizierer genannt, besitzen in vorteilhafter Weise einen Aufbau, wie er in den IEEE Transactions on Audio and Electroacoustics, Band AU-16, Nr. 3, "An Approach to the Implementation of Digital Filters" von L.B. Jackson, J. F. Kaiser und H. S. McDonald, Seite 413, beschrieben wurde. Es ist in diesem Zusammenhang zu bemerken, daß die Multiplizierer die Zweier-Komplement-Umwandlung durchführen.

Die Übertragungsfunktion H(z) des Filters wird durch folgende Gleichung bestimmt:

1 09825/186 S

Η(ζ) « i — (2)

1-2ζ cos Cu. T+z

wobei ω. die gewünschte Zeichen- oder Pausenfrequenz des abgehenden frequenzumgetasteten Signals und ζ der Verzögerungsoperator ist, und sich auf die Laplace- und Fourier-Transformation über die Gleichung

ζ « e^sT « e^^T (3)

beziehen kann, wobei j to den Imaginärteil der komplexen Frequenz s und u) die Kreisfrequenz 2 JT darstellt.

Die Übertragungsfunktion H(z) besitzt zwei Pole auf dem Einheitskreis

+ji).T ...

ζ ■ e -^J ι (4)

In der s-Ebene befinden sich die Pole auf der Imaginärachse bei

s - j ( + d>. +Κ/Τ) (5)

mit k ■ 0, +1, +2,... . Dieses ist die Grenzlinie für die Stbilität, so daß wenn es einmal gestartet wurde, das Filter damit fortfährt, bei einer Frequenz von ω. ohne Anstieg oder Dämpfung zu schwingen. Dieses wird dadurch erreicht, daß das Ausgangssignal der Verzögerungsschaltung 120 zu einem Eingang der Subtrahier schaltung 118, auch kurz Subtrahierer genannt, über einen direkten Verbindungsweg

109825/1865

rückgekoppelt wird, wie Fig. 1 zeigt, so daß die Verstärkung gleich eins ist.

Die Schwingfrequenz wird durch den Zentralkoeffizienten (oder Multiplikationsfaktor) bestimmt, der folgendermaßen ausgedrückt werden kann:

2 cos ω . T (6)

Jedem Multiplizierer 115 und 116 ist ein Multiplikationsfaktor oder eine Konstante zugeteilt, die mit der gewünschten Zeichen- und Pausenfrequenz vereinbar ist. Die Frequenzumtastung wird bewirkt durch die Änderung des Zentralkoeffizienten, der von dem ankommenden Impuls zug gesteuert wird. Insbesondere wird ein ankommendes "l"-Bit das Tor 110 öffnen und dadurch den Multiplizierer 115 in die Rückkopplungs verbindung des Filters einfügen. Umgekehrt öffnet ein ankommendes "Oⁿ-Bit des Impulszuges das Tor 111 wegen des vorgeschalteten Inver- -

ters 112. Auf diese Weise wird der Multiplizierer 116 in die Rückkopplungsverbindung des Filters eingeschaltet. Demgemäß erzeugt der umschaltbare Filteroszillator an seinem Ausgang, das ist der Ausgang des serialen Subtrahierers 118, Abtastwerte eines frequenzumgetasteten Signals (im numerischen Sinne) dessen Frequenz davon bestimmt ist, welcher Multiplizierer 115 oder 116 in die Rückkopplungsverbindung des Filters eingeschaltet ist.

109825/1865

/ι

Die Ausgangssignale des FSK-Modulators 103 (ESK steht für Frequenzy-Shift Keying, d.h. Frequenzumtastung) werden zu dem Verteiler 104 übertragen. Insbesondere werden die Mehrbitzahlen auf Zeitmultiplexbasis zu den Toren 124(1) bis I24(n) übertragen. Die übrigen Eingänge dieser Tore sind mit den Kanalzählleitungen 306 verbunden. Die Tore 124(1) bis 124(n) werden daher nacheinander geöffnet, wobei jedes Tor für die Dauer des Zeitintervalls geöffnet wird, das seinem zugeordneten Kanal zukommt, um auf diese Weise die Mehrbitzahl zu übertragen, die dem Kanal des betreffenden Tores zugeordnet ist. Diese Zahlen werden dann zu den Digital-Analogwandlern 125(1) bis 125(n) übertragen.

Die Digital-Analogwandler 125(1) bis 125(n) bestehen aus Digitalschaltungen, die von dem Bittakt gesteuert werden, um die ankommende Digitalzahl in ein entsprechendes Analogsignal umzuwandeln, d. h. das Analogsignal, das von dem Digital-Analogwandler erzeugt wurde, besitzt eine Amplitude, die der ankommenden Digitalzahl entspricht. Das Analogsignal wird dann zu einem Tiefpassfilter, beispielsweise dem Tiefpassfilter 126(1), übertragen. Dieses entfernt alle höheren Frequenzanteile, die normalerweise von einem Digitalfilter erzeugt werden. Die frequenzumgetasteten Aus gangs signale der Tiefpassfilter werden dann zu einer entsprechend numerierten Fernsprechleitung übertragen.

109825/ 1865
BAD ORIGINAL

Wie früher schon angedeutet wurde, gestattet der Korrekturgenerator 121 eine Amplitudenstabilisierung und er erzeugt auch die Anfangszahl zu Beginn der Operation. Die Amplitudenstabilisierung wird in Übereinstimmung mit dem vorliegenden Ausführungsbeispiel dadurch erreicht, daß die Amplitude der Ausgangszahl gemessen und Korrekturwerte zu der Eingangszahl addiert werden. Insbesondere wird die Ausgangszahl vom Ausgang des Schieberegisters 119 abgeleitet. Da das Schieberegister 119 eine Verzögerung um eine Einheit vornimmt, bestimmt diese Ausgangszahl den Abtastwert unmittelbar vor der gegenwärtigen Abtastung.

Die Eingangskorrektur stellt, wie später noch ausführlich erläutert werden wird, eine Addition dar, die mit Hilfe der Leitung 123 zu dem Addierer 117 bezüglich des letzten kennzeichnenden Bits in der Mehrbitzahl vorgenommen wird. Im allgemeinen versucht der Korrekturgenerator 121 den maximalen Ausschlag der positiven und negativen Zahlen des FSK-Signals bei der Hälfte der Maximalamplitude aufrechtzuerhalten, die mit einer Zehn-Bitzahl zu erreichen ist. Demgemäß wird die Amplitude der Eingangszahl gesenkt, wenn die Zahl die halbe Amplitude überschreitet und erhöht, wenn mehrere aufeinanderfolgende Zahlen die halbe Amplitude nicht überschreiten. Die Amplitude wird dadurch erhöht, daß ein Korrekturimpuls zu dem letzten kennzeichnenden Bit hinzu addiert wird, wenn die Mehrbitzahl positiv ist und sie

109825/ 1865

BAD ORIGINAL

hl

wird durch Addition gesenkt, wenn die Mehrbitzahl negativ ist. Es ist in diesem Zusammenhang zu bemerken, daß diese Korrekturirnpulse in ähnlicher Weise dazu benutzt werden, um die Anfangszahl zu bilden.

Es sei ferner in Erinnerung gerufen, daß das Digitalfilter eine seriale Arithmetik verwendet, bei der die negative Zahl das Zweierkomplement der positiven Zahl darstellt. Demzufolge sind beim Nulldurchgang die beiden am meisten kennzeichnenden Bits der positiven Zahl "00" und sie ändern sich auf ¹¹Ol", wenn der Wert der halben Amplitude überschritten wird. Bei einer negativen Zahl sind bei einem Nulldurchgang die beiden am meisten kennzeichnenden Bits "11" und sie ändern sich auf "10", wenn der Wert der halben Amplitude überschritten wird. Es sei ferner daran erinnert, daß etwa vier Abtastwerte je Zyklus für jeden Aus gangs signalzyklus erhalten werden, wobei die Schaltung des Korrekturgenerators 121 für Folgendes ausgelegt ist;

(1) Sie muß erkennen, wenn die kennzeichnenden Bits "Öl" sind (die positive Zahl überschreitet den Halbarnplitudenwert) und die Eingangszahl korrigieren, indem ein Korrekturimpuls zwei Abtastintervalle nach der festgestellten Zahl addiert wird, (so daß die gerade vorliegende Zahl nun negativ ist) und

(2) muß sie erkennen, wenn die kennzeichnenden Bits für vier aufeinanderfolgende Abtastungen nicht "01" sind (die positive

109825/1865

Zahl übersteigt den Halbamplitudenwert nicht) und eine Korrektur vornehmen, indem ein Korrekturimpuls zwei Abtastintervalle nach dem Intervall, bei dem das kennzeichnende Bit eine "l" ist, addiert wird (d.h. zwei Abtastintervalle nach dem die Zahl negativ ist und sie deshalb nun wieder positiv ist).

Die Erkennung der kennzeichnenden Bits wird, wie Fig. 2 zeigt, mit Hilfe der Tore 201 bis 204, der Inverter 205 und 206 der Flipflops 208 und 209 und des UND-Tores 210 vorgenommen. Die Aus gangs signale des Schieberegisters 119 werden über die Leitung 122 zu den Toren 202 und 203 und über die Inverter 205 und 206 jeweils zu den Toren 201 und 204 übertragen. Die anderen Eingänge der Tore 203 und 204 sind gemeinsam mit der Leitung B8 der Bit-Zähl-Leitungen 305 verbunden, während die übrigen Eingänge der Tore 201 und 202 gemeinsam mit der Leitung B 9 der Bit-Zähl-Leitungen 305 verbunden sind. Es ist hieraus zu sehen, daß die Eingangs signale für die Tore 203 und 204 durch diese Tore übertragen werden, wenn die Leitung B8 ein Signal führt (das ist während der Zuteilung eines Intervalls für das zweithöchste kennzeichnende Bit). Es ist ferner zu sehen, daß die Eingangssignale für die Tore 201 und 202 durch diese Tore übertragen werden, während der Dauer des Zeitabschnittes, der dem kennzeichnendsten Bit zugeteilt ist.

109825/ 1865

Für den Fall, daß das zweithöchste kennzeichnende Bit, das vom Ausgang des Schieberegisters 119 her übertragen wird, eine "l" ist, dann wird dieses Bit zu dem Eingang des Tores 203 gleichzeitig mit dem Öffnungsinipuls auf der Leitung B8 übertragen. Demgemäß wird das Bit durch das Tor 203 übertragen, um den Flipflop 209 einzustellen. Umgekehrt wird, wenn das zweithöchste kennzeichnende Bit eine "O" ist, dieses Bit im Inverter 2OG invertiert und zu dem Tor 204 übertragen, um den Flipflop 209 wieder zurückzustellen. Demzufolge wird der Flii¹" flop 209 eingestellt, wenn das zweithöchste kennzeichnende Bit eine ¹¹I" ist und er wird wieder zurückgestellt, wenn dieses Bit eine "θ" ist.

In ähnlicher Weise wird, wenn das kennzeichnendste Bit eine "l" ist, daa Tor 202 durchgeschaltet, so daß dieses Bit den Flipflop 208 zurückstellt. Im Gegensatz hierzu wird, wenn das kennzeichnendste Bit eine ¹¹O" ist, dieses im Inverter 205 invertiert, so daß es das Tor 201 durchschaltet und zur Einstellung des Flipflop zu diesem gelangt. Auf diese Weise wird der Flipflop 208 eingestellt, wenn das kennzeichnendste Bit eine "ü" ist und er wird gelöscht, wenn das kennzeichnendste Bit eine "1" ist.

Der Ausgangsanschluß "1" der Flipflops 208 und 209 ist mit dem UND-Tor 210 verbunden. Das Ausgangsbit des UND-Tores 210 ist deshalb

109825/ 1865

"1", wenn beide Flipflops 208 und 209 eingestellt sind. Daher ist, während des Zeitabschnittes, der dem kennzeichnendsten Bit des Mehrbitwortes zugeteilt ist, das Ausgangsbit des UND-Tores 210 "l", wenn die zweithöchsten kennzeichnenden Bits '¹Ol" sind. Es ist festzustellen, daß der Flipflop 208 eingestellt ist, wenn das kennzeichnendste Bit "θ" ist. Da dieses Bit das Vorzeichenbit ist (und daher die Polarität der Mehrbitzahl angibt), wird deshalb der Flipflop 208 nur eingestellt, wenn die Mehrbitzahl positiv ist. Dieses Ausgangssignal des Flipflop ™

208 wird auch über den Inverter 226 zu dem UND-Tor 227 übertragen. Die Funktion dieses zuletzt genannten Kreises wird später noch erläutert werden.

Das Ausgangssignal des UND-Tores 210 wird zu dem Schieberegister 212 und dem Inverter 214 übertragen. Das Schieberegister 212 besteht vorteilhafterweise aus η Stufen, eine für jeden Kanal, wobei die ankommenden Torsteuer- und Schiebeimpulse von der Leitung B9 der M Bit-Zahl-Leitungen 305 bereitgestellt werden. Demgemäß wird während das Bit-Zähl-Intervall, das dem kennzeichnendsten Bit zugeteilt ist, das Aus gangs signal des UND-Tores 210 in das Schieberegister 212 übertragen und der Inhalt des Schieberegisters 212 gleichzeitig verschoben. Nach einer Verzögerung vom Betrag einer Abtastperiode und während des Intervalle s, das dem Kanal zugeteilt ist, der dem Ausgang des oben beschriebenen UND-Tores 210 zugeordnet ist, erscheint das

109825/18 6 5

ΪΙ

in das Schieberegister 212 eingegebene Bit am Ausgang dieses Registers. Dieses Ausgangssignal wird über das ODER-Tor 229 zu dem UND-Tor 230 übertragen.

Da, wie bereits erwähnt wurde, eine Verzögerung von einer Abtastperiode von dem Sctiieberegister 119 in Fig. 1 erzeugt wird und eine entsprechende Verzögerung von dem Schieberegister 212 erzeugt wird, wird das Ausgangssignal des Schieberegisters 212 von der Mehrbitzahl abgeleitet, die zwei Abtastperioden früher erzeugt wurde. Wenn die beiden kennzeichnendsten Bit "01" wären, würde nun ein "l"~Bit ?.a dem Tor 230 übertragen. Der andere Eingang des Tores 230 führt zu der Leitung BO der Bit-Zähl-Leitungen 305. Demgemäß wird das ¹¹I"-Bit über das Tor 230 zu der Ausgangsleitung 123 während eines Intervalles übertragen, das dem letzten kennzeichnenden Bit zugeteilt ist. Wie früher schon erläutert, dient dieses Bit als derjenige Korrekturimpuls, der zu dem Addierer 117 übertragen wird. Daher wird gemäß einer vorher erläuterten ersten Funktion des Korrektur generators ein Korrekturimpuls zwei Abtastintervalle später erzeugt, wenn die beiden kennzeichnendsten Bits "01" sind.

Das Aus gangs signal des UND-Tores 210 wird ebenfalls über den Inverter 214 zu dem Addierer 215 und den UND-Toren 217 und 220 übertragen.

109825/1865

te

Es sei daran erinnert, daß das Ausgangssignal des UND-Tores 210 ein "l^M-Bit ist, wenn die beiden kennzeichnendsten Bits "Öl" während der vorausgegangenen Abtastperiode waren. Es ist hieraus zu sehen, daß das Ausgangssignal des Inverters 214 ein "!"-Bit ist, wenn die beiden kennzeichnendsten Bits nicht ¹¹Ol" sind. In diesem Falle wird ein ⁿl"-Bit zu einem Eingang des Addierers 215 übertragen, wodurch auf der Aus gangs Summenleitung ein "1"-Bit erzeugt wird, wenn der andere Eingang des Addierers 215 mit Null angenommen wird. Dieses ¹¹I"-Bit wird zu dem Schieberegister 216 übertragen.

Das Schieberegister 216 besitzt im wesentlichen den gleichen Aufbau, wie das Schieberegister 212, wobei die Eingangstorsteuerung und Verschiebung über die Leitung B9 der Bil-Zähl-Leitungen 305 erfolgt. Daher liefert das Schieberegister 216 ein ^!I1"-Bit-Ausgangssignal während des Abtastintervalls, das dem Intervall folgt, indem ein "l"-Bit an seinem Eingang eingegeben wurde. Wenn die beiden kennzeichnendsten Bits des Mehrbitwortes in diesem folgenden Abtastintervall ebenfalls nicht "01" sind, dann werden "l"-Bits sowohl von dem Schieberegister 216, als auch dem Inverter 214 übertragen. Dementsprechend werden "l"-Bits zu beiden Eingängen des Addierers 215 übertragen, wodurch ein "!"-Bit-Übertrag zu dem Addierer 218 und ein ¹¹O"-Bit-Summensignal zujdem Schieberegister 216 übertragen, wird. Der Addierer 218

109825/1865
BAD ORIGINAL

überträgt daraufhin ein ⁿl"-Bit-Summensignal zu dem Schieberegister 219.

Das Schieberegister 219 besitzt im wesentlichen den gleichen Aufbau, wie das Schieberegister 216 und es besitzt ebenfalls eine Eingangstor- und Verschiebeschaltung, die von der Leitung B9 der Bit-Zähl-Leitungen 305 gesteuert werden. Deshalb wird bei einem an den Eingang des Schieberegisters 216 anliegenden "!"-Bit, ein "!"-Bit während des nächsten Abtastintervalls des interessierenden Kanals zu dem Ausgang geschoben. Das Schieberegister 219 überträgt ein ⁿl"-Bit zu dem UND-Tor 220. Da ein "0^M-Bit zu dem Eingang des Schieberegisters 216 übertragen wurde, überträgt das Schieberegister 216 nun ein "O"-Bit zu dem UND-Tor 217. Wenn die beiden kennzeichnendsten Bits des nächst» folgenden Wortes wieder nicht "01" sind, dann überträgt nun der Inverter 214 ein "!"-Bit zu dem UND-Tor 220 und dieses Tor überträgt daher ein "l"-Bit zu einem Eingang des Addierers 218. Zu dieser Zeit aber überträgt das UND-Tor 217 ein "O"-Bit zu der Addier schaltung 215, und zwar gleichzeitig mit dem Inverter 214, der ein "l"-Bit zu diesem Addierer überträgt. Demgemäß liefern während des Intervalles des kennzeichnendsten Bits des dritten Wortes (die kennzeichnendsten Bits aller Wörter sind nicht "01") die Ausgänge des Addierers 215 ein "l"-Bit-Summensignal und ein "O"-Bit-Übertrag und die Ausgänge des

109825/ 1865

BAD ORIGINAL

Addierers 218 liefern ebenfalls ein "l"-Bit-Summensignal und ein "O"-Bit-Übertrag.

Es wird im folgenden angenommen, daß für das vierte Abtastintervall die beiden kennzeichnendsten Bits des Mehrbitwortes wieder "0l" sind. Der Inverter 214 liefert daher "1"-Bits zu den Toren 217 und 220 und darüberhinaus auch zu dem Addierer 215. Zu dieser Zeit sind die Ausgangsbits der Schieberegister 216 und 219 eine "l" und die Tore 217 und 220 übertragen daher "l"-Bits zu den Addierern 215 und 218. Der Addierer 215 überträgt daher ein "1"-Bit-Übertrag zu dem Addierer 218. Demzufolge überträgt der Addierer 218 ein "!"-Bit-Übertrag über das ODER-Tor 222 zu dem Schieberegister 223.

Insgesamt ist zu sehen, daß ein ^Ml"-Bit-Übertrag von dem Addierer erzeugt wird, wenn die beiden kennzeichnendsten Bits der Zahlen von vier aufeinanderfolgenden Abtastungen eines Kanals eine "01" sind. Es ist zu bemerken, daß in dem Fall, in dem irgendeine der aufeinanderfolgenden Zahlen zwei kennzeichnendste Bits liefert, die ¹¹Ol" sind, dann der Ausgang des Inverters 214 ein "O"-Bit erzeugt. Dieses "O"-Bit sperrt die UND-Tore 217 und 220 und überträgt ein "O"-Bit zu dem Addierer 215. Die Summen- und Übertragsausgangssignale des Addiereres 215 werden in diesem Falle "θ", ebenso wie es bei dem Addierer 218 der Fall ist. Hierdurch wird die Schaltung bezüglich des dem Kanal

109825/1865
BAD ORIGINAL

zugeordneten Zeitabschnittes gelöscht, wobei das nächste ¹¹I"-Bit vom Inverter 214 den Zyklus von der Anfangsbedingung aus wieder startet.

Das Schieberegister 223 ist ein mehrstufiges Schieberegister, das im wesentlichen den gleichen Aufbau besitzt, wie die Schieberegister 216 und 219 und auch ebenfalls eine Torsteuerung und Verschiebung aufweist, die von der Leitung B9 der Bit-Zähl-Leitungen 305 gesteuert werden. Daher wird das zu dem Register übertragene "l"-Bit in ihm gespeichert und verschoben, um an seinem Ausgang während des Zeitabschnittes zu erscheinen, der dem Kanal für das nächste Abtastintervall zugeteilt ist. Wenn während dieses Abtastintervalls für den Kanal kein Korrekturimpuls geliefert wird, dann liefert das ODER-Tor 229 eine "θ" an seinem Ausgang (es sei daran erinnert, daß das Schieberegister 212 ein "1"-Bit für einen Korrekturimpuls liefert und daß, wie noch erläutert werden wird, das Schieberegister 228 ein "l"-Bit für einen Korrekturimpuls an seinem Ausgang liefert). So überträgt, unter der Voraussetzung, daß kein Korrekturimpuls übertragen wird, das ODER-Tor 22 9 ein "O"-Bit zu dem Inverter 225, der seinerseits ein "l^u-Bit zu dem UND-Tor 224 überträgt. Auf diese Weise wird das Ausgangsbit im Schieberegister 223 mit Hilfe des UND-Tores 224 und ODER-Tores 222 solang in Umlauf gehalten, als von dem Korrekturgenerator 121 kein Korrekturimpuls erzeugt wird.

109825/1865

BAD ORIGINAL*

Das "1"-BIt Äuggangsöignal des Schieberegisters 223 wird auch zu dem UND-Tor 227 übertragen. Das andere Eingangssignal für dieses UND-Tor 227 liefert der Inverter 226. Wie bereits früher schon erläutert wurde, liefert der Ausgang des Inverters 226 ein NiedrigpegelsignaL. wenn der Flipflop 218 eingestellt ist und ein Hochpegelsignal, wenn der Flipflop 208 rückgestellt ist.

Da der Flipflöp 208 zurückgestellt ist, wenn die Zahl des vorhergehenden Abtastwertes negativ ist, ist daher das UND-Tor 227 geöffnet, wenn das Wort der vorausgegangenen Abtastperiode negativ ist. In dieser Situation überträgt es das ⁿl"-Bit -Aus gangs signal des Schieberegisters 223 zu dem Eingang des Schieberegisters 228.

Das Schieberegister 228 wiederum besitzt im wesentlichen den gleichen Aufbau, wie die übrigen Schieberegister und es besitzt ebenfalls eine Tor- und Verschiebungssteuerung, die von der Leitung B9 der Bit-Zahl-Leitungen 305 gesteuert wird. Daher überträgt während des darauffolgenden Abtastintervalls, das dem Kanal zugeteilt wurde (nachdem das ^I!l"-Bit zu dem Eingang des Schieberegisters 228 übertragen wurde) das Register ein ¹¹I¹¹-Bit über das ODER-Tor 229 zu dem UND-Tor 230. Wenn der Torsteuerimpuls von der Leitung BO der Bit-Zähl-Leitungen 305 zu dem UND-Tor 230 übertragen wird, wird auf diese Weise ein Korrekturimpuls erzeugt und über die Leitung 123 zu der Addierschal-

109825/1865

BAD ORIGINAL: ; - <-.:■:

Xt

tung 117 übertragen. Das "lⁿ-Bit-Ausgangssignal des Schieberegisters 228 wird ferner über das ODER-Tor 229 zu dem Inverter 225 übertragen, der das UND-Tor 224 sperrt, um den Umlauf des ^IT1"-Bits im Schieberegister 223 zu unterbinden. Daher bestimmen die oben beschriebenen Schaltungen, ob während vier aufeinanderfolgender Abtastungen die beiden kennzeichnendsten Bits des Wortes nicht ¹¹Ol" sind. In diesem Falle erzeugen sie einen Korrekturimpuls zwei Abtastintervalle, nachdem ein negatives Wort festgestellt wurde.

109825/1865

Claims

Patentansprüche

. IJ Signalmodulator mit Frequenzumtastung, dadurch gekennzeichnet, daß ein digitales Filter, ferner eine Rückkopplungsverbindung, in die eine Schaltung (115, 116; Fig. 1) zur Bestimmung des Zentralkoeffizienten des Filters eingeschaltet ist, wobei die Schaltung zwei Anordnungen besitzt, die jeweils einen anderen Zentralkoeffizienten ermitteln und das Filter ferner einen Schalter (110, 111) aufweist, der auf Signale anspricht, die alternativ die eine oder andere der beiden Anordnungen in Betrieb halten und daß schließlich eine Einrichtung (120, 12O¹) zur Herstellung einer Einheitsrückkoppelverstärkung vorgesehen ist, so daß das Filter schwingt und frequenzumgetastete Ausgangssignale abgibt.
2. Signalmodulator nach Anspruch 1, dadurch gekennzeichnet, daß eine Modifiziereinrichtung vorgesehen ist, die auf die Amplitude der Filterausgangszahlen anspricht, um die Rückkoppelzahl zu modifizieren und so die Filter aus gangs amplitude zu stabilisieren.
3. Signalmodulator nach Anspruch 1, dadurch gekennzeichnet, daß eine Modifizier Schaltung vorgesehen ist, die auf die Amplitude der Filteraus gangs zahlen zur Modifizierung der rückgekoppelten Zahlen anspricht, wobei die Modifizierschaltung den Wert einer rückgekoppelten Zahl senkt,

109825/1865

wenn die Amplitude der Ausgangszahl einen vorgegebenen Grenzwert überschreitet, indem eine Korrektur zahl zu der rückgekoppelten Zahl übertragen wird, die einen halben Signalzyklus nach der Ausgangszahl liegt und die den vorgegebenen Grenzwert überschreitet und wobei die genannte Modifizier einrichtung den Wert der rückgekoppelten Zahl anhebt, wenn die Amplituden der Filterausgangszahlen einen vorgegebenen Grenzwert nicht überschreiten, indem der Wert der rückgekoppelten Zahl gesenkt wird, wenn die Amplituden eines ganzen Signalzyklus von Aus gangs zahlen den vorgegebenen Grenzwert nicht überschreiten.
4. Signalmodulator nach Anspruch 1, dadurch gekennzeichnet, daß eine Anzahl von Datenquellen vorgesehen sind, wobei ein Abtaster sequentiell die Au s gangs signale jeder Datenquelle als Eingangssignale zu dem Digitalfilter überträgt, das den genannten Schalter steuert, um so den Zentralkoeffizienten für das Digitalfilter zu bestimmen.
5. Oszillierendes Digitalfilter für die Verarbeitung von Mehrbit-Zahlen, dadurch gekennzeichnet, daß das Filter eine erste Rückkopplungsverbindung für die Multiplikation der Filter ausgangszahl mit einer Konstanten und weitere Rückkoppelschaltungen besitzt, die den Betrieb des Filters an die Grenzlinie der Stabilität verlegen und daß ferner eine Modifiziereinrichtung vorgesehen ist, die auf die Amplitude der Filterausgangs-

109825/ 1 865

zahlen anspricht, um die rückgekoppelten Zahlen zu verändern, wobei die genannte Modifiziereinrichtung den Wert einer Rückkoppelzahl senkt, wenn die Amplitude der Ausgangszahl einen vorgegebenen Grenzwert überschreitet, indem eine Korrekturzahl zu der Rückkoppelzahl addiert wird, die einen halben Signalzyklus nach der Ausgangszahl liegt und die den vorgegebenen Grenzwert überschreitet und daß schließlich die genannte Modifiziereinrichtung den Wert der Rückkoppelzahl erhöht, wenn die Amplituden der Filteraus gangs zahlen einen vorgegebenen Grenzwert nicht überschreiten, indem der Wert der rückgekoppelten Zahl erhöht wird, wenn die Amplituden eines ganzen Signalzyklus von Ausgangszahlen den vorgegebenen Grenzwert nicht überschreiten.

109825/1865