DE2040108B2 - Verfahren und schaltung zur demodulation phasengetasteter signale - Google Patents

Verfahren und schaltung zur demodulation phasengetasteter signale

Info

Publication number
DE2040108B2
DE2040108B2 DE19702040108 DE2040108A DE2040108B2 DE 2040108 B2 DE2040108 B2 DE 2040108B2 DE 19702040108 DE19702040108 DE 19702040108 DE 2040108 A DE2040108 A DE 2040108A DE 2040108 B2 DE2040108 B2 DE 2040108B2
Authority
DE
Germany
Prior art keywords
output
samples
logic
counter
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702040108
Other languages
English (en)
Other versions
DE2040108C3 (de
DE2040108A1 (de
Inventor
Arnulf Dipl.-Ing. 8000 München Streit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702040108 priority Critical patent/DE2040108C3/de
Priority claimed from DE19702040108 external-priority patent/DE2040108C3/de
Publication of DE2040108A1 publication Critical patent/DE2040108A1/de
Publication of DE2040108B2 publication Critical patent/DE2040108B2/de
Application granted granted Critical
Publication of DE2040108C3 publication Critical patent/DE2040108C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2335Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
    • H04L27/2337Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal using digital techniques to measure the time between zero-crossings

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung bezieht sich auf ein Verlahren und eine Schaltung zur Demodulation phasengetasteter Signale, die aus einer einer Trägerschwingung aufgetasteten, zu übermittelnden digitalen Zeichenfolge bestehen, wobei die eine Phasenlage das eine digitale Zeichen (I) sowie 5C die um 180° versetzte Phasenlage das andere digitale Zeichen (0) darstellt, und wobei Abtastproben von Momentanwerten des phasengetasteten Signals mit einer Frequenz, die einem Vielfachen der Frequenz der Trägerschwingung entspricht, abgenommen werden, die Polarität dieser Abtastproben festgestellt wird, und zueinander in bestimmter, regelmäßig zeitlicher Zuordnung stehende Abtastproben hinsichtlich ihrer Polarität miteinander verglichen werden.
Eine bekannte Methode für die Derriodulierung eines Signals, in welchem Datenbits durch eine Phasenumkehr-Modulation einer Trägerwelle dargestellt sind, umfaßt die Abtastung der Signalamplitude in einer Abiastrate, die im wesentlichen ein ganzes Vielfaches der Modulationsrate ist. Es wird die algebraische Summe der Amplitudenabtastungen entsprechenden Ranges in aneinanderliegencJen, kennzeichnenden Intervallen durch Speichern gebildet und anschließend werden die Absolutwerte dieser algebraischen Summe über ein volles Intervall aufsummiert. Dieses Signal ändert sich schrittweise zwischen einem oberen und einem unteren Pegel. Der augenblickliche Wert dieses Signals wird mit eirom mittleren Bezugsweri verglichen, um eine Wellenform mit zwei Pegeln /.j erzeugen, welche die demodulierten öits des Eingangs-Informationssignals darstellt.
Eine verfeinerte bekannte Demodulationstechnik für die phasengetastete Signalart besteht darin, die Momentanwerte eines Eingangssignals mit einer Tastfrequenz abzutasten, die ein ganzes Vielfaches der Modulationsfrequenz ist, und die algebraischen Vorzeichen der abgetasteten Ampliiuden über eine Anzahl von Tastperioden zu speichern, die zumindest einem vollständig kennzeichnenden Iniervall entspricht. Dabei wird jedes Signal eines Halbzyklus positiv oder negativ, je nachdem, ob die Vorzeichen der Amplitudenabtas!- werte vorherrschend positiv oder negativ sind.
Aus der DT-AS 12 19 965 ist ein Demodulationsverfahren für Telegraphiesignale bekannt, welche einen Träger mittels Phasenumtastung aufmoduliert sind. Die Telegraphiesignale sind aus dem Telegraphieschritten Z und A zusammengesetzt, wobei das Auftreten des Schritts A eine Phasenumkehrung des Trägers hervorruft und das Auftreten des Schritts Z die Phase des Trägers nicht ändert. Die Trägerschwingungsfrequen/. ist bei diesem Verfahren so bemessen, daß sie ein ganzzahliges Vielfaches der Telegraphieimpulsfrequenz beträgt. Während der einheitlichen Dauer jedes Telegraphieschrittes werden mit gleichbleibendem zeitlichen Abstand η Proben nacheinander entnommen. Bei jeder Probe wird die Polarität festgestellt, die dann mit der Polarität der zeitlich entsprechenden Probe des nächsten Telegraphieschrittcs verglichen wird. Je nachdem, ob die Polaritäten der beiden zeitlich zugeordneten Proben zweier aufeinanderfolgender Telegraphieschritte gleich oder entgegengesetzt sind, wird eine logische Null oder eine logische Eins geliefert.
Der Erfindung liegt die Aufgabe zugrunde, zum einen ein auch bei hoher Übertragungsgeschwindigkeit arbeitendes Demodulationsverfahren für phasengetastete Signale zu schaffen, bei dem die Redundanz besser ausgenutzt wird als bei den beiden zuerst beschriebenen bekannten Verfahren und auch keine Synchronisationszeit besteht. Zum anderen sollen die hinsichtlich der Polarität zu vergleichenden Proben nicht in Abhängigkeit von den aufeinanderfolgenden Schritten eines hinsichtlich seiner Spezifikationen bekannten Modulationssignals, z. B. eines Telegraphiesignals, entnommen werden, sondern in Abhängigkeit von der Trägerschwingung selbst. Gemäß der Erfindung, die sich auf ein Verfahren der eingangs genannten Art bezieht, wird diese Aufgabe dadurch gelöst, daß jeweils einem bestimmten Winkel der Halbperiode der Trägerschwingung entsprechende, aufeinanderfolgende Abtastproben verglichen werden, daß die Folge zweier polaritätsmäßig ungleicher sich entsprechender Abtastwerte aus zwei aufeinanderfolgenden Halbperioden der Trägerschwingung anzeigt, daß kein Umtasten des Signals stattgefunden hat, und daß die Folge zweier vorzeichenmäßig gleicher sich entsprechender Abtastwert" aus zwei aufeinanderfolgenden Halbperioden anzeigt, daß
ein Umtasten der Trägerschwingung stattgefunden hat, so daß eine demodulierte digitale Zeichenfolge aus den Anzeigen des Vorliegens einer Umtastung der Trägerschwingung entnommen wird.
Das Demodulationsverfahren phasengetasteter Signale nach der Erfindung läuft somit in ganz unterschiedlicher Weise ab wie das aus der DT-AS 12 19 965 bekannte Verfahren für Telegraphiesignale. Während nämlich beim bekannten Verfahren die vorzeichenmäßig zu vergleichenden Proben zwei aufeinanderfolgenden Telegraphiesehritten, d. h. Modulationsschritten, entnommen werden, erfolgt nach der Erfindung die Probeentnahme an sich zeitlich entsprechenden Stellen zweier aufeinanderfolgender Halbwellen der Trägerschwingung. Zwei polaritäisniäßig entgegengesetzte Proben zu den Zeitpunkten zweier sich zeitlich entspreche,ider Probeentnahmen in zwei aufeinanderfolgenden Halbperioden bedeuten dann, daß keine Phasenumtastung auf der Modulationsseitc erfolgt ist. Weisen diese Proben jedoch das gleiche Vorzeichen auf, so wird damit angezeigt, daß eine Phasenumtastung auf der Modulationsseite vorgenommen wurde. Dadurch, daß die hinsichtlich der Polarität zu vergleichenden Proben immer von zwei aufeinanderfolgenden Halbwellen dieser Schwingung entnommen werden, ist sichergestellt, daß sich beliebige, dem Träger in Form einer Phasenumtastung aufmodulierte digitale Signale, also nicht ausschließlich bezüglich ihrer Bemessung fest definierte und lediglich hinsichtlich der Reihenfolge auf der Empfangsseite nicht bekannte Telegraphicschritte demodulieren lassen.
Zur weiteren Ausnutzung der Redundanz wird zweckmäßig die Abtastrate so hoch gewählt, daß sie lediglich durch den vertretbaren Aufwand und durch die maximale Geschwindigkeit der verwendeten digitalen Schaltelemente begrenzt ist.
Eine sichere und störungsfreie Vorzeichenauswertung wird dadurch erreicht, daß mehrere, hauptsächlich in der Nähe der Maximalamplitude der Trägerschwingung liegende Abtaststellen pro Halbperiode zur Auswertung herangezogen werden.
Zweckmäßig wird zum Erzielen einer Selbstkorrektur eingetasteter Fehler jede der Abtaststellen pro Halbperiodenwinkcl mit Hilfe einer Auswahlschaltung in einem eigenen, getrennten Kanal ausgewertet. Dabei wird jeder Abtastwert zweimal zur weiteren Auswertung herangezogen. Ein Fehler geht demnach zweimal ein und wird somit kompensiert.
In vorteilhafter Weise wird eine Schwerpunktauswertung genannte Ergebnismittelung an die Fehlerselbstkorrektur angeschlossen. Dabei wird einerseits das Zeitmittel über die Ausgangsgrößen der Fehlerselbstkorrekiurschaltungen in den einzelnen Kanälen und das Scharmittel über alle Kanäle festgestellt. Mit zwei Schwellen wird festgelegt wann der Ausgang auf Null oder Eins umschaltet.
Eine vorteilhafte Weiterbildung der Erfindung besteht darin, daß bei Nichtsynchronlauf der Abtastfrequenz mit der Frequenz des Trägers oder einer seiner Harmonischen durch Auslassen oder Hinzulügen von im Rhythmus des Taktes ausgegebenen Abtastwerten zu geeingeten Zeitpunkten durch Aufschalten von aus dem Signal gewonnenen Impulsen eine Platzsynchronisation vorgenommen wird.
Die Erfindung wird anhand von in Zeichnungen dargestelhen Schaltungen zur Durchführung des Demodulationsverfahrens näher erläutert, wobei zum besseren Verständnis der Funktionsweise der Schaltungen Impulspläne beigefügt sind. Es zeigt
Fig. 1 eine Zuordnung der Abtastpunkte zu einei phasengetasteten Trägerschwingung bei synchrones Takt,
F i g. 2 eine Schaltung zur Durchführung des Verfahrens nach der Erfindung,
Fig.3a und 3b einen zusammengehörenden Impulsplan für die Schaltung nach F i g. 2, wobei F i g. 3a über F i g. 3b zu legen isl,
ίο Fig.4 eine andere Schaltung zur Durchführung des Verfahrens mit Platzsynchronisation und Schwerpunktauswertung,
Fig.5a bis 5e einen zusammengehörenden Impulsplan für die Schaltung nach F i g. 4, wobei die einzelnen t5 Fig.5a bis 5e in buchstabenmäßiger Reihenfolge von links nach rechts aneinanderzulegen sind,
F i g. 6 eine Zuordnung zwischen dem Abtasttakt und dem Zählerplatz bei Platzsynchronisation entsprechend der Schaltung nach F i g. 4,
Fig. 7 eine Übergangstafel für die Kanalzuordnung bei Platzsynchronisation,
Fig. 8 eine Prinzipdarstellung einer Schaltung zur Schwerpunktauswertung,
Fig. 9 eine Prinzipdarstellung einer anderen Schal-2j Hing zur Schwerpunktauswertung,
Fig. 10 eine Übergangstafel für die bei der Schaltung nach F i g. 4 angewandte Schwerpunktauswertung,
Fig. 11 eine weitere Tabelle einer »2 aus 3«-Schaltungseinzelheit innerhalb der Schaltung nach F i g. 4.
Mit dem Demodulationsverfahren werden Signale folgender Art verarbeitet: Eine Trägerschwingung mit der Frequenz f„ ist in Abschnitten phasengetastet, wobei die Rcgcllage eine digitale i und die Kehrlage eine digitale 0 bedeutet. Fs sind jeweils k Schwingungen des Trägers in einem Zeichen enthalten, wobei Ar größer als 1 oder gleich I ist, aber nicht ganzzahlig sein muß. Beim Dcmodulationsverfahren nach der Erfindung wird der am Empfänger ankommende Signalzug mit der Frequenz ft=2n ■ f„ abgetastet, d.h., es wird an 2n A0 Stellen pro Periode der Trägerschwingung. d. h. an η StePen pro Halbperiode, festgestellt, ob der Momentanwert größer oder kleiner als der Nullpegel ist.
Vergleicht man aufeinanderfolgende Abtastwerte, die einem bestimmten Winkel der halben Periode der Trägerschwingung entsprechen, beispielsweise die in Fig. 1 mit 2 bezeichneten Abtastwerte, so zeigt die Folge zweier ungleicher Abtastwerte an, daß kein Umtasten des Signals stattgefunden hat, während die Folge zweier gleicher Abtastwerte der Beweis für ein sendeseitiges Umtasten ist. Werden mehrere Abtastpunkte, z. B. die Werte 1 bis 4 in F i g. 1 ausgewertet, so wird die Störsicherheit deutlich erhöht.
In vielen Fällen ist die Trägerfrequenz f0 exakt bekannt bzw. es existiert am Empfänger eine Schwingung der Frequenz Z6=Z0 mit zwar fester, aber nicht bekannter Phasenlage. In diesem Fall empfiehlt es sich, die Taktfrequenz fc=2n ■ fa aus der Frequenz fb abzuleiten. Je größer dabei η ist, um so größer ist das Störverhalten, da dann Zn ■ k Abtastpunkte in ein Zeichen fallen. Durch eine Mitteilung über alle Tastwerte im Zeichen, die als Schwerpunktauswertung bezeichnet wird, wird das Zeichen mit hoher Wahrscheinlichkeit richtig erkannt Nach oben ist η durch den vertretbaren Aufwand und vor allem durch die maximale Geschwindigkeit digitaler Schaltelemente begrenzt Im Beispiel nach Fig. 1 und Fig.2 ist 2n=8 gesetzt was /"c=8 · f0 ergibt Pro Halbwelle der Trägerschwingung Uc treffen demnach vier Tastpunkte.
979
Bei festem Zusammenhang der Frequenz fc und /0 ist jeder Abtaslpunkt einem bestimmten Phasenwinkel der Trägerfrequenz zugeordnet bzw. in der zweiten Halbwelle dem um 180" verschobenen Phasenwinkel. Die Abtastpunkte sind zyklisch mit 1 bis 4 beziffert. Um eine Selbstkorrektur eingetasteter Fehler zu erreichen, wird durch eine im einzelnen innerhalb der Figurenbeschreibung von Fig. 2 noch näher erläuterte Auswahlschaltung sichergestellt, daß jeder dieser Abtastpunkte 1 bis 4 in einem getrennten Kanal ausgewertet wird.
Im folgenden wird die Schaltung nach Fig. 2 zur Durchführung des Demodulationsveriahrens nach der Erfindung unter Zuhilfenahme des zu dieser Schaltung gehörenden Impulsdiagramms nach F i g. 3a und 3b, die nebeneinander gelegt werden müssen, erklärt, wobei die Bezeichnung an jeder Zeile des Impulsdiagramms das Bauelement angibt, dessen Ausgangszustand jeweils betrachtet wird. Die Negation des Ausgangs ist jeweils durch einen Querstrich über der Bezeichnung des Bauelements angedeutet. Das Eingangssignal U1- wird durch ein ODER-Gatter 1 in einen Rechteckimpuls umgeformt. Statt des ODER-Gatters 1 kann auch jede beliebige Schwellwertschaltung verwendet werden, die je nachdem, ob der Eingang positiv oder negativ ist, eine Ausgangsspannung vom Pegel der logischen I oder der logischen 0 abgibt. Ebenso wird der ursprünglich sinusförmige Fakt Cl in einem Gatter 2 in einen annähernd rechteckförmigen Puls umgewandelt. Der Takt CI tastet die Werte des Signals U1- in ein Schieberegister, bestehend aus den Flipflops a bis c. Wie man sieht, steht zu einem gewissen Zeitpunkt der Abtastwert 1 nach F i g. 1 im Flipflop a, während der Abtastwert 1 c';r vorhergegangenen Halbwelle sich im Flipflop e befindet. Entsprechendes gilt zu anderen Zeitpunkten für die Abtastwerte 2, 3 und 4 nach Fig. 1. Mit Hilfe zweier Gatter 4 und 5 wird der Inhalt dieser Flipflops a und e in einer Antivalenz-Schaltung verglichen. Vier weitere Flipflops k. I, rn und η sind als Ringzähler geschaltet. Einer dieser Flipflops enthält den logischen Schaltzustand 0. während die anderen auf eine logische 1 geschaltet sind, Jeder Takt C/ schiebt die logische 0 um einen Platz weiter. Damit wird zu jedem Zeitpunkt einer von vier Flipflops f, g. h und j ausgewählt und aktiviert, d. h. also daß jeder der Abtastwerte 1 bis 4 einem dieser Flipflops / bis j zugeordnet ist. Die Beschallung dieser Flipflops /bis_/ mit einem Gatter 3 stellt sicher, daß die Antivalenzbildung in den Gattern 4 und 5 abgeschlossen wird, bevor das entsprechende Flipflop /bis j aktiviert wird.
Gatter 6 bis 13 dienen dazu, jeweils ein bestimmtes der f,;pflops /" bis j abzufragen. Die Gatter 6 und 7 werden z. B. durch ein Zählerelement η aktiviert, so daß das Flipflop /abgefragt wird. Befindet sich das Flipflop / im logischen Zustand I, so wird über das Gatter 7 ein Impuls abgegeben, während in der Stellung 0 des Flipflops /über das Gatter 6 ein Impuls abgegeben wird. Die zwei Gatterreihen 7,9,11,13 sowie 6,8,10 und 12 sind am Ausgang jeweils in einer ODER-Schaltung zusammengefaßt, wobei die jeweiligen Schaltzustände durch die Gatter 14 und 15 invertiert werden. Durch ein Gatter 16 wird erreicht, daß bei jedem Abtastwert, der, verglichen mit dem entsprechenden Wert der vorhergehenden Halbperiode, den Schaltzustand 0 ergibt, ein Impuls abgegeben wird. Ein Gatter 17 gibt in entsprechender Weise bei jedem Abtastwert, der verglichen mit dem entsprechenden Wert der vorhergehenden Halbperiode eine logische I ergibt, einen Impuls ab. Durch die Aufteilung der Abtastfolge in vier einzelne Kanäle wird erreicht, daß sich ein falscher Abtastwert selbst korrigiert, da er bei dem ersten Vergleich in der Stufe a des Schieberegisters, beim nächsten Vergleich in der Stufe cdes Schieberegisters steht. Dadurch wird das zugehörige Flipflop der Reihe / bis j zweimal falsch umgetastet und ist somit wieder in der richtigen Lage.
An diese Schaltung schließt sich zweckmäßig noch eine im einzelnen später beschriebene Schwerpunktauswertung an. Es müssen aucn noch Schalteinrichtungen
ίο vorgesehen sein, welche die Schaltung nach Fig.2 in einen definierten Anfangszustand bringen bzw. die ersten vier Taktimpulse ausblenden, da diese Vergleiche mit willkürlichen Stellungen der Stufe edes Schieberegisters veranlassen. Im Impulsdiagramm nach Fig. 3a und 3b sind erst spätere Zeiten eingezeichnet.
Die beschriebene Finrichtung ist in der Lage, Fehler auszuscheiden, da d;ese zweimal in den Vergleich eingehen und das Flipflop / bis j des entsprechenden Kanals zweimal umschalten. Echtes Umschalten des Signals bewirkt, daß die Flipflops /bis j nacheinander in die Gegenlage schalten.
Diese Schaltung nach F i g. 2 setzt voraus, daß /t = 2n · /ii. Läuft die Frequenz weg, so wird das von der Schaltung als Umtasten des Eingangssignals U1-aufgefaßt und alle folgenden Zeichen sind falsch. Wenn die Taktfrequenz Z1 z. B. etwas zu schnell ist, so fallen in eine halbe Welle des Trägers die vier richtigen Tastpunkte und noch ein zusätzlicher, wobei dieser mit dem ersten der vier richtigen verglichen wird. Die Schaltung erkennt für diesen Kanal zwei gleiche Halbwcllen. und schaltet das entsprechende Flipflop aus der Reihe /bis /um. Durch das Weglaufen werden nach und nach alle Flipflops / bis j in die verkehrte Lage gebracht, was gegebenenfalls durch eine Frequenzsynchronisation verhindert werden kann. Die dazu nötige Einrichtung arbeitet schneller als eine sowohl nach Phase und Frequenz synchronisierende Einrichtung.
Im folgenden wird eine andere in Fig. 4 dargestellte Schaltung zur Durchführung des Verfahrens mit Platzsynchronisation und Schwerpunktauswertung beschrieben, wobei zusätzlich ein in den F i g. 5a bis 5e dargestellter, zusammengehörender, in buchstabenmäßiger Reihenfolge von 5a bis 5e von links nach rechts aneinander zufügender Impulsplan zu Hilfe genommen wird, in « eichem die Bezeichnung an jeder Zeile das Bauelement angibt, dessen Ausgangszustand jeweils dargestellt ist. Die Negation des Ausgangs wird auch hierbei durch einen Querstrich angedeutet. Für die Ausführung der Schwerpunktauswertung werden auch noch andere Varianten erläutert.
Im Teil Π der Schaltung nach Fig.4 ist eine Schaltung für eine Platzsynchronisation dargestellt, da bei der vorhergehend untersuchten Schaltung nach Fig.2 ein bleibender Fehler auftritt, wenn die Abtastfrequenz {0Φ 2n ■ /0 ist Da auf eine Synchronisation der Abtastschwingung verzichtet wird, wird durch diese im Teil Tl dargestellte zusätzliche Schaltung sichergestellt, daß die Abtastfolge bzw. die Stellung des Ringzählers für die Kanalverteilung in einem bestimmten Verhältnis zum Phasenwinkel des Trägers steht Das phasengetastete Eingangssignal Uc wird durch eir ODER-Gatter I in einen Rechteckimpuls umgeformt. Die Kanalzuordnung erfolgt, wie in der Schaltung nach der Fig.2, durch einen mit Flipflops A bis J versehenen Ringzähler, der in diesem Fall jedoch nu einen logischen Schaltzustand I führt Die Platzsynchro nisation wird durch Aufschalten eines Impulses erreichi
709 514/19
979
der jedesmal dann entsteht, wenn das Signal U1. einen positiven Nulldurchgang hat. Fig. 6 zeigt die Zuord nung der Zählerplälze A bis F zu den Taktimpulsen Cl, welche zyklisch mit 1 bis 6 durchnumeriert sind. In der in Fig. 7 gezeigten Tabelle ist die entsprechende Übergangstafel etwas vereinfacht dargestellt. Der Ringzähler mit den Flipflops A bis F schiebt auf jeden Taktimpuls Cl hin die I um einen Pla'z weiter, wobei fa=2nfo, jedoch /i/£2/j/"0. In diesem Fall ist 2n=12 gewählt, also: fa~\2fo und /OS12/O. Bei positivem Nulldurchgang des Signals Ue wird ein Kurzimpuls abgeleitet, der einem zweiten Takteingang Cl' des Flipflops E aufgeschaltet ist. Der Impuls ist deswegen erforderlich, weil eine statische I auf einem Takteingang den anderen Takteingang blockiert. Ist die logische i in der Ringzählerstufe D (D=I) und kommt der Taktimpuls Cl' vor dem eigentlichen Takt Cl, so wird die logische I in die Zählerstufe E(E=\) übernommen. Der Takt schiebt die logische 1 dann in die Zählerstufc F. Im Vergleich zum Ringzähler ohne Signalaulschaltung nach F i g. 2 ist dieser Zähler also um einen Zählerschritt vorgestellt worden. Weil dabei eine zweite logische I entsteht, ist die Rückkopplung der Stufe F auf den Reset-Eingang r'der Schaltstufe E vorgesehen. Damit ergibt sich an der Stufe E eine logische 0 (E=O), sobald an der Schaltstufe F ausgangsseitig eine logische I ansteht (F= I). Ist die logische I an einer anderen Stelle im Ringzähler, so soll der Takt C/'keinen Einfluß haben. Dies ist im allgemeinen auch der Fall. Nur wenn des Flipflop E eine I aufwtst sowie das Flipflop D eine 0, und dann CV= \ayn (dynamische I) kommt, würde die I gelöscht. Daher ist die Rückkopplung von der Stute Ezu einem NOR-Gatter Il eingeplant, die erzwingt, daß der Takt Cl' eine statische 0 ergibt, sofern sich die Schaltstufe Ein einer I befindet.
Die eingezeichneten Bezeichnungen r und s in der Schaltung kennzeichnen die Reset- bzw. .Seteingänge, die beim Einschalten kurz auf eine statische I gelegt werden müssen, damit sich ein definierter Anfangszustand einstellt. Ein Flipflop X stellt den Takt C/auf eine logische 1 (statisch), bis der erste negative Nulldurchgang des Signals ü'? eintrifft und bewirkt damit, daß das Register am Anfang richtig synchronisiert wird. Diese Synchronisation funktioniert bei ungestörtem Signal sicher. Auch starkes bandbegrenztes Rauschen hebt den Synchronlauf nicht auf.
Die Synchronisierfähigkeit läßt sich noch verbessern, wenn vor der Formung der C/'-Taktirnpulse das Signal Uc kommutiert wird, so daß die Taktfolge zu Beginn jeder Halbwelle synchronisiert wird.
Die Platzsynchronisation stellt demnach auch bei starkem Rauschen sicher, daß die logische I in einem der Zählerplätze A bis F genau einem bestimmten Winkel der Signalschwingung entspricht.
Jede Demodulation durch Abtastung führt zu einer Folge von logischen Schaltzuständen I und 0. Im ungestörten Fall erhält man eine ununterbrochene Folge log'scher Schaltzustände I während des Zeichens I bzw. eine ununterbrochene Folge von logischen SchaJtzuständen 0 während des Zeichens 0. Die Anzahl der logischen Schaltzustände I und 0 ist durch die Anzahl der Tastungen 2n pro Schwingung und durch die Anzahl der Schwingungen k pro Zeichen bestimmt, kann also beispielsweise bei Ar= 32 und 2n=12 auf I= k - 2n=32 - 12=384 Tastungen pro Zeichen ansteigen. Werden von der Folge der logischen Schaltzustände I während des Zeichens I einige gestört und somit als logische 0 empfangen, so ist trotzdem noch eine eindeutige Auswertung möglich. Bei /=100 Tastungei pro Zeichen läßt sich beispielsweise eine Folge von 6i logischen Schaltzuständen I und 40 logischen Schalt zuständen 0 noch eindeutig dem Zeichen I zuordner «, Die Feststellung, um wieviel jeweils ein Zeichei überwiegt, trifft eine Schwerpunktauswertung. In folgenden sind verschiedene Möglichkeiten zu Durchführung einer solchen Schwerpunktauswertunj ausgeführt, die sich anstelle des Teils 7'3 in Fig.'
ίο verwenden lassen.
In Fig. 8 ist ein Schieberegister mit I Bit dargestellt Die logischen I und 0 werden an einem Eingang 2( seriell eingeschoben. Der Bereich des Schieberegister: umfaß· genau 1 Tastpunkte 21. Durch Addition in einen
,s Addierwerk 22 wird zu jedem Zeitpunkt festgestellt wieviele Registerstufen auf I stehen. Durch Einführung von zwei Grenzen (bei 1 = 100 z. B. 40 und 60) wire folgendes festgelegt: Bei Überschreitung der unterer Grenze nach unten (im Beispiel 40) wird eir Ausgangsflipflop 24 auf 0 gesetzt, bei Überschreitung der oberen Grenze nach oben (im Beispiel 60) wird da' Ausgangsflipflop 24 auf I gesetzt. Die Eintastung erfolg seriell, d. h. die Tastwerte werden nach und nach in: Schieberegister eingegeben, wobei der letzte jeweils arr Ausgang der letzten Stufe 23 ausgespeichert wird. Die Addition wird parallel ausgeführt und stellt die jeweil; im Schieberegister befindliche Anzahl an logischen fest. Das Flipflop 24 folgt mit einer bestimmter Verzögerung dem Zeichen. Diese Schieberegisteran Ordnung ist verhältnismäßig aufwendig, da 1 Regi sterplätze benötigt werden und ebensoviele Stellunger auch parallel addiert werden müssen.
Eine andere Möglichkeit zur Schwerpunktauswertung zeigt Fig. 9, in der ein Schiebezähler mit ü Bii dargestellt ist. in einem Schieberegister 30, das sowoh für Links- als auch für Rechtsschieben eingerichtet ist steht eine logische I und der Rest der Registerstufer befindet sich im Schaltzustand einer logischen 0. Weitet ist das Schieberegister 30 so eingerichtet, daß die logische I nicht an den Enden 32 und 33 aus dem Regisier 30 herausgeschoben werden kann, sondern dort stehenbleibt. Wird am Eingang 31 eine logische I eingegeben, so schiebt das Register die eingespeicherte 1 nach rechts und bei Eingabe einer 0 nach links. Kommi nun eine Folge von logischen 0 und I an den Eingang 31 so wird die eingespeicherte I des Schiebezählers 30 im Innern hin und her geschoben. Bei Überwiegen der Eingabewerte 1 nähert sich die eingespeicherte I dem rechten Ende 32 bzw. bei Überwiegen der Eingabewerte 0 dem linken Ende 33. Sind um die Bit-Zahl ü mehr logische I als 0 eingetroffen, so befindet sich die eingespeicherte I des Schieberegisters 30 in der rechten Endlage 32. Der Zähler stellt ein am Ausgang der rechten Endlage 32 mit seinem Setzeingang angeEchlossenes Flipflop 34 auf den logischen Schaltzustand I Kommen weitere I am Eingang 31, so ändert sich nichts Eine Reihe von Eingabewerten 0 entfernt die eingespeicherte logische I vom rechten Anschlag 32. Mehrere 1 bringen sie wieder zurück. Überwiegen die 0, so wandert die eingespeicherte I zum anderen Ende 33 hin, Während dieser Zeit ändert sich am Ausgang des Flipflops 34 nichts. Erst wenn um die Bit-Zahl ü mehr logische 0 als I eingelaufen sind, steht die eingespeicherte I am linken Ende 33 des Registers 30 und schaltet damit das mit seinem Rückstelleingang am Ausgang angeschlossene Flipflop 34 auf den logischen Schaltzustand η Diese Schwerpunktauswerteschaltung ist wesentlich einfacher als die in F i g. 8 dargestellte, da das
979
ganze Addierwerk wegfällt und außerdem das Schieberegister wesentlich kurzer gehalten werden kann.
Anstelle des Schiebezählers nach F i g. 9 läßt sich auch ein Dualzähler verwenden, wobei die Eingabewerte I aufwärts und die Fingabewerte 0 abwärts zählen. Der Zähler ist so ausgeführt, daß er nicht von seinem höchsten Zählwert auf den niedrigsten Zählwert, die 0, übergehen kann, und umgekehrt. Dieser Zähler ist noch einfacher als der Schiebezählcr nach F i g. 9, da er nur 2log ü Stellen benötigt. Jedoch ist er für höhere Frequenzen verhältnismäßig schwierig /u realisieren, da das Festhalten in den Endlagen schwierig ist.
Im Teil T3 der Schaltung nach F i g. 4 ist ein + !-Schieberegister vorgesehen, das im Aufwand einen Kompromiß /wischen dem Schiebezähler nach Fig. 9 und dem Dualzähler darstellt. In der Funktion stimmt es jedoch mit diesen Zählern überein. Es besteht aus einer Reihe von Flipflops R, S. T, U sowie mehreren NOR-Gattern und einem Puffer-Flipflop (λ Der Zähler wird über die zusätzlichen NOR-Gatter an den Flipflops U und R in den Endlagen angehalten. In diesem Zusammenhang wird auf eine in Fig. 10 gezeigte Tabelle hingewiesen, welche eine Übergangstafel für die bei der Schaltung nach F i g. 4. Teil 7"3 angewandte Schwerpunktauswertung darstellt. Φ bedeutet, daß das zugehörige Schaltelement jeden der beiden statischen Werte I und 0 annehmen kann. X bedeutet: der Zustand des Schaltelement ist beliebig, statisch oder dynamisch 0 oder 1. Das hochgestellte π indiziert einen beliebigen Taktzeitpunkt. das hochgestellte n— 1 den vorhergehenden Zeitpunkt bezuglich des Taktes. /,;„, bezeichnet eine dynamische 1, d. h. den Übergang von statisch 0 auf statisch I. F und D sind gegeneinander versetzte Taktimpulse. Die eingerahmten Werte bedingen ein Umschalten des Ausgangs-Flipflops H'. Man erkennt, daß das Flipflop Q im Schaltzustand 0 und im Schaltzustand I immer den Übergang zwischen den gleichen Zuständen 1 bis 7, jedoch in umgekehrter Richtung, bewirken. Die Länge der Schaltungen bzw. die Anzahl der Sehaltschritte ü, die notwendig sind, um sie von einer Endstellung in die andere zu bringen, bestimmt den Überschuß, den die Anzahl der 0 über die Anzahl der i oder umgekehrt haben muß, damit das Ausgangs-Flipflop W umschaltet. Wenn z. B. nach Umschalten des Ausgangs auf Stellung I und Beginn des O-Überschusses um ü mehr 0 als I kommen, schaltet das Ausgangs-Flipflop W auf eine logische 0. Am Ausgang des Flipflops VV wird die Ausgangsspannung U2 abgenommen.
Im folgenden wird weiter auf die Schaltung nach Fig.4 und den zugehörigen Impulsplan nach den F i g. 5a bis 5e eingegangen. An die im Teil Π dargestellte Platzsynchronisation schließt sich die eigentliche Auswerteschaltung T2 mit Fehierselbstkorrektur an. Da die Zuordnung Takt Cl zu Abtastwinkel wegen des Einflusses der Synchronisationsart nicht zyklisch ist (vgl. F i g. 6), muß eine andere Kanalzuord nung gewählt werden als diejenige nach F i g. 2. Es sind drei Schieberegister vorgesehen, die kurzer ausgebildet sind als dasjenige nach F i g. 2. Sie werden durch die Flipflops G und H, J und K bzw. L und M gebildet. Der Inhalt eines jeden wird durch eine Antivalenzschaltung 40,41 und 42 verglichen, deren Wert in den Flipflops N, O und Pzwischengespeichert wird. Da sichergestellt ist, daß bei Vorliegen der Zählerstellung I in den Stufen A, B oder C des Ringzählers die entsprechenden Abtastpunkte in der Gegend des Maximums der Trägerschwingung liegen, also wenig störanfällig sind, werden nur diese zur Auswertung herangezogen. Im Impulsplan nach Fig. 5a bis 5e ist nur das Schieberegister, bestehend aus den Stufen G und H, eingezeichnet. Die Register /, K und L, M schalten entsprechend ihrem Takt später. Die Stellung der Flipflops N, O. P wird durch eine »2 aus 3«-Schaltung gemittelt und jeweils einmal pro Zählerzyklus im Flipflop ζ) gespeichert. Eine Wertetabelle der »2 aus 3«-SchaItung ist in F i g. 11 dargestellt. Die Bezeichnungen Φ, X, \dyn und hochgestelltes π bzw. n— 1 sind im Zusammenhang mit Fig. 10 bereits erläutert worden. Es schließt sich dann die bereits beschriebene Schwerpunktauswertung im Teil 7~3 in F i g. 4 an.
Damit die Anordnung nach Fig.4 eine definierte Anfangsstellung hat und im besonderen die Platzsynchronisation arbeitet, ist folgendes vorgesehen: Alle an dem Schaltzeichen der Flipflops eingetragenen r- und s-Eingänge müssen vor dem Einschalten kurz an I-Potential gelegt werden. Das Flipflop A sichert dann den Synchronlauf des Ringzählers. Die Flipflops V und Z halten die Flipflops N, O, P in einer logischen OStellung fest, bis der zweite Zählerzyklus vorbei ist. D-Jt erste Impuls am Ausgang der Stufe A des Ringzählers A = ldyn bewirkt, daß das Flipflop Y auf eine statische I (V=I) gebracht wird. Der zweite Impuls A = /„,π bewirkt, daß das Flipflop Zstatisch I w ird (Z- I) und damit Z=O. Erst dann werden die /Eingänge der Flipflops N, O und P freigegeben. Damit sind die ersten zwei Undefinierten Vergleichswerte der Schieberegister G, H, J, K und L, M ausgeblendet. Durch diese Anfangsstellung wird die Schaltung in den Zustand einer logischen 0 gebracht. Die erste Phasenlage des ankommenden Signals ist somit als eine logische 0 definiert und für den gesamten Empfang »Kehrlage«.
Die Anordnung arbeitet sehr sicher. Die Platzsynehronisation fällt auch bei sehr kleinen Rauschabständen nicht außer Tritt. Die Tastwerte werden im Verlauf der Auswertung oftmals gemittelt. In den einzelnen Kanälen besteht eine Fehlerselbstkorrektur wegen zweimaligem Eingehen jedes Wertes.
Bei /"o=16 MMz sind acht Vollschwingungen im Zeichen, d.h. 16 Zyklen des Zählers entfallen auf ein Zeichen. Die Schwerpunktauswertung hat ü = 6 Schritte, d. h. wenn während eines Zeichens 5 Halbwellen falsch ankommen, also 11 richtig, so wird das Zeichen immer noch richtig erkannt. Im Impulsdiagramm nach Fig.5a bis 5e sind einige Tastfehler und ihre Ausmitteiung im Verlauf der Schaltung gestrichelt eingezeichnet
Hierzu 12 Blatt Zeichnungen
979

Claims (12)

Patentansprüche:
1. Verfahren zur Demodulation phasengetasteter Signale, die aus einer einer Trägerschwingung aufgetasteten, zu übermittelnden digitalen Zeichenfolge bestehen, wobei die eine Phasenlage das eine digitale Zeichen (1) sowie die um 180° ersetzte Phasenlage das andere digitale Zeichen (0) darstellt, und wobei Abtastproben von Momentan werten des phasengetasteten Signals mit einer Frequenz, die einem Vielfachen der Frequenz der Trägerschwingung entspricht, abgenommen werden, die Polarität dieser Abtastproben festgestellt wird, und zueinander in bestimmter, regelmäßiger zeitlicher Zuord- is nung stehende Abtastproben hinsichtlich ihrer Polarität miteinander verglichen werden, d a durch gekennzeichnet, daß jeweils einem bestimmten Winkel der Halbperiode der Trägerschwingung entsprechende, aufeinanderfolgende Abtastproben verglichen werden, daß die Folge zweier polariiätsmäßig ungleicher sich entsprechender Abtastwerte aus zwei aufeinanderfolgenden Halbperioden der Trägerschwingung anzeigt, daß kein Urntastcn des Signals stattgefunden hat, und daß die Folge zweier vorzeichenmäßig gleicher sich entsprechender Abtastwerte aus zwei aufeinanderfolgenden Halbperioden anzeigt, daß ein Umtasten der Trägerschwingung stattgefunden hat, so daß eine demodulierte digitale Zeichenfolge aus den Anzeigen des Vorliegens einer Umtastung der Trägerschwingung entnommen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Abtastrate (n) so hoch gewählt wird, daß sie lediglich durch die maximale Geschwindigkeit der verwendeten digitalen Schaltelemente begrenzt ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Abtaststellen vorwiegend in die Nähe des Maximums und Minimums der Trägerschwingung gelegt werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Erzielen einer Selbstkorrektur eingetasteter Fehler jede der Abtaststellen pro Halbperiodenv/inkel mit Hilfe einer Auswahlschaltung in einem eigenen, getrennten Kanal ausgewertet wird und daß die Korrektur dadurch erfolgt, daß jeder Abtastwert zweimal zur Auswertung herangezogen wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine zeitliche Mitteilung der digitalen Werte (0, I) nach Durchführung des Vergleichs so vorgenommen wird, daß festgestellt wird, um vieviel ein Zeichen (I oder 0) über das andere überwiegt, und daß zwei ss Schwpllen bestehen, wobei bei Überschreitung der oberen Schwelle nach oben der Ausgang auf T und bei Überschreitung der unteren Schwelle nach unten der Ausgang auf 0 gesetzt wird (Schwerpunktauswertung), ho
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß zusätzlich zur zeitlichen Mittelung in jedem Kar»i noch eine Scharrnittelung über alle Kanäle durchgeführt wird.
7. Verfahren nach einem der Ansprüche 5 und 6, fts dadurch gekennzeichnet, daß zur Schwerpunktauswertung, die sich ergebenden Vergleichswerte 1 und 0 seriell in ein Schieberegister mit 1 Bit eingeschoben werden und durch parallele Addition festgestellt wird, wieviel logische I sich zu jedem Zeitpunkt im Schieberegister befinden, daß eine untere Grenze in der Anzahl der addierten Werte eingeführt wird, die eine Zahl kleiner als die Hälfte der Bitzahl 1 beträgt, und eine obere Grenze in der Anzahl der addierten Werte eingeführt wird, die eine Zahl größer als die Hälfte der Bitzahl 1 beträgt, daß bei Unterschreitung der unteren Grenze nach unten der Ausgang auf Null geschaltet wird, daß bei Überschreitung der unteren Grenze nach oben die Null am Ausgang bleibt, daß bei Überschreitung der oberen Grenze nach oben der Ausgang auf Eins geschaltet wird und daß bei Unterschreitung der oberen Grenze nach unten die Eins am Ausgang erhalten bleibt.
8. Verfahren nach einem der Ansprüche 5 und 6, dadurch gekennzeichnet, daß die Abtastwerte einem sowohl für Li.iks- als auch für Rechtsverschiebung eingerichteten Schiebezähler mit ü Bit eingegeben werden, der immer in einer, jedoch nicht derselben Stufe eine logische I aufweist, die an den Enden des Schieberegisters nicht ausgespeichert werden kann, sondern dort in der jeweils letzten Stufe stehenb'eibt, daß diese eingespeicherte logische I bei einem eingegebenen Vergleichswert 1 nach rechts und bei einem Vergleichswert 0 nach links verschoben wird, daß dch bei Eintreffen einer Überzahl von ü an V?rgleichswerten I gegenüber Vergleichswerten 0 die eingespeicherte I in der rechten Endlage befindet und bei Eintreffen weiterer Vergleichswerte I nichts ändert, daß bei einer Überzahl 0 an Vergleichswerten 0 dasselbe für die linke Seite gilt und daß jeweils bei Vorliegen der eingespeicherten 1 in einer Endlage der Ausgang auf 0 b/w. 1 umgeschaltet wird und sich erst dann wieder ändert, wenn die andere Endlage erreicht wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß anstelle des Schiebezählers ein vorwärts und rückwärts zählender Dualzähler verwendet wird, der bei Eintreffen einer I in der einen Richtung und einer 0 in der anderen Richtung zählt, und daß der Zähler nicht vom höchsten Zählwert auf den Nullzustand übergehen kann und umgekehrt, sondern in den Endlagen stehen bleibt.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß anstelle des Schiebezählers eine andere vorwärts und rückwärts zählende Einrichtung verwendet wird, welche über die Endlagen nicht hinauszählen kann.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Nichtsynchronlauf der Abtastfrequenz mit der Frequenz des Trägers oder einer seiner Harmonischen (ί,Φΐηίο) durch Auslassen oder Hinzufügen von im Rhythmus des Taktes ausgegebenen Abtastwerten zu geeigneten Zeitpunkten durch Aufschalten von aus dem Signal gewonnenen Impulsen eine Platzsynchronisation vorgenommen wird.
12. Schaltung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das phasengetastete Signal (Ue) an einem Eingang eines mit seinem zweiten Eingang mit einer logischen Null beschalteten ODER-Gatters (t) geführt ist, anstelle dessen sich auch jede beliebige Schwellwertschaltung verwenden läßt, die je n;ichdem, ob der Eingang positiv oder negativ ist, eine Ausgangsspannung vom Pegel der logischen I oder der logischen 0
abgibt, daß der Ausgang dieses ODER-Gatters (1) mit dem Eingang eines von einem Takt gesteuerten Schieberegisters (a bis e) verbunden ist, daß an das Schieberegister (a bis e^eine Antivdenzschaltung (4, 5) derart angeschlossen ist, daß sie aus zwei 5 ausgewählten Einzelstufen (a, e) zwei sich entsprechende Abtastwerte in zwei aufeinanderfolgenden Halbperioden vergleicht, daß ein vom Takt (Cl) geschalteter Ringzähler (k, I, m, n) lür die Kanaizuordnung vorgesehen ist, der so viele Zählstufen (k, I, m, n) aufweist wie auszuwertende Abtastwerte pro Halbperiode vorhanden sind und von dem nur eine Zählstufe jeweils eine logische 0 enthält und die anderen eine logische 1 enthalten, wobei diese logische 0 durch den Takt (Cl) jeweils um eine Zählstufe verschoben wird, daß der Ausgang der Antivalenzschaltung (4, 5) mit Eingängen von durch den Takt (Cl) gestejerten bistabilen Multivibratoren (f. g. h, j) verbunden ist, deren Anzahl der Zahl der auszuwertenden Abtaststellen pro Halbperiode entspricht und deren zusatzliche Eingänge jeweils mit dem entsprechenden Ausgang einer Zählerstufe des Ringzählers (k, I, m, n) verbunden ist, daß zur Abfrage der bistabilen Multivibratoren (f, g, h, j) eine von den einzelnen Zählerstufen des Ringzähler (k, I, m. n) gesteuerte Gatteranordnung vorgesehen ist, die aus zwei Reihen (7, 9, 11, 13 bzw. 6, 8, 10, 12) aus ausgangsseitig negierenden ODER-Gattern besteht, die eingangsseitig jeweils mit einem ihrer Eingänge j< > mit einem der beiden Ausgänge der bistabilen Multivibratoren (f,g, h, j)verbunden sind, wobei eine Gatterreihe (6, 8, 10, 12 bzw. 7, 9, 11, 13) jeweils einer Ausgangsseite einer bistabilen Kippstufe (f, g, h, j) zugeordnet und mit einer Wired-Or-Schaltung verbunden ist, und daß am Ausgang dieser Gatteranordnung (6 bis 13) zwei ausgangsseitig invertierende, an jeweils einem Eingang vom Takt gesteuerte ausgangsseitig invertierende ODER-Gatter (16, 17) vorgesehen sind, die jeweils an einem Eingang von einer Reihe der ausgangsseitig negierenden Gatter (6, 8, 10, 12 bzw. 7, 9, 11, 13) angesteuert sind und von denen das eine (16) bei jedem eine logische 0 ergebenden Abtastwert einen Impuls und das andere (17) bei jedem eine logische I ergebenden Abtastwert einen Impuls abgibt.
DE19702040108 1970-08-12 Verfahren und Schaltung zur Demodulation phasengetasteter Signale Expired DE2040108C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702040108 DE2040108C3 (de) 1970-08-12 Verfahren und Schaltung zur Demodulation phasengetasteter Signale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702040108 DE2040108C3 (de) 1970-08-12 Verfahren und Schaltung zur Demodulation phasengetasteter Signale

Publications (3)

Publication Number Publication Date
DE2040108A1 DE2040108A1 (de) 1972-02-17
DE2040108B2 true DE2040108B2 (de) 1977-04-07
DE2040108C3 DE2040108C3 (de) 1977-11-24

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3510562A1 (de) * 1985-03-23 1986-09-25 Blaupunkt Werke Gmbh Verfahren zur demodulation eines mit einer binaeren bitfolge phasenmodulierten eingangssignals und schaltungsanordnung zum durchfuehren des verfahrens
DE4024593A1 (de) * 1990-08-02 1992-03-05 Sgs Thomson Microelectronics Verfahren und vorrichtung zur demodulation eines biphasenmodulierten signals
DE4205015A1 (de) * 1992-02-19 1993-09-02 Blaupunkt Werke Gmbh Demodulator fuer radio-daten-signale

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3510562A1 (de) * 1985-03-23 1986-09-25 Blaupunkt Werke Gmbh Verfahren zur demodulation eines mit einer binaeren bitfolge phasenmodulierten eingangssignals und schaltungsanordnung zum durchfuehren des verfahrens
DE4024593A1 (de) * 1990-08-02 1992-03-05 Sgs Thomson Microelectronics Verfahren und vorrichtung zur demodulation eines biphasenmodulierten signals
DE4205015A1 (de) * 1992-02-19 1993-09-02 Blaupunkt Werke Gmbh Demodulator fuer radio-daten-signale

Also Published As

Publication number Publication date
DE2040108A1 (de) 1972-02-17

Similar Documents

Publication Publication Date Title
DE2801468A1 (de) Dekodierschaltung fuer digitale signale
DE2606688C2 (de) Signalverarbeitungsschaltung zum Decodieren einer Signalform
DE2537937C2 (de) Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht
DE2015813C3 (de) Verfahren und Vorrichtung zur Kodierung von zweiwertigen Signalen zur Datenübertragung
DE2158548A1 (de) Regeneratiwerstärker für digitale Übertragungssysteme
DE2047697B2 (de) Schaltungsanordnung zur demodulation von phasendifferenzmodulierten datensignalen
EP0019821B1 (de) Verfahren und Anordnung zur Übertragung einer Binärfolge
DE2719309B2 (de) Serielle Datenempfangsvorrichtung
DE2354748C3 (de) Rahmensynchronisieranordnung
DE2040108C3 (de) Verfahren und Schaltung zur Demodulation phasengetasteter Signale
DE1948533B2 (de) Einrichtung zur uebertragung einer synchronen, binaeren impulsfolge
DE2040108B2 (de) Verfahren und schaltung zur demodulation phasengetasteter signale
DE2023155A1 (de) Modulationseinrichtung
DE2255881A1 (de) Verfahren und anordnung zur demodulation eines empfangenen datensignals
DE1254176B (de) Verfahren zum Konditionieren von binaeren Informationssignalen fuer UEbertragungszwecke
US2833858A (en) Code converter
DE1292184B (de) System zur Synchronisierung einer oertlich erzeugten Impulsfolge auf ein ankommendes digitales Signal
DE3246211C2 (de) Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte
DE2040150C3 (de) Verfahren und Schaltung zur Demodulation phasengetasteter Signale
DE2511056B1 (de) Schaltungsanordnung zur empfangsseitigen stopschrittverlaengerung bei zeichenrahmen-gebundener zeitmultiplex-datenuebertragung
DE4124005C2 (de)
DE1537326A1 (de) Nichtlinearer Frequenzdiskriminator
DE2040150B2 (de) Verfahren und schaltung zur demodulation phasengetasteter signale
DE1115297B (de) Verfahren und Anordnung zur Kennzeichnung bestimmter Zeitpunkte in einer binaeren Signalfolge
DE2223842C3 (de) Anordnung zur Übertragung eines Signals

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee