DE2040108C3 - Verfahren und Schaltung zur Demodulation phasengetasteter Signale - Google Patents
Verfahren und Schaltung zur Demodulation phasengetasteter SignaleInfo
- Publication number
- DE2040108C3 DE2040108C3 DE19702040108 DE2040108A DE2040108C3 DE 2040108 C3 DE2040108 C3 DE 2040108C3 DE 19702040108 DE19702040108 DE 19702040108 DE 2040108 A DE2040108 A DE 2040108A DE 2040108 C3 DE2040108 C3 DE 2040108C3
- Authority
- DE
- Germany
- Prior art keywords
- output
- logic
- counter
- values
- samples
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000969 carrier Substances 0.000 claims description 35
- 238000005070 sampling Methods 0.000 claims description 32
- 238000011156 evaluation Methods 0.000 claims description 23
- 230000000875 corresponding Effects 0.000 claims description 17
- 230000001360 synchronised Effects 0.000 claims description 8
- 230000005484 gravity Effects 0.000 claims description 3
- 230000002123 temporal effect Effects 0.000 claims description 3
- 230000033764 rhythmic process Effects 0.000 claims description 2
- 230000000717 retained Effects 0.000 claims 1
- 230000003068 static Effects 0.000 description 10
- 230000000051 modifying Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 241001442055 Vipera berus Species 0.000 description 1
- 101700010131 danr Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000013601 eggs Nutrition 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000002441 reversible Effects 0.000 description 1
Description
50
Die Erfindung bezieht sich auf ein Verfahren und eine Schaltung zur Demodulation phasengetasteter Signale,
die aus einer einer Trägerschwingung aufgetasteten, zu übermittelnden digitalen Zeichenfolge bestehen, wobei
die eine Phasenlage das eine digitale Zeichen (I) sowie die um 180° versetzte Phasenlage das andere digitale
Zeichen (0) darstellt, und wobei Abtastproben von Momentanwerten des phasengetasteten Signals mit
einer Frequenz, die einem Vielfachen der Frequenz der Trägerschwingung entspricht, abgenommen werden, die
Polarität dieser Abtastproben festgestellt wird, und zueinander in bestimmter, regelmäßig zeitlicher Zuordnung
stehende Abiastproben hinsichtlich ihrer Polarität miteinander verglichen werden.
Eine bekannte Methode für die Demodulierung eines Signals, in welchem Datenbits durch eine Phasenumkehr-Modulation
einer Trägerwelle dargestellt sind, umfaßt die Abtastung der Signalamplitude in einer
Abtastrate, die im wesentlichen ein ganzes Vielfaches der Modulationsrate ist. Es wird die algebraische
Summe der Amplitudenabtastungen entsprechenden Ranges in aneinanderliegenden, kennzeichnenden Intervallen
durch Speichern gebildet und anschließend werden die Absolutwerte dieser algebraischen Summe
über ein volles Intervall aufsummiert Dieses Signal ändert sich schrittweise zwischen einem oberen und
einem unteren Pegel. Der augenblickliche Wert dieses Signals wird mit einem mittleren Bezugswert verglichen,
um eine Wellenform mit zwei Pegeln zu erzeugen, welche die demodulierten Bits des Eingangs-lnformationssignals
darstellt.
Eine verfeinerte bekannte Demodulationstechnik für die phasengetastete Signalart besteht darin, die
Momentanwerte eines Eingangssignals mit einer Tastfrequenz abzutasten, die ein ganzes Vielfaches der
Modulationsfrequenz ist, und die algebraischen Vorzeichen der abgetasteten Amplituden über eine Anzahl von
Tastperioden zu speichern, die zumindest einem vollständig kennzeichnenden Intervall entspricht Dabei
wird jedes Signal eines Halbzyklus positiv oder negativ, je nachdem, ob die Vorzeichen der Amplitudenabtastwerte
vorherrschend positiv oder negativ sind.
Aus der DT-AS 12 19 965 ist ein Demodulationsverfahren für Telegraphiesignale bekannt, welche einen
Träger mittels Phasenumtastung aufmoduliert sind. Die Telegraphiesignale sind aus dem Telegraphieschritten Z
und A zusammengesetzt, wobei das Auftreten des Schritts A eine Phasenumkehrung des Trägers hervorruft
und das Auftreten des Schritts Z die Phase des Trägers nicht ändert. Die Trägerschwingungsfrequenz
ist bei diesem Verfahren so bemessen, daß sie ein ganzzahliges Vielfaches der Telegraphieimpulsfrequenz
beträgt. Während der einheitlichen Dauer jedes Telegraphieschrittes werden mit gleichbleibendem
zeitlichen Abstand π Proben nacheinander entnommen. Bei jeder Probe wird die Polarität festgestellt, die dann
mit der Polarität der zeitlich entsprechenden Probe des nächsten Telegraphieschrittes verglichen wird. Je
nachdem, ob die Polaritäten der beiden zeitlich zugeordneten Proben zweier aufeinanderfolgender
Telegraphieschritte gleich oder entgegengesetzt sind, wird eine logische Null oder eine logische Eins geliefert.
Der Erfindung liegt die Aufgabe zugrunde, zum einen ein auch bei hoher Übertragungsgeschwindigkeit
arbeitendes Demodulationsverfahren für phasengeiastete Signale zu schaffen, bei dem die Redundanz besser
ausgenutzt wird als bei den beiden zuerst beschriebenen bekannten Verfahren und auch keine Synchronisationszeit besteht. Zum anderen sollen die hinsichtlich der
Polarität zu vergleichenden Proben nicht in Abhängigkeit von den aufeinanderfolgenden Schritten eines
hinsichtlich seiner Spezifikationen bekannten Modulationssignals, z. B. eines Telegraphiesignals, entnommen
werden, sondern in Abhängigkeit von der Trägerschwingung selbst. Gemäß der Erfindung, die sich auf
ein Verfahren der eingangs genannten Art bezieht, wird diese Aufgabe dadurch gelöst, daß jeweils einem
bestimmten Winkel der Halbperiode der Trägerschwingung entsprechende, aufeinanderfolgende Abtastproben
verglichen werden, daß die Folge zweier polaritätsmäßig ungleicher sich entsprechender Abtastwerte aus
zwei aufeinanderfolgenden Halbperioden der Trägerschwingung anzeigt, daß kein Umtasten des Signals
stattgefunden hat, und daß die Folge zweier vorzeichenmäßig gleicher sich entsprechender Abtastwerte aus
zwei aufeinanderfolgenden Halbperioden anzeigt, daß
ein Umtasten der Trägerschwingung stattgefunden hat,
so daß eine demodulierte digitale Zeichenfolge aus den Anzeigen des Vorliegens einer Umtastung der Trägerschwingung
entnommen wird.
Das Demodulationsverfahren phasengetasteter Signale nach der Erfindung läuft somit in ganz
unterschiedlicher Weise ab wie das aus der DT-AS 12 19 965 bekannte Verfahren für Telegraphiesignale.
Während nämlich beim bekannten Verfahren die vorzeichenmäßig zu vergleichenden Proben zwei
aufeinanderfolgenden Telegraphieschritten, d. h. Modulationsschritten, entnommen werden, erfolgt nach der
Erfindung die Probeentnahme an sich zeitlich entsprechenden Stellen zweier aufeinanderfolgender Halbwellen
der Trägerschwingung. Zwei polaritätsmäßig entgegengesetzte Proben zu den Zeitpunkten zweier sich
zeitlich entsprechender Probeentnahmen in zwei aufeinanderfolgenden Halbperioden bedeuten dann,
daß keine Phasenumtastung auf der Modulationsseite erfolgt ist. Weisen diese Proben jedoch das gleiche
Vorzeichen auf, so wird damit angezeigt, daß eine Phasenumtastung auf der Modulationsseite vorgenommen
wurde. Dadurch, daß die hinsichtlich der Polarität zu vergleichenden Proben immer von zwei aufeinanderfolgenden
Halbwellen dieser Schwingung entnommen werden, ist sichergestellt, daß sich beliebige, dem Träger
in Form einer Phasenumtastung aufmodulierte digitale Signale, also nicht ausschließlich bezüglich ihrer
Bemessung fest definierte und lediglich hinsichtlich der Reihenfolge auf der Empfangsseite nicht bekannte
Telegraphieschritte demodulieren lassen.
Zur weiteren Ausnutzung der Redundanz wird zweckmäßig die Abtastrate so hoch gewählt, daß sie
lediglich durch den vertretbaren Aufwand und durch die maximale Geschwindigkeit der verwendeten digitalen
Schaltelemente begrenzt ist.
Eine sichere und störungsfreie Vorzeichenauswertung wird dadurch erreicht, daß mehrere, hauptsächlich
in der Nähe der Maximalamplitude der Trägerschwingung liegende Abtaststellen pro Halbperiode zur
Auswertung herangezogen werden.
Zweckmäßig wird zum Erzielen einer Selbstkorrektur eingetasteter Fehler jede der Abtaststellen pro Halbperiodenwinkel
mit Hilfe einer Auswahlschaltung in einem eigenen, getrennten Kanal ausgewertet. Dabei wird
jeder Abtastwert zweimal zur weiteren Auswertung herangezogen. Ein Fehler geht demnach zweimal ein
und wird somit kompensiert.
In vorteilhafter Weise wird eine Schwerpunktauswertung
genannte Ergebnismittelung an die Fehlerselbstkorrektur angeschlossen. Dabei wird einerseits das
Zeitmittel über die Ausgangsgrößen der Fehlerselbstkorrekturschaltungen in den einzelnen Kanälen und das
Scharmittel über alle Kanäle festgestellt. Mit zwei Schwellen wird festgelegt, wann der Ausgang auf Null
oder Eins umschaltet.
Eine vorteilhafte Weiterbildung der Erfindung besteht darin, daß bei Nichtsynchronlauf der Abtastfrequenz
mit der Frequenz des Trägers oder einer seiner Harmonischen durch Auslassen oder Hinzufügen von
im Rhythmus des Taktes ausgegebenen Abtastwerten zu geeingeten Zeitpunkten durch Aufschalten von aus
dem Signal gewonnenen Impulsen eine Platzsynchronisation vorgenommen wird.
Die Erfindung wird anhand von in Zeichnungen dargestellten Schaltungen zur Durchführung des Demodulationsverfahrens
näher erläutert, wobei zum besseren Verständnis der Funktionsweise der Schaltungen
Impulspläne beigefügt sind. Es zeigt
F i g. 1 eine Zuordnung der Abtastpunkte zu einer phasengetasteten Trägerschwingung bei synchronem
Takt,
F i g. 2 eine Schaltung zur Durchführung des Verfahrens nach der Erfindung,
F i g. 3a und 3b einen zusammengehörenden Impulsplan für die Schaltung nach F i g. 2, wobei F i g. 3a über
F i g. 3b zu legen ist,
ίο F i g. 4 eine andere Schaltung zur Durchführung des
Verfahrens mit Platzsynchronisation und Schwerpunktauswertung,
Fig.5a bis 5e einen zusammengehörenden Impulsplan für die Schaltung nach F i g. 4, wobei die einzelnen
i] Fig.5a bis 5e in buchstabenmäßiger Reihenfolge von
links nach rechts aneinanderzulegen sind,
F i g. 6 eine Zuordnung zwischen dem Abiasttakt und dem Zählerplatz bei Platzsynchronisation entsprechend
der Schaltung nach F i g. 4,
to F i g. 7 eine Übergangstafel für die Kanalzuordnung
bei Platzsynchronisation,
Fig.8 eine Prinzipdarstellung einer Schaltung zur
Schwerpunktauswertung,
Fig.9 eine Prinzipdarstellung einer anderen Schal-2j
tung zur Schwerpunktauswertung,
F i g. 10 eine Übergangstafel für die bei der Schaltung nach F i g. 4 angewandte Schwerpunktauswertung,
F i g. 11 eine weitere Tabelle einer »2 aus 3«-Schaltungseinzelheit
innerhalb der Schaltung nach F i g. 4.
Mit dem Demodulationsverfahren werden Signale folgender Art verarbeitet: Eine Trägerschwingung mit der Frequenz /ö ist in Abschnitten phasengetastet, wobei die Regellage eine digitale I und die Kehrlage eine digitale 0 bedeutet. Es sind jeweils A: Schwingungen des Trägers in einem Zeichen enthalten, wobei Jt größer als 1 oder gleich 1 ist, aber nicht ganzzahlig sein muß. Beim Demodulationsverfahren nach der Erfindung wird der am Empfänger ankommende Signalzug mit der Frequenz /c=2n Z0 abgetastet, d. h., es wird an 2n Stellen pro Periode der Trägerschwingung, d. h. an π Stellen pro Halbperiode, festgestellt, ob der Momentanwert größer oder kleiner als der Nullpagel ist.
Mit dem Demodulationsverfahren werden Signale folgender Art verarbeitet: Eine Trägerschwingung mit der Frequenz /ö ist in Abschnitten phasengetastet, wobei die Regellage eine digitale I und die Kehrlage eine digitale 0 bedeutet. Es sind jeweils A: Schwingungen des Trägers in einem Zeichen enthalten, wobei Jt größer als 1 oder gleich 1 ist, aber nicht ganzzahlig sein muß. Beim Demodulationsverfahren nach der Erfindung wird der am Empfänger ankommende Signalzug mit der Frequenz /c=2n Z0 abgetastet, d. h., es wird an 2n Stellen pro Periode der Trägerschwingung, d. h. an π Stellen pro Halbperiode, festgestellt, ob der Momentanwert größer oder kleiner als der Nullpagel ist.
Vergleicht man aufeinanderfolgende Abtastwerte, die einem bestimmten Winkel der halben Periode der
Trägerschwingung entsprechen, beispielsweise die in F i g. 1 mit 2 bezeichneten Abtastwerte, so zeigt die
Folge zweier ungleicher Abtastwerte an, daß kein Umtasten des Signals stattgefunden hat, während die
Folge zweier gleicher Abtastwerte der Beweis für ein sendeseitiges Umtasten ist. Werden mehrere Abtastpunkte,
z. B. die Werte 1 bis 4 in F i g. 1 ausgewertet, so wird die Störsicherheit deutlich erhöht.
In vielen Fällen ist die Trägerfrequenz f0 exakt
bekannt bzw. es existiert am Empfänger eine Schwingung
der Frequenz fb-k mit zwar fester, aber nicht
bekannter Phasenlage. In diesem Fall empfiehlt es sich, die Taktfrequenz fc=2n ■ /Ό aus der Frequenz /j,
abzuleiten. Je größer dabei η ist, um so größer ist das Störverhalten, da dann 2n ■ k Abtastpunkte in ein
Zeichen fallen. Durch eine Mitteilung über alle Tastwerte im Zeichen, die als Schwerpunktauswertung
bezeichnet wird, wird das Zeichen mit hoher Wahrscheinlichkeit richtig erkannt. Nach oben ist π durch den
vertretbaren Aufwand und vor allem durch die maximale Geschwindigkeit digitaler Schaltelemente
begrenzt. Im Beispiel nach Fig. 1 und Fig.2 ist 2n*=8
gesetzt, was /"c«8 · fa ergibt. Pro Halbwelle der
Trägerschwingung Uc treffen demnach vier Tastpunktc.
Bei festem Zusammenhang der Frequenz fc und k ist
jeder Abtastpunkt einem bestimmten Phasenwinkel der Trägerfrequenz zugeordnet bzw. in der zweiten
Halbwelle dem um 180° verschobenen Phasenwinkel. Die Abtastpunkte sind zyklisch mit 1 bis 4 beziffert. Um
eine Selbstkorrektur eingetasteter Fehler zu erreichen, wird durch eine im einzelnen innerhalb der Figurenbeschreibung
von F i g. 2 noch näher erläuterte Auswahlschaltung sichergestellt, daß jeder dieser Abtastpunkte
1 bis 4 in einem getrennten Kanal ausgewertet wird.
Im folgenden wird die Schaltung nach F i g. 2 zur Durchführung des Demodulationsverfahrens nach der
Erfindung unter Zuhilfenahme des zu dieser Schaltung gehörenden Impulsdiagramms nach Fi g. 3a und 3b, die
nebeneinander gelegt werden müssen, erklärt, wobei die Bezeichnung an jeder Zeile des Impulsdiagramms das
Bauelement angibt, dessen Ausgangszustand jeweils betrachtet wird. Die Negation des Ausgangs ist jeweils
durch einen Querstrich über der Bezeichnung des Bauelements angedeutet. Das Eingangssignal Ue wird
durch ein ODER-Gatter 1 in einen Rechteckimpuls umgeformt. Statt des ODER-Gatters 1 kann auch jede
beliebige Schwellwertschaltung verwendet werden, die je nachdem, ob der Eingang positiv oder negativ ist, eine
Ausgangsspannung vom Pegel der logischen I oder der logischen 0 abgibt. Ebenso wird der ursprünglich
sinusförmige Takt Cl in einem Gatter 2 in einen annähernd rechteckförmigen Puls umgewandelt. Der
Takt Cl tastet die Werte des Signals Uc in ein
Schieberegister, bestehend aus den Flipflops a bis e. Wie man sieht, steht zu einem gewissen Zeitpunkt der
Abtastwert 1 nach F i g. 1 im Flipflop a, während der Abtastwert 1 der vorhergegangenen Halbwelle sich im
Flipflop e befindet. Entsprechendes gilt zu anderen Zeitpunkten für die Abtastwerte 2,3 und 4 nach F i g. 1.
Mit Hilfe zweier Gatter 4 und 5 wird der Inhalt dieser Flipflops a und e in einer Antivalenz-Schaltung
verglichen. Vier weitere Flipflops Ar, /, m und π sind als
Ringzähler geschaltet. Einer dieser Flipflops enthält den logischen Schaltzustand 0, während die anderen auf eine
logische I geschaltet sind. Jeder Takt Cl schiebt die logische 0 um einen Platz weiter. Damit wird zu jedem
Zeitpunkt einer von vier Flipflops f, g, h und j
ausgewählt und aktiviert, d. h. also daß jeder der Abtastwerte 1 bis 4 einem dieser Flipflops f bis j
zugeordnet ist. Die Beschallung dieser Flipflops fb\s j
mit einem Gatter 3 stellt sicher, daß die Antivalenzbildung in den Gattern 4 und 5 abgeschlossen wird, bevor
das entsprechende Flipflop /"bis;aktiviert wird.
Gatter 6 bis 13 dienen dazu, jeweils ein bestimmtes der Flipflops f bis ./' abzufragen. Die Gatter 6 und 7
werden z. B. durch ein Zählerelement η aktiviert, so daß das Flipflop /"abgefragt wird. Befindet sich das Flipflop /
im logischen Zustand I, so wird über das Gatter 7 ein Impuls abgegeben, während in der Stellung 0 des
Flipflops /über das Gatter 6 ein Impuls abgegeben wird. Die zwei Gatterreihen 7,9, 11,13 sowie 6, 8,10 und 12
sind am Ausgang jeweils in einer ODER-Schaltung zusammengefaßt, wobei die jeweiligen Schaltzustände
durch die Gatter 14 und 15 invertiert werden. Durch ein Gatter 16 wird erreicht, daß bei jedem Abtastwert, der,
verglichen mit dem entsprechenden Wert der vorhergehenden Halbperiode, den Schaltzustand 0 ergibt, ein
Impuls abgegeben wird. Ein Gatter 17 gibt in entsprechender Weise bei jedem Abtastwert, der
verglichen mit dem entsprechenden Wert der vorhergehenden Halbpcriode eine logische 1 ergibt, einen Impuls
ab. Durch die Aufteilung der Abtastfolge in vier einzelne Kanäle wird erreicht, daß sich ein falscher Abtastwert
selbst korrigiert, da er bei dem ersten Vergleich in der Stufe a des Schieberegisters, beim nächsten Vergleich in
der Stufe edes Schieberegisters steht. Dadurch wird das
zugehörige Flipflop der Reihe f bis j zweimal falsch
umgetastet und ist somit wieder in der richtigen Lage.
An diese Schaltung schließt sich zweckmäßig noch eine im einzelnen später beschriebene Schwerpunktauswertung
an. Es müssen auch noch Schalteinrichtungen vorgesehen sein, welche die Schaltung nach Fig.2 in
einen definierten Anfangszustand bringen bzw. die ersten vier Taktimpulse ausblenden, da diese Vergleiche
mit willkürlichen Stellungen der Stufe e des Schieberegisters veranlassen. Im Impulsdiagramm nach Fig.3a
und 3b sind erst spätere Zeiten eingezeichnet.
Die beschriebene Einrichtung ist in der Lage, Fehler auszuscheiden, da diese zweimal in den Vergleich
eingehen und das Flipflop / bis j des entsprechenden Kanals zweimal umschalten. Echtes Umschalter, des
Signals bewirkt, daß die Flipflops /"bis j nacheinander in
die Gegenlage schalten.
Diese Schaltung nach F i g. 2 setzt voraus, daß /"c=2n ■ ίο. Läuft die Frequenz weg, so wird das von der
Schaltung als Umtasten des Eingangssignals Uc aufgefaßt und alle folgenden Zeichen sind falsch. Wenn
die Taktfrequenz fc z. B. etwas zu schnell ist, so fallen in
eine halbe Welle des Trägers die vier richtigen Tastpunkte und noch ein zusätzlicher, wobei dieser mit
dem ersten der vier richtigen verglichen wird. Die Schaltung erkennt für diesen Kanal zwei gleiche
Halbwellen, und schaltet das entsprechende Flipflop aus der Reihe /"bis j um. Durch das Weglaufen werden nach
und nach alle Flipflops f bis j in die verkehrte Lage
gebracht, was gegebenenfalls durch eine Frequenzsynchronisation verhindert werden kann. Die dazu
nötige Einrichtung arbeitet schneller als eine sowohl nach Phase und Frequenz synchronisierende Einrichtung.
Im folgenden wird eine andere in Fig.4 dargestellte Schaltung zur Durchführung des Verfahrens mit Platzsynchronisation und Schwerpunktauswertung beschrieben, wobei zusätzlich ein in den F i g. 5a bis 5e dargestellter, zusammengehörender, in buchstabenmäßiger Reihenfolge von 5a bis 5e von links nach rechts aneinander zufügender Impulsplan zu Hilfe genommen wird, in welchem die Bezeichnung an jeder Zeile das Bauelement angibt, dessen Ausgangszustand jeweils dargestellt ist. Die Negation des Ausgangs wird auch hierbei durch einen Querstrich angedeutet. Für die Ausführung der Schwerpunktauswertung werden mich noch andere Varianten erläutert.
Im folgenden wird eine andere in Fig.4 dargestellte Schaltung zur Durchführung des Verfahrens mit Platzsynchronisation und Schwerpunktauswertung beschrieben, wobei zusätzlich ein in den F i g. 5a bis 5e dargestellter, zusammengehörender, in buchstabenmäßiger Reihenfolge von 5a bis 5e von links nach rechts aneinander zufügender Impulsplan zu Hilfe genommen wird, in welchem die Bezeichnung an jeder Zeile das Bauelement angibt, dessen Ausgangszustand jeweils dargestellt ist. Die Negation des Ausgangs wird auch hierbei durch einen Querstrich angedeutet. Für die Ausführung der Schwerpunktauswertung werden mich noch andere Varianten erläutert.
Im Teil Ti der Schaltung nach Fig.4 ist eine
Schaltung für eine Platzsynchronisation dargestellt, da bei der vorhergehend untersuchten Schaltung nach
Fig. 2 ein bleibender Fehler auftritt, wenn die Abtastfrequenz fc*2n ■ /Ό ist. Da auf eine Synchronisation
der Abtastschwingung verzichtet wird, wird durch diese im Teil Π dargestellte zusätzliche Schaltung
sichergestellt, daß die Abtastfolgc bzw. die Stellung des
Ringzählcrs für die Kanalverteilung in einem bestimm
ten Verhältnis zum Phasenwinkel des Trägers steht. I>as phasengetastete Eingangssignal Ur wird durch ein
ODER-Gatter I in einen Rechteckimpuls umgeformt.
Die Kanalzuordnung erfolgt, wie in der Schaltung
Die Kanalzuordnung erfolgt, wie in der Schaltung
<"5 nach der F i g. 2, durch einen mit Flipflops A bis /
versehenen Ringzähler, der in diesem Fall jedoch nur einen logischen Schaltzustand I führt. Die l'lut/.sytuhio
nisation wird durch Aufschaltcn eines Impulses en eicht,
/Uli IM //Ulli
ίο
der jedesmal dann entsteht, wenn das Signal Ue einen
positiven Nulldurchgang hat. Fig.6 zeigt die Zuordnung der Zählerplätze A bis F zu den Taktimpulsen Cl,
welche zyklisch mit 1 bis 6 durchnumeriert sind. In der in F i g. 7 gezeigten Tabelle ist die entsprechende Übergangstafel
etwas vereinfacht dargestellt. Der Ringzähler mit den Flipflops A bis F schiebt auf jeden
Taktimpuls Cl hin die I um einen Platz weiter, wobei /o=2n/o, jedoch fci£2nfa. In diesem Fall ist 2n=12
gewählt, also: /b»12/"o und faä\2fo. Bei positivem
Nulldurchgang des Signals Ue wird ein Kurzimpuls
abgeleitet, der einem zweiten Takteingang Cl' des Flipflops E aufgeschaltet ist. Der Impuls ist deswegen
erforderlich, weil eine statische 1 auf einem Takteingang den anderen Takteingang blockiert. Ist die logische I in
der Ringzählerstufe D (D= I) und kommt der Taktimpuls Cl' vor dem eigentlichen Takt Cl, so wird die
logische I in die Zählerstufe E(E=\) übernommen. Der Takt schiebt die logische 1 dann in die Zählerstufe F. Im
Vergleich zum Ringzähler ohne Signalaufschaltung nach F i g. 2 ist dieser Zähler also um einen Zählerschritt
vorgestellt worden. Weil dabei eine zweite logische I entsieht, ist die Rückkopplung der Stufe F auf den
Reset-Eingang r' der Schaltstufe E vorgesehen. Damit ergibt sich an der Stufe F. eine logische 0 CE=O), sobald
an der Schaltstufe F ausgangsseitig eine logische 1 ansteht (F= I). Ist die logische I an einer anderen Stelle
im Ringzähler, so soll der Takt C/'keinen Einfluß haben. Dies ist im allgemeinen auch der Fall. Nur wenn das
Flipflop E eine I aufweist sowie das Flipflop D eine 0, und dann CV= \dyn (dynamische I) kommt, würde die I
gelöscht. Daher ist die Rückkopplung von der Stufe Ezu einem NOR-Gatter II eingeplant, die erzwingt, daß der
Takt Cl' eine statische 0 ergibt, sofern sich die Schaltstufe Ein einer I befindet
Die eingezeichneten Bezeichnungen r und s in der Schaltung kennzeichnen die Reset- bzw. Seteingänge,
die beim Einschalten kurz auf eine statische 1 gelegt werden müssen, damit sich ein definierter Anfangszustand
einstellt. Ein Flipflop X stellt den Takt C/auf eine logische I (statisch), bis der erste negative Nulldurchgang
des Signals Ue eintrifft und bewirkt damit, daß das
Register am Anfang richtig synchronisiert wird. Diese Synchronisation funktioniert bei ungestörtem Signal
sicher. Auch starkes bandbegrenztes Rauschen hebt den Synchronlauf nicht auf.
Die Synchronisierfähigkeit läßt sich noch verbessern, wenn vor der Formung der C/'-Taktimpulse das Signal
Uc kommutiert wird, so daß die Taktfolge zu Beginn
jeder Halbwelle synchronisiert wird.
Die Platzsynchronisation stellt demnach auch bei starkem Rauschen sicher, daß die logische 1 in einem der
Zählerplätze A bis F genau einem bestimmten Winket der Signalschwingung entspricht.
Jede Demodulation durch Abtastung führt zu einer Folge von logischen Schaltzuständen I und 0. Im
ungestörten Fall erhält man eine ununterbrochene Folge logischer Schaltzuständc I während des Zeichens
I bzw. eine ununterbrochene Folge von logischen Schaltzuständen 0 während des Zeichens 0. Die Anzahl
der logischen Schaltzustände I und 0 ist durch die Anzahl der Tastungen 2n pro Schwingung und durch die
Anzahl der Schwingungen k pro Zeichen bestimmt, kann also beispielsweise bei Jt = 32 und 2n=12 auf
l"k · 2n<=32 · 12·=»384 Tastungen pro Zeichen ansteigen.
Werden von der Folge der logischen Schaltzustände I während des Zeichens I einige gestört und somit als
loeische 0 empfangen, so ist trotzdem noch eine eindeutige Auswertung möglich. Bei /=100 Tastungen
pro Zeichen läßt sich beispielsweise eine Folge von 60 logischen Schaltzuständen I und 40 logischen Schaltzuständen
0 noch eindeutig dem Zeichen I zuordnen.
Die Feststellung, um wieviel jeweils ein Zeichen überwiegt, trifft eine Schwerpunktauswertung. Im
folgenden sind verschiedene Möglichkeiten zur Durchführung einer solchen Schwerpunktauswertung
ausgeführt, die sich anstelle des Teils T3 in Fig.4
ίο verwenden lassen.
In F i g. 8 ist ein Schieberegister mit 1 Bit dargestellt. Die logischen I und 0 werden an einem Eingang 20
seriell eingeschoben. Der Bereich des Schieberegisters umfaßt genau 1 Tastpunkte 21. Durch Addition in einem
Addierwerk 22 wird zu jedem Zeitpunkt festgestellt, wieviele Registerstufen auf 1 stehen. Durch Einführung
von zwei Grenzen (bei 1=100 z.B. 40 und 60) wird folgendes festgelegt: Bei Überschreitung der unteren
Grenze nach unten (im Beispiel 40) wird ein
Ausgangsflipflop 24 auf 0 gesetzt, bei Überschreitung der oberen Grenze nach oben (im Beispiel 60) wird das
Ausgangsflipflop 24 auf I gesetzt. Die Eintastung erfolgt seriell, d. h. die Tastwerte werden nach und nach ins
Schieberegister eingegeben, wobei der letzte jeweils am Ausgang der letzten Stufe 23 ausgespeichert wird. Die
Addition wird parallel ausgeführt und stellt die jeweils im Schieberegister befindliche Anzahl an logischen I
fest. Das Flipflop 24 folgt mit einer bestimmten Verzögerung dem Zeichen. Diese Schieberegisteran-Ordnung
ist verhältnismäßig aufwendig, da 1 Registerplätze benötigt werden und ebensovieie Stellungen
auch parallel addiert werden müssen.
Eine andere Möglichkeit zur Schwerpunktauswertung zeigt Fig.9, in der ein Schiebezähler mit ü Bit
dargestellt ist. In einem Schieberegister 30, das sowohl für Links- als auch für Rechtsschieben eingerichtet ist,
steht eine logische 1 und der Rest der Registerstufen befindet sich im Schaltzustand einer logischen 0. Weiter
ist das Schieberegister 30 so eingerichtet, daß die logische 1 nicht an den Enden 32 und 33 aus dem
Register 30 herausgeschoben werden kann, sondern dort stehenbleibt. Wird am Eingang 31 eine logische I
eingegeben, so schiebt das Register die eingespeicherte I nach rechts und bei Eingabe einer 0 nach links. Kommt
nun eine Folge von logischen 0 und I an den Eingang 31, so wird die eingespeicherte I des Schiebezählers 30 im
Innern hin und her geschoben. Bei Überwiegen der Eingabewerte I nähert sich die eingespeicherte I dem
rechten Ende 32 bzw. bei Überwiegen der Eingabewerte 0 dem linken Ende 33. Sind um die Bit-Zahl ü mehr
logische I als 0 eingetroffen, so befindet sich die eingespeicherte I des Schieberegisters 30 in der rechten
Endlage 32. Der Zähler stellt ein am Ausgang der rechten Endlage 32 mit seinem Setzeingang angeschlossenes
Flipflop 34 auf den logischen Schaltzustand I Kommen weitere 1 am Eingang 31, so ändert sich nichts
Eine Reihe von Eingabewerten 0 entfernt die eingespei cherte logische 1 vom rechten Anschlag 32. Mehrere
bringen sie wieder zurück. Überwiegen die 0, so wander die eingespeicherte 1 zum anderen Ende 33 hir
Während dieser Zeit ändert sich am Ausgang de Flipflops 34 nichts. Erst wenn um die Bit-Zahl ti meh
logische 0 als I eingelaufen sind, steht die eingespeicher te I am linken Ende 33 des Registers 30 und schalte
damit das mit seinem Rückstelleingang am Ausgan angeschlossene Flipflop 34 auf den logischen Schaltzi
stand 0. Diese Schwerpunktauswerteschaltung i; wesentlich einfacher als die in F i g. 8 dargestellte, da di
ganze Addierwerk wegfällt und außerdem das Schieberegister wesentlich kurzer gehalten werden kann.
Anstelle des Schiebezählers nach F i g. 9 läßt sich auch ein Dualzähler verwenden, wobei die Eingabewerte I
aufwärts und die Eingabewerte 0 abwärts zählen. Der Zähler ist so ausgeführt, daß er nicht von seinem
höchsten Zählwert auf den niedrigsten Zählwert, die 0, übergehen kann, und umgekehrt. Dieser Zähler ist noch
einfacher als der Schiebezähler nach F i g. 9, da er nur 2log ΰ Stellen benötigt. Jedoch ist er für höhere
Frequenzen verhältnismäßig schwierig zu realisieren, da das Festhalten in den Endlagen schwierig ist.
Im Teil T3 der Schaltung nach F i g. 4 ist ein + !-Schieberegister vorgesehen, das im Aufwand einen
Kompromiß zwischen dem Schiebezähler nach Fig.9
und dem Dualzähler darstellt. In der Funktion stimmt es jedoch mit diesen Zählern überein. Es besteht aus einer
Reihe von Flipflops R, S, T, U sowie mehreren NOR-Gattern und einem Puffer-Flipflop Q. Der Zähler
wird über die zusätzlichen NOR-Gatter an den Flipflops U und R in den Endlagen angehalten. In diesem
Zusammenhang wird auf eine in Fig. 10 gezeigte Tabelle hingewiesen, welche eine Übergangstafel für die
bei der Schaltung nach F i g. 4, Teil 7*3 angewandte Schwerpunktauswertung darstellt. Φ bedeutet, daß das
zugehörige Schaltelement jeden der beiden statischen Werte I und 0 annehmen kann. X bedeutet: der Zustand
des Schaltelements ist beliebig, statisch oder dynamisch 0 oder I. Das hochgestellte η indiziert einen beliebigen
Taktzeitpunkt, das hochgestellte n— 1 den vorhergehenden Zeitpunkt bezüglich des Taktes. Iay„ bezeichnet eine
dynamische 1, d. h. den Übergang von statisch 0 auf statisch I. F und D sind gegeneinander versetzte
Taktimpulse. Die eingerahmten Werte bedingen ein Umschalten des Ausgangs-Flipflops IV. Man erkennt,
daß das Flipflop Q im Schaltzustand 0 und im Schaltzustand I immer den Übergang zwischen den
gleichen Zuständen 1 bis 7, jedoch in umgekehrter Richtung, bewirken. Die Länge der Schaltungen bzw.
die Anzahl der Scha'tschritte ü, die notwendig sind, um
sie von einer Endstellung in die andere zu bringen, bestimmt den Überschuß, den die Anzahl der 0 über die
Anzahl der I oder umgekehrt haben muß, damit das Ausgangs-Flipflop W umschaltet. Wenn z. B. nach
Umschalten des Ausgangs auf Stellung 1 und Beginn des O-Überschusses um ü mehr 0 als I kommen, schaltet das
Ausgangs-Flipflop W auf eine logische 0. Am Ausgang des Flipflops W wird die Ausgangsspannung Ua
abgenommen.
Im folgenden wird weiter auf die Schaltung nach Fig.4 und den zugehörigen Impulsplan nach den
Fig. 5a bis 5c eingegangen. An die im Teil 7Ί
dargestellte Platzsynchronisation schließt sich die eigentliche Auswerteschaltung Tl mit Fchlersclbstkorrektur
an. Da die Zuordnung Takt C/ zu Abtastwinkcl
wegen des Einflusses der Synchronisationsart nicht zyklisch ist (vgl. Fig.6), muß eine andere Kanalzuordnung
gewählt werden als diejenige nach F i g. 2. Es sind drei Schieberegister vorgesehen, die kurzer ausgebildet
sind als dasjenige nach F i g. 2. Sie werden durch die Flipflops G und H, /und K bzw. L und Mgebildet. Der
Inhalt eines jeden wird durch eine Antivalenzschaltung 40,41 und 42 verglichen, deren Wert in den Flipflops H
O und P zwischengespeichert wird. Da sichergestellt ist, daß bei Vorliegen der Zählerstellung I in den Stufen A, B
oder C des Ringzählers die entsprechenden Abtastpunkte in der Gegend des Maximums der Trägerschwingung
liegen, also wenig stöi anfällig sind, werden nur diese zur Auswertung herangezogen. Im Impulsplan
nach F i g. 5a bis 5e ist nur das Schieberegister, bestehend aus den Stufen G und H, eingezeichnet. Die
Register /, K und L, M schalten entsprechend ihrem Takt später. Die Stellung der Flipflops N, O, P wird
durch eine »2 aus 3«-Schaltung gemittelt und jeweils einmal pro Zählerzyklus im Flipflop Q gespeichert. Eine
Wertetabelle der »2 aus 3«-Schaltung ist in F i g. 11
dargestellt. Die Bezeichnungen Φ, X, \dyn und hochgestelltes
π bzw. n— 1 sind im Zusammenhang mit F i g. IC
bereits erläutert worden. Es schließt sich dann di« bereits beschriebene Schwerpunktauswertung im Tei
Γ3 in F i g. 4 an.
Damit die Anordnung nach Fig.4 eine definierte Anfangsstellung hat und im besonderen die Platzsynchronisation
arbeitet, ist folgendes vorgesehen: Alle ar dem Schaltzeichen der Flipflops eingetragenen r- unc
s-Eingänge müssen vor dem Einschalten kurz ar I-Potential gelegt werden. Das Flipflop λ" sichert danr
den Synchronlauf des Ringzählers. Die Flipflops Y unc Z halten die Flipflops N, O, P in einer logischer
0-Stellung fest, bis der zweite Zählerzyklus vorbei ist Der erste Impuls am Ausgang der Stufe A de:
Ringzähiers A = Idyn bewirkt, daß das Flipflop Vauf eim
statische 1 (Y=I) gebracht wird. Der zweite Irnpul:
A = ldyn bewjrkt, daß das Flipflop Zstatisch I wird (Z= I
und damit Z=O. Erst dann werden die /Eingänge dei Flipflops N, O und P freigegeben. Damit sind die erstei
zwei Undefinierten Vergleichswerte der Schieberegiste! G, H, J, K und L, M ausgeblendet. Durch dies*
Anfangsstellung wird die Schaltung in den Zustand eine; logischen 0 gebracht. Die erste Phasenlage de:
ankommenden Signals ist somit als eine logische ( definiert und für den gesamten Empfang »Kehrlage«.
Die Anordnung arbeitet sehr sicher. Die Platzsyn chronisation fällt auch bei sehr kleinen Rauschabstän
den nicht außer Tritt. Die Tastwerte werden im Verlau der Auswertung oftmals gemittelt. In den einzelnei
Kanälen besteht eine Fehlerselbstkorrektur wegei zweimaligem Eingehen jedes Wertes.
Bei /ö= 16 MHz sind acht Vollschwingungen in Zeichen, d.h. 16 Zyklen des Zählers entfallen auf eil
Zeichen. Die Schwerpunktauswertung hat ü = 6Schrit te, d. h. wenn während eines Zeichens 5 Halbwellei
falsch ankommen, also 11 richtig, so wird das Zeichei
immer noch richtig erkannt. Im Impulsdiagramm nacl F i g. 5a bis 5e sind einige Tastfchler und ihr
Ausmittelung im Verlauf der Schaltung gcstrichcl eingezeichnet.
Hierzu 12 Blatt Zeichnungen
Claims (12)
1. Verfahren zur Demodulation phasengetasteter Signale, die aus einer einer Trägerschwi ig
aufgetasteten, zu übermittelnden digitalen Ze nenfolge
bestehen, wobei die eine Phasenlage das eine digitale Zeichen (J) sowie die um 180° ersetzte
Phasenlage das andere digitale Zeichen (0) darstellt, und wobei Abtastproben von Momentanwerten des
phasengetasteten Signals mit einer Frequenz, die einem Vielfachen der Frequenz der Trägerschwingung
entspricht, abgenommen werden, die Polarität dieser Abtastproben festgestellt wird, und zueinander
in bestimmter, regelmäßiger zeitlicher Zuordnung stehende Abtastproben hinsichtlich ihrer
Polarität miteinander verglichen werden, d a durch gekennzeichnet, daß jeweils einem
bestimmten Winkel der Halbperiode der Trägerschwingung entsprechende, aufeinanderfolgende
Abtastproben verglichen werden, daß die Folge zweier polaritätsmäßig ungleicher sich entsprechender
Abtastwerte aus zwei aufeinanderfolgenden Halbperioden der Trägerschwingung anzeigt, daß
kein Umtasten des Signals stattgefunden hat, und daß die Folge zweier vorzeichenmäßig gleicher sich
entsprechender Abtastwerte aus zwei aufeinanderfolgenden Halbperioden anzeigt, daß ein Umtasten
der Trägerschwingung stattgefunden hat, so daß eine demodulierte digitale Zeichenfolge aus den
Anzeigen des Vorliegens einer Umtastung der Trägerschwingung entnommen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Abtastrate (n) so hoch gewählt
wird, daß sie lediglich durch die maximale Geschwindigkeit der verwendeten digitalen Schaltelemente
begrenzt ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Abtaststellen vorwiegend in
die Nähe des Maximums und Minimums der Trägerschwingung gelegt werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum
Erzielen einer Selbstkorrektur eingetasteter Fehler jede der Abtaststellen pro Halbperiodenwinkel mit
Hilfe einer Auswahlschaltung in einem eigenen, getrennten Kanal ausgewertet wird und daß die
Korrektur dadurch erfolgt, daß jeder Abtastwert zweimal zur Auswertung herangezogen wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine
zeitliche Mitteilung der digitalen Werte (0, I) nach Durchführung des Vergleichs so vorgenommen
wird, daß festgestellt wird, um vieviel ein Zeichen (I oder 0) über das andere überwiegt, und daß zwei
Schwellen bestehen, wobei bei Überschreitung der oberen Schwelle nach oben der Ausgang auf I und
bei Überschreitung der unteren Schwelle nach unten der Ausgang auf 0 gesetzt wird (Schwerpunktauswertung).
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß zusätzlich zur zeitlichen Mittelung
in jedem Kanal noch eine Scharmittelung über alle Kanäle durchgeführt wird.
7. Verfahren nach einem der Ansprüche 5 und 6, dadurch gekennzeichnet, daß zur Schwerpunktauswertung,
die sich ergebenden Vergleichswerte 1 und 0 seriell in ein Schieberegister mit 1 Bit eingeschoben
werden und durch parallele Addition festgestellt wird, wieviel logische I sich zu jedem Zeitpunkt im
Schieberegister befinden, daß eine untere Grenze in der Anzahl der addierten Werte eingeführt wird, die
eine Zahl kleiner als die Hälfte der Bitzahl 1 beträgt, und eine obere Grenze in der Anzahl der addierten
Werte eingeführt wird, die eine Zahl größer als die Hälfte der Bitzahl 1 beträgt, daß bei Unterschreitung
der unteren Grenze nach unten der Ausgang auf Null geschaltet wird, daß bei Überschreitung der
unteren Grenze nach oben die Null am Ausgang bleibt, daß bei Überschreitung der oberen Grenze
nach oben der Ausgang auf Eins geschaltet wird und daß bei Unterschreitung der oberen Grenze nach
unten die Eins am Ausgang erhalten bleibt.
8. Verfahren nach einem der Ansprüche 5 und 6, dadurch gekennzeichnet, daß die Abtastwerte einem
sowohl für Links- als auch für Rechtsverschiebung eingerichteten Schiebezähler mit ü Bit eingegeben
werden, der immer in einer, jedoch nicht derselben Stufe eine logische I aufweist, die an den Enden des
Schieberegisters nicht ausgespeichert werden kann, sondern dort in der jeweils letzten Stufe stehenbleibt,
daß diese eingespeicherte logische I bei einem eingegebenen Vergleichswert I nach rechts und bei
einem Vergleichswert 0 nach links verschoben wird, daß sich bei Eintreffen einer Überzahl von ü an
Vergleichswerten I gegenüber Vergleichswerten 0 die eingespeicherte I in der rechten Endlage befindet
und bei Eintreffen weiterer Vergleichswerte I nichts ändert, daß bei einer Überzahl ü an Vergleichswerten
0 dasselbe für die linke Seite gilt und daß jeweils bei Vorliegen der eingespeicherten I in einer
Endlage der Ausgang auf 0 bzw. I umgeschaltet wird und sich erst dann wieder ändert, wenn die andere
Endlage erreicht wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß anstelle des Schiebezählers ein
vorwärts und rückwärts zählender Dualzähler verwendet wird, der bei Eintreffen einer I in der
einen Richtung und einer 0 in der anderen Richtung zählt, und daß der Zähler nicht vom höchsten
Zählwert auf den Nullzustand übergehen kann und umgekehrt, sondern in den Endlagen stehen bleibt.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß anstelle des Schiebezählers eine
andere vorwärts und rückwärts zählende Einrichtung verwendet wird, welche über die Endlagen
nicht hinauszählen kann.
11. Verfahren nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß bei Nichtsynchronlauf der Abtastfrequenz mit der Frequenz
des Trägers oder einer seiner Harmonischen (fc¥=2nfo) durch Auslassen oder Hinzufügen von im
Rhythmus des Taktes ausgegebenen Abtastwerten zu geeigneten Zeitpunkten durch Aufschalten von
aus dem Signal gewonnenen Impulsen eine Platzsynchronisation vorgenommen wird.
12. Schaltung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß das phasengetastete Signal (Ue) an einem Eingang eines mit seinem
zweiten Eingang mit einer logischen Null beschalteten ODER-Gatters (J) geführt ist, anstelle dessen
sich auch jede beliebige Schwellwertschaltung verwenden läßt, die je nachdem, ob der Eingang
positiv oder negativ ist, eine Ausgangsspannung vom Pegel der logischen I oder der logischen 0
abgibt, daß der Ausgang dieses ODER-Gatters (I) mit dem Eingang eines von einem Takt gesteuerten
Schieberegisters (a bis e) verbunden is,t, daß an das
Schieberegister (a bis ejeine Antivalenzschaltung (4,
5) derart angeschlossen ist, daß sie aus zwei 5 ausgewählten Einzelstufen (a, e) zwei sich entsprechende
Abtastwerte in zwei aufeinanderfolgenden Halbperioden vergleicht daß ein vom Takt (Cl)
geschalteter Ringzähler (k, I, m, n) für die Kanalzuordnung vorgesehen ist, der so viele
Zählstufen (k, I, m n) aufweist wie auszuwertende Abtastwerte pro Halbperiode vorhanden sind und
von dem nur eine Zählstufe jeweils eine logische 0 enthält und die anderen eine logische I enthalten,
wobei diese logische 0 durch den Takt (Cl) jeweils um eine Zählstufe verschoben wird, daß der
Ausgang der Antivalenzschaltung (4, 5J mit Eingängen von durch den Takt (Cl) gesteuerten bistabilen
Multivibratoren (f, g, Λ, j) verbunden ist, deren
Anzahl der Zahl der auszuwertenden Abtaststellen pro Halbperiode entspricht und deren zusätzliche
Eingänge jeweils mit dem entsprechenden Ausgang einer Zählerstufe des Ringzählers (k, I, m, n)
verbunden ist, daß zur Abfrage der bistabilen Multivibratoren (f, g, h, j) eine von den einzelnen
Zählerstufen des Ringzählers (k, I, m, n) gesteuerte Gatteranordnung vorgesehen ist, die aus zwei
Reihen (7, 9, 11, 13 bzw. 6, 8, 10, 12) aus ausgangsseitig negierenden ODER-Gattern besteht,
die eingangsseitig jeweils mit einem ihrer Eingänge mit einem der beiden Ausgänge der bistabilen
Multivibratoren (f, g, h, j) verbunden sind, wobei eine Gatterreihe (6, 8, 10, 12 bzw. 7, 9, 11, 13) jeweils
einer Ausgaugsseite einer bistabilen Kippstufe (f, g, h, j) zugeordnet und mit einer Wired-Or-Schaltung
verbunden ist, und daß am Ausgang dieser Gatteranordnung (6 bis 13) zwei ausgangsseitig
invertierende, an jeweils einem Eingang vom Takt gesteuerte ausgangsseitig invertierende ODER-Gatter
(16, 17) vorgesehen sind, die jeweils an einem Eingang von einer Reihe der ausgangsseitig
negierenden Gatter (6, 8, 10, 12 bzw. 7, 9, 11, 13) angesteuert sind und von denen das eine (16) bei
jedem eine logische 0 ergebenden Abtastwert einen Impuls und das andere (17) bei jedem eine logische I
ergebenden Abtastwert einen Impuls abgibt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702040108 DE2040108C3 (de) | 1970-08-12 | Verfahren und Schaltung zur Demodulation phasengetasteter Signale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702040108 DE2040108C3 (de) | 1970-08-12 | Verfahren und Schaltung zur Demodulation phasengetasteter Signale |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2040108A1 DE2040108A1 (de) | 1972-02-17 |
DE2040108B2 DE2040108B2 (de) | 1977-04-07 |
DE2040108C3 true DE2040108C3 (de) | 1977-11-24 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2648977C3 (de) | Demodulator für differentiell phasencodierte Digitaldaten | |
DE2537937C2 (de) | Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht | |
DE1762122B2 (de) | Schaltungsanordnung zur uebertragung synchroner impulssignale | |
DE2512161A1 (de) | Digitaler frequenzverschiebungs-demodulator | |
DE1213882B (de) | Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge | |
DE1437173B2 (de) | Schaltungsanordnung zur demodulation frequenzumgetasteter digitaler tekegraphiesignale | |
DE2050475A1 (de) | Datendekodierer | |
DE2158548A1 (de) | Regeneratiwerstärker für digitale Übertragungssysteme | |
DE2040108C3 (de) | Verfahren und Schaltung zur Demodulation phasengetasteter Signale | |
DE2905471B1 (de) | System zum Empfang frequenzmodulierter digitaler Nachrichtensignale | |
DE2255881C3 (de) | Verfahren zur Demodulation einer empfangenen Datensignalwelle in einer synchronen differentiellen Phasenmodulations-Datenübertragungsanlage und Anordnung zur Durchführung dieses Verfahrens | |
DE2047697B2 (de) | Schaltungsanordnung zur demodulation von phasendifferenzmodulierten datensignalen | |
DE2015813A1 (de) | Verfahren und Vorrichtung zur Über tragung von zweiwertigen Signalen | |
DE2354748B2 (de) | Rahmensynchronisieranordnung | |
DE1221277B (de) | Anordnung zur Demodulation von zweiphasigen Digitalsignalen | |
DE2040108B2 (de) | Verfahren und schaltung zur demodulation phasengetasteter signale | |
DE3246211C2 (de) | Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte | |
DE2040150C3 (de) | Verfahren und Schaltung zur Demodulation phasengetasteter Signale | |
EP1335549B1 (de) | Verfahren zum Erzeugen und Einrichtung zum Empfangen eines anisochronen binären Signals | |
DE4124005C2 (de) | ||
DE2040150B2 (de) | Verfahren und schaltung zur demodulation phasengetasteter signale | |
DE955965C (de) | Anordnung zur Synchronisierung des Empfaengers mit dem Sender in Impuls-Multiplexanlagen | |
DE2362004C3 (de) | Schaltungsanordnung zum Übertragen von Daten | |
DE2223842C3 (de) | Anordnung zur Übertragung eines Signals | |
CH626483A5 (de) |