DE2034301C2 - Analog-Digital-Umsetzer - Google Patents
Analog-Digital-UmsetzerInfo
- Publication number
- DE2034301C2 DE2034301C2 DE19702034301 DE2034301A DE2034301C2 DE 2034301 C2 DE2034301 C2 DE 2034301C2 DE 19702034301 DE19702034301 DE 19702034301 DE 2034301 A DE2034301 A DE 2034301A DE 2034301 C2 DE2034301 C2 DE 2034301C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- analog
- digit
- amplifier
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
- H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft einen Analog-Digital-Umsetzer entsprechend dem Oberbegriff des Patentanspruchs 1.
Bei einem bekannten Analog-Digital-Uriisetzu" dieser
Art (IBM Technical Disclosure Bulletin, 8(1966), Nr. 6, Seiten 616 bis 618) wird das analoge Eingangssignal
zunächst einem Differenzverstärker zugeführt, dessen Ausgangssignal einer In eine digitale Form umsetzenden
Einrichtung zugeführt wird. Der Umsetzet enthält eine Einrichtung, die ein rezlrkullerbares analoges Restsignal
ableitet. Gespeichert wird dabei nur das Ausgangssignal des Differenzverstärkers. Der bekannte Umsetzer ist auf
binäre Signale beschränkt, weshalb es wünschenswert wäre, daß auch andere Basen von Ziffersystemen möglich
sind.
Es Ist Aufgabe der Erfindung, einen Analog-Digital-Umsetzer
dieser Are zu schaffen, bei welchem die analoge Eingangsspannung nur während eines kurzen
anfänglichen Bruchteils des gesamten digitalen Umsetzzyklus verfügbar sein muß, nämlich während der Zeltspanne,
während welcher die erste Zifferr.stelle des analogen Zahlenwertes digitalisiert wird, um dadurch
eine schnelle und kontinuierlich wiederholbare Digitalisierung über eine Reihe von Ziffernstellen des Zahlenwertes
zu ermöglichen und die Ziffern in fortlaufender Reihenfolge zu liefern, wobei die höchstwertige Ziffernstelle
zuerst auftritt.
Diese Aufgabe wird bei einem Analog-Dlgltal-Umse!-
zer der eingangs genannten Art erfindungsgemäß durch den Gegenstands des Patentanspruchs 1 gelöst. Vorteilhafte
Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Ein Analog-Digital-Umsetzer gemäß der Erfindung hat
eine Einrichtung zur Umsetzung In eine digitale Form In
dem Ausgang eines Dlffereniialverstärkers, um den Ziffernwert
abzuleiten und auch die dem Verstärkereingang In Nullabgleich zu einem analogen Eingangssignal gelieferte
Rückkopplung, welche Rückkopplung eine Kompo- ί
nente enthält, die proportional dem abgeleiteten Ziffernwert des analogen Eingangssignals Ist, und eine dem
resultierenden arithmetischen Rest eines derartigen Ziffernwerts proportionale Komponente, welche Umsetzeinrichtung
ferner einen rezirkulierbaren Rest in analoger Form proportional zu der Restkomponente und multipliziert
mit der Ziffernbasis speichert, welcher Rest für das
analoge Eingangssignal an dem Ende jeder Umsetzperlode substituiert wird, um die Umsetzeinrichtung in
entsprechender Welse bei dem nächsten Ableitzyklus zu betütigen, welcher Prozeß wiederhol; wird, bis die
Umwandlung des analogen Signals zu einer vorherbe-Stirr.rritcr!
Anzsh! von Z!ffernstc!l?n fjuivheRfnhrt wurde.
Die Umsetzeinrichtung enthält einen Ziffernbasls-Verhaitnisteiler,
welcher mit dem Verstärkereingang rückgekoppelt ist, und welcher ein Kettennetzwerk mit einer
Zählersteuerung und einen Rückkopplungswlderstand
enthält, wobei das Kettennetzwerk Ir. Abhängigkeit von
der Zählung eines signalgesteuerten Oszillators veränderlicher Frequenz digital geschaltet wird, welcher sei- :i
nerseits proportional zu einem Verstärkerausgangssignal betrieben wird, welches einen Bezugswert spannungsproportional
zu der Ziffernbasis überschreitet, und wobei der rezlrkulierbare Rest In Form einer analogen Rückkopplung
von einem von zwei Kondensatoren wahlweise wäh- M rend aufeinanderfolgender Umsetzungsperioden proportional
dem Verstärkerausgangssignal abgeleitet wird, begrenzt auf einen oberen Wert, welcher der Ziffernbasis
proportional ist. Eine zusätzliche Rückkopplungseinrichtung unterdrückt in Abhängigkeit von einem Verstärker- J5
ausgangssignal, welches einen der Ziffernbasis proportionalen
Wert überschreitet, das Verstärkerausgangssignal während Umsetzperioden. Je nach den Eingangsund
Rückkopplungsverbindungen kann der Verstärker als Geradeausverstärker oder als Funktionsverstärker für -10
positive oder negative Eingangssignale arbeiten und Fehler hinsichtlich einer Gleichtaktunterdrückung vermeiden.
Eine virtuelle Erdung beider Differentialeingangsseiten des Verstärkers ermöglicht eine zyklische Korrektur
der differentiellen Verstärkungsdriftfehler.
Wie im folgenden noch näher erläutert werden soll,
wird beim Ableiten jeder Ziffer von der Zahl, welche ein
anzuzeigendes Analogsignal ausdrückt, der analoge Rest gespeichert und als die Eingangsgröße des Umsetzers für
den nächsten L'mr~tzungsvorgang substituiert. Die folgenden
Ziffern werden angezeigt, indem aufeinanderfolgende Ziffernspalten einer Nixie-Röhre oder dergleichen
Einrichtung in zeitlicher Beziehung mit den folgenden L'msetzperioden angeblendet oder abgetastet werden,
wodurch ein vollständiger Umwandlungszyklus gemacht wird, welcher zu der gewünschten Anzahl von Ziffernstellen
durchgeführt wird. Ziffernstellenwerte bei jedem L'msetzzyklus werden von einem Dekadenzähler abgeleitet,
der zum Umschalten der Abschnitte eines Ketten-Teilernetzwerks als eine Sprungfunktion-Spannungsquelle
dient. Der gesamte Umsetzzykius. wobei das Umsetzen in eine digitale Form auf die erforderliche
Anzahl von Stellen erfolgt, wird mit einer solchen Frequenz wiederholt, daß der Effekt eine kontinuierliche
stetige Anzeige des numerischen Werts der analogen Eingangsgröße ist. Eine Impulsgabe hinsichtlich des
Dekadenzähiers, welcher das Umschalten der Abschnitte
des Kettennetzwerkes steuert, erfolgt ferner durch einen spannungs- oder stromgesteuerten Oszillator, welcher auf
eine Verstärkerausgangsgröße anspricht, welche den ZIffernbaslswert In einer negativen Rückkopplungsschleife
überschreitet, um jede Umsetzungsphase oder Perlode zu beschleunigen, was Insbesondere bei größeren Ziffern
von Bedeutung Ist, ohne den Wert am Ende der Perlode
zu überschreiten.
Gemäß einem weiteren Merkmal können automatische Driltkorrekturen In Zwischenzyklen mit aufeinanderfolgenden
Digitalumwandlungen eines analogen Eingangssignals durch dieselbe Steuerlogik anstelle von oder
zusätzlich zu einem zusätzlichen Umsetzzyklus bewirkt werden.
Gemäß einem weiteren Merkmal kann das System an Spelcheranalogwerie entsprechend den aufeinanderfolgenden
Stellenwertzahlen angepaßt werden, welche die analoge Eingangsgröße kennzeichnen, und diese analogen
Werte können dann geeignet registlert oder wiedergegeben werden, gewünschtenfalls für eine unbegrenzte
Perlode. Indem sie wiederholt durch das System aufeinanderfolgend
durchgeleitet und Indem die Originalwerte davon dabei wieder gelöscht werden.
Anhand des in der Zeichnung dargestellten Ausführungsbelsplels
soll die Erfindung näher erläutert werden. Es zeigt
Flg. I ein bevorzugtes Ausführungsbelsplel eines
Analog-Plgltal-Umsetzers gemäß der Erfindung;
Flg. 1 ein Wellendiagramm zur Erläuterung der Arbeltswelse des Umsetzers in Flg. I; und
Flg. 3 ein schematlsches Diagramm eines abgewandelten
Ausführungsbeispiels, wobei eine analoge Speicherung der Ziffern erfolgt und eine Einrichtung zum Betbehalten
und Ausnutzen der gespeicherten Analogspannungen während einer unbegrenzten Zeitspanne gewünschtenfalls
vorgesehen sein kann, um das ursprüngliche analoge Eingangssignal anzuzeigen, nachdem es sich
änderte oder selbst wenn es nicht mehr am Eingang vorhanden ist.
Bei dem Umsetzer in Fig. I wird eine der Eingangsklemme 10 zugeführte positive analoge Eingangsspannung
zu der positiven Klemme 12 eines Verstärkers A1 durch eine anfänglich geschlossene Schalteinrichtung
weitergeleitet, welche in diesem Falle ein Feldeffekttransistor S1 ist. der normalerweise in den leitenden
Zustand vorgespannt ist. Die negative Eingangsklemme 14 des Verstärkers liegt in einer zu beschreibenden negativen
Rückkopplungsschleife und dient nur für den Fall, daß der Umsetzer mit einem positiven Eingangssignal
betätigt wird. Wenn jedoch der Eingangsklemme 10' ein negative Eingangssignal zugeführt wird, wird die pr .itive
Eingangsklemme 12 des Verstärkers durch den Feldeffekttransistor S, 1" geerdet und das analoge negative Eingangssignal
wird negativen Klemme 14 über den Feldeffekttransistor S,' zugeführt. Eine Abfühleinrichtung 16
für eine negative Polarität, die in dem negativen Eingang von der Klemme 10' vorgesehen ist, öffnet diesen Weg
durch den Schalter 5,' beim Fehlen eines negativen Eingangssignals
und unterbricht gleichzeitig den Leiter 18 durch Öffnen des Schalters St", so daß bei positiven
analogen Eingangssignalen (also beim Fehlen negativer Eingangssignale) nur die positive Eingangsklemme 12
des Verstärkers ein Eingangssignal erhält. Wenn die Eingangssignale negativ sind, wird das Eingangssignal von
der Klemme 10' der negativen Klemme 14 zugeführt und die positive Eingangsklemme 12 dieses Verstärkers wird
durch den Schalter S," geerdet, der nun in Sperrichtung vorgespannt ist. Bei beiden Betriebsfällen arbeitet der
Verstärker Λ, mit derselben relativen Eingangspolarität.
Es ist ersichtlich, daß bei einer Betriebsweise des Systems mit einem negativen Eingangssignal, wobei die
Klemme 12 durch den Schalter S," geerdet ist, der Verstärker
/I, als Operationsverstärker arbeitet, in welchem
die Rückkopplung eine abgeglichene Eingangsgröße beizubehalten sucht. Dies ist verständlich im Hinblick darauf,
daß die Verbindungsstelle 35 eine stromesummicrcndt.
Verbindungsstelle Ist, an welcher bei abgeglichenem Verstärker der Eingangsstrom /, durch den Widerstand
r, gleich den Rückkopplungsslrömen gemacht wird,
welche durch den Tellerwiderstand 32 fließen, das Teilernetzwerk 26 mit einer einzigen Dekade und den Transistor
Qt. Der Widerstandswert des Widerstands r, wird In
bezug auf den Widerstandswert des Widerstands 32 und das Netzwerk 26 so ausgewählt, daß diese Abgleichung
erzielt wird. Diese Elemente und Ihre Funktionen sollen im folgenden näher erläutert werden. Die folgende Beschreibung
wird verdeutlichen, daß die erste Ziffer des analogen Eingangssignals bestimmt wird, wobei die Eingangsklcmme
12 des Verstärkers geerdet ist, und die Eingangsklemme 14 virtuell geerdet gehalten wird. Als
Folge davon wird eine Fehlertendenz auf Grund einer ungenügenden Gleichtaktunterdrückung des Verstärkers
/Ii als Differential verstärker während der ersten Umsetzperiode
vermieden. Dies bedeutet, daß der Verstärker als Differentialverstärker in gleicher Weise auf Eingangssignale nahe dem Wert Null anspricht, wie er auf Signale
in der Nähe oder bei dem oberen Eingangsgrenzwert anspricht, wodurch ein Fehlereffekt eines auftretenden
Unterschieds von Eingangssignalwerten an den beiden Eingangsklemmen des Verstärkers vermieden wird, welche
nur durch eine Änderung des Signalwerts verursacht werden. Dieselbe Technik zur Beseitigung eines Gleichtakt-Fehlers
können gewünschtenfalls auch auf folgende Umsetzperioden ausgedehnt werden, wobei jedoch eine
kompliziertere Schaltungsanordnung erforderlich ist.
Es sei angenommen, daß ein Elngangsspannungsberelch
von VR, der In diesem Beispiel 10 Volt beträgt, eine
Verstärkerausgangsspannung e2, welche den Emittern der
betreffenden Transistoren Qt und Q, zugeführt wird,
gegen einen Bezugsspannungswert von VR (10 Volt) verglichen
wird, welcher dem Basisleiter 20 des Transistors zugeführt wird. Wenn e2 diesen Bezugswert überschreitet,
fließt Strom in den Kollektor des Transistors Q4,
wodurch sich eine sofortige negative Rückkopplung zu der Eingangsklemme 14 des Verstärkers mit einer Polarität
ergibt, die einem Anwachsen von e2 entgegensteht
und so anfänglich eine Sättigung des Verstärkers verhindert. Gleichzeitig damit fließt auch ein Kollektorstrom in
den Transistor Qs, wodurch der stromgesteuerte Oszillator 22 zur Zufuhr von Impulsen es zu dem Eindekadenzähler
24 aktiviert wird, und zwar mit einer zunächst großen Folgefrequenz, die sich beim fortschreitenden Abfall
der Verstärkerausgangsspannung e2 auf die Bezugsspannung
VR verringert. Bei einer Ansteuerung des Dekadenzählers
24 durch Impulse schaltet dieser durch aufeinanderfolgende Stufen, wobei die Zählerstufen die Schrittschalterfunktioncn
durchführen, wodurch folgende entsprechende Abschnitte des Kettenteilemetzwerks 26 mit
einer einzigen Dekade aktiviert werden. Das Netzwerk 26 dient als eine veränderliche Spannungsquelle mit .^istantem
Widerstand. Mit jeder Verschiebung oder Stufenänderung in dem Dekadenzähler 24 steigt die
Spannung des Teilernetzwerks schrittweise um einen digitalen Betrag, in diesem Falle um 1 Volt. Auf diese
Weise wird der anfängliche Beitrag des Transistors Qa zu
der gesamten negativen Rückkopplungsspannung e4 fortschreitend
verringert und schließlich durch die stufen
weise Erhöhung der Ausgangsspannung von dem Tellernetzwerk
26 ersetzt, solange das Verstärkerausgangssignal e2 weiterhin den Bezugswert VR überschreitet.
Wenn der schließliche stufenweise Anstieg der Spannung von dem Netzwerk 26 bewirkt, daß e2 unter VR fällt, verursacht
et zeltwellig einen Überausgleich des Eingangssignals ρ,, wobei jedoch ein anderer Abschnitt der Rückkopplungsschaltung
mit dem Widerstand 32, welche später noch beschrieben werden soll, in Funktion tritt, um
einen genauen Ausgleich zwischen et und ei wiederherzustellen.
Das Netzwerk 26 ist oder kann eine übliche Kettenschaltung
sein. Jeder Abschnitt des Neztwerks 26 Ist durch einen der Leiter In dem Kabel 28 mit einer Stufe
des Zählers 24 mit einer einzigen Dekade so verbunden, daß die Abschnitte des Tellernetzwerks kumulativ eingeschaltet
werden, wenn der Dekadenzähler durch sein Register durch aufeinanderfolgende Impulse von dem
stromgesteuerten Oszillator 22 durch seinen Bereich geschaltet wird. Wegen dessen Ansprechfunktion wird
der letzte Impuls einer Reihe von dem Oszillator 22 um den längsten Betrag von seinem Vorgänger verzögert, so
daß irgendeine Wahrscheinlichkeit vermieden Ist, die
genaue Einstellung des Zählers 24 zu überschalten, während die ersten Impulse der Reihe von dem Oszillator 22
In schneller Folge auftreten, um die durch den Zähler durchgeführte Umsetzung In eine digitale Form zu
beschleunigen. Das Netzwerk 26, das Im wesentlichen eine spezielle Form einer Potentiometerschaltung Ist,
erhält an der Klemme 30 eine regulierte Spannungszufuhr.
Das Netzwerk 26 ist in Reihe mit einem Teilerwiderstand 32 geschaltet, mit einem Widerstand gleich dem
7'fachen der Summe der Werte des Widerstands 32 und
des konstanten Ausgangswiderstands des Netzwerks 26, wobei η die digitale Basis (in diesem Falle 10) ist. Deshalb
hat das Netzwerk 26 einen Widerstand, der (in diesem Falle) gleich einem Neuntel desjenigen des Teilerwiderstands
32 ist. Der Widerstand 32 und das Netzwerk 26 dienen als Spannungsteiler mit einer Verbindungsstelle
34, die mit der Eingangsklemme 14 des Verstärkers At
verbunden ist. Im Ergebnis ist die Verbindungsstelle 34 eine summierende Verbindungsstelle für negative Rückkopplungs-Spannungskomponenten
von drei Quellen: (1) die Schaltung enthält Transistoren Q}, Q2 und Q1 hinter
dem Widerstand 32, (2) die Sprungfunktions-Spannungsquelle mit dem Netzwerk 26 und (3) der Transistor Q,
mit Sättigungssteuerung. An dem Ende jedes der aufeinanderfolgenden Umsetzvorgänge in digitale Form, welche
in einem mit A bis D bezeichneten Zyklus durchgeführt werden, führt die Verbindungsstelle 34 eine Rückkopplung
des folgenden Signals e4 (welches gleich e, ist),
das aus einer digitalen Komponente (z. B. die kumulative Summe von Inkrementen von einem Volt in dem Netzwerk
26) und einer Restkomponente zusammengesetzt ist. Diese Restkomponente ist ein Zehntel des Werts der
Spannung ej, welche dem Teilerwiderstand 32 zugeführt
wird. Die Spannung ei ist daran gehindert, VR (z. B.
10 '.OIt) zu überschreiten, und zwar durch die Klemmwirkung
des Transistors Qi, dessen Kollektor auf VR vorgespannt
ist, und dessen Emitter mit dem Emitter eines Verstärkertransistors Qi in Kaskade geschaltet ist, wobei
der Transistor Q1 als Treiberstufe dient. Die Basis des
Transistors Qi ist so angeschlossen, daß ihr das Verstärkerausgangssignal
e2 zugeführt wird.
Wenn deshalb der anfängliche Wert von e2 nicht auf
10 Volt ansteigt, weil das Eingangssignal ^1 selbst kleiner
als 1 Volt in dem dargestellten Fall ist, dann leiten die
Transistoren Q4 und Qs überhaupt nicht, welches der
Zustand Ist, bei dem die erste charakteristische Ziffer des
numerischen Werts der zugeführten analogen Eingangsgröße Null Ist. Deshalb Ist der Beitrag der Rückkopplungsspannung
an der Verbindungsstelle 34 von dem Netzwerk 26, ebenso ve η dem Trr.nssltor Q4, gleich Null,
und die gesamte Rückkopplungsspannung, die der Verbindungsstelle
34 zugeführt wird, 1st diejenige von e}
geteilt durch 10 In dem Tellernetzwerk 32, 26.
Wenn der erste Ziffernwert des analogen Eingangssignals ρ, die Zahl »eins« oder größer bis zu einem Maximum
von »neun« Ist, Ist der Verstärkereingang nicht ausgeglichen und die negative Rückkopplungsschleife
nicht stabilisiert, bis nach dem notwendigen Umsetzvorgang durch die Elemente 22, 24 und 26. Nach dem Erreichen
der Stabilisation enthält die Rückkopplungsspannung an der summerlenden Verbindungsstelle 34 nun die
Werte in Volt (?;) der numerischen Ziffer von dem Netzwerk
26 und den Wert In Volt von dem analogen Rest (e3
geteilt durch 10).
Es Ist wichtig als ein Merkmal der Erfindung, daß die
Restspannung e3 gleich dem tatsächlichen analogen Rest der Ziffer multipliziert mit der Ziffernbasis Ist, In diesem
Falle mit zehn, so daß ei gespeichert und durch den Verstärker
als das neue oder substituierte Eingangssignal zu dem Verstärker A\ rezirkuliert werden kann, um den
nächsten Umsetzvorgang durchzuführen. Für den zuletzt genannten Zweck wird während der ersten Umsetzperiode
der Wert von e, abgetastet und auf dem Kondensator 38 gehalten durch Leitung durch den Schalter Ss Im
geschlossenen Zustand, bei abgeschaltetem Schalter S2
(Feldeffekttransistoren). Durch Öffnen des Schalters Si
für Eingangssignale, durch Öffnen von S$ und Schließen
von S2, wird dann der gespeicherte analoge Rest wert e3
auf dem Kondensator 38 als substituierte analoge Eingangsspannung der Eingangsklemme 12 des Verstärkers
A ι zugeführt. Der Verstärker A ι gibt nun ein neues Ausgangsslgnal
ei ab, um einen anderen Umsetzvorgang einzuleiten, wobei der vorhergehende Rest selbst umgesetzt
wird. Bei diesem Vorgang wird die nächste oder zweite
Ziffer bestimmt und ein neuer Rest gebildet. Wenn er gebildet wird, wird er abgetastet und auf dem Kondensator
40 gehalten, wobei der Schalter S4 geschlossen und der Schalter S3 offen ist. Am Ende der zweiten Umsetzperiode
wird S4 geöffnet und S1 geschlossen, so daß die
neue in dem Kondensator 40 gespeicherte Restspannung nun als das sutsbltuierte Eingangssignal zu der Klemme
12 des Verstärkers A1 weitergeleitet wird, um den dritten
Umsetzvorgang zu beginnen, währenddem der Kondensator 38 wieder verfügbar 1st, den Rest abzutasten und zu
halten, der bei der Bestimmung der dritten Ziffer abgeleitet wurde.
Der Inverter 43 ermöglicht, daß die Schalter S4 und S5
durch denselben Gate-Leiter von der Steuerlogik 42 betätigt werden, wobei diese Schalter genau außer Phase
miteinander betätigt werden, wie in FI g. 2 angedeutet
ist. Es Ist deshalb ersichtlich, daß die Kondensatoren 38 und 40 abwechselnd dazu dienen können, eine Abtast-
und Haltefunktion für den Restwert durchzuführen, und daß beim Zuführen eines auf einem Kondensator gespeicherten
Werts als neue Eingangsgröße zu dem Verstärker Ai, der andere Kondensator eine Abtastfunktion ausübt
und den Wert des neuen Restwerts e3 speichert. Die
Schalter Si, S2, S3, und S5 (Feldeffekttransistorer) werden
durch die Steuerlogik 32 in Abhängigkeit von dem Zustand der aufeinanderfolgenden Stufen des Schieberegisters
44 betätigt werden, welches als ein Beispiel einer geeigneten grundsätzlichen Schaltersteuereinrichtung
oder eines Taktgebers für das gesamte System dient. Bei
diesem Beispiel hat das Schieberegister fünf Stufen und gibt eine Serie von fünf Taktimpulsen mit gleichem
Abstand an die Steuerlogik 42 ab. In typischer Welse
wird diese Serie mit einer Folgefrequenz von vierzig oder , mehr pro Sekunde erzeugt, so daß der Intermittierend
leuchtende Ziffernindikator, der später noch beschrieben werden soll, eine stetig sichtbare Anzeige liefert. Die
Steuerlogik 42 welche Irgendeine übliche logische Schaltung
enthalten kann, wandelt jede derartige Serie von Taktimpulsen vom Register 44 In mehrere Torimpulse
und Impulse um, die spezielle Phasenbeziehungen und eine spezielle Dauer haben, wie In Flg. 2 dargestellt ist.
Einer von diesen Ist der kurze Rückstellimpuls, welcher über den Leiter 46, dem Zähler 24 zugeführt wird, um
den Zähler am Ende jeder der aufeinanderfolgende».: Umsetzperloden zurückzustellen, welche In Fig. 2 mit
eins bis fünf etc. (Perlode der ersten bis fünften Ziffer
etc.) bezeichnet sind. Die Rückstellung tritt gleichzeitig
mit dem Anfang des ersten Torimpulses vom Register 44 auf, wodurch die Steuerlogik 42 einen Torimpuls CSi In
Flg. 2) zuführt, welcher den Schalter S1 schließt und die
erste Perlode einleitet, während der das analoge Eingangssignal e, dem Verstärker ι zugeführt wird. Die
zugeorndneten Weilenformen, welche den Schaltern S2,
S3, S4 und Ss zugeführt werden, sind In den darunterliegenden
Darstellungen in Fl g. 2 enthalten. Diese Wellenformen
steuern die Schalter aus Feldeffekttransistoren in einer solchen Welse, daß sie die aufeinanderfolgenden
Ziffernperioden einstellen, welche den gesamten Umwandlungszyklus ausmachen, wobei vier derartige
Ziffernperioden für den beschriebenen vierstelligen Umsetzer dargestellt sind. Eine fünfte Periode ist ebenfalls
in dem System vorgesehen, indem eine fünfte Stufe In dem Schieberegister verwandt wird (sie ist als die erste
Stufe dargestellt, könnte aber auch für diesen Zweck die letzte oder irgendeine mittlere Stufe sein), wodurch die
Steuerlogik 42 einen Torimpuls erzeugt, welcher den Schalter Si" für eine Zeitspanne zwischen aufeinanderfolgenden
Umsetzperioden leitend hält, so daß die Eingangsklemme 12 des Verstärkers momeir'an geerdet
wird. Gleichzeitig befindet sich das Netzwerk 26 auf der Spannung Null oder auf Erdungseinstellung des Eingangs.
Wenn beide Eingänge des Verstärkers A1 gleichzeitig effektiv geerdet sind, stellt Irgendein Ausgangssignal
e2 des Verstärkers eine Drift oder einen Fehler dar, der in der Einheit 43' abgefüllt und in einer geeigneten
Weise dazu verwandt wird, die Vorspannung oder eine entsprechende Steuermaßnahme in dem Verstärker
Ai vorbereitend für die nächste Periode einzustellen.
Diese Driftkorrektur erfolgt auf einer zwischenzyklischen Basis, so daß der Verstärker A1 praktisch dauernd korrigiert
bleibt gegenüber einer Drift, welche durch Temperaturänderungen oder andere Bedingungen verursacht
wurde, welche dessen Arbeitsweise als differentielles Ausgleichssystem für Eingangsgrößen beeinflussen. Ein
wichtiger Vorteil der Eichung des Verstärkers mit dem Netzwerk 26 in dem Erdungsweg der Eingangsklemme
14 besteht darin, daß die resultierende Eichkorrektur, welche durch die Korrektureinheit 43' bewirkt wird,
Driftverschiebungen bei Nulleinstellung des Kettennetzwerks selbst korrigiert, als ein Teil des gesamten Verstärker-
und Eingangssystems, welches für differentielle Driftabweichungen korrigiert wird.
— In Fi g. 2 ist die Wellenform ei und e4 für ein analoges
Eingangssignal mit einem numerischen Wert von 6,149 gezeichnet. Daraus ist ersichtlich, daß die Rückkopplungsspannung
e4 der Eingangsspannung des Verstärkers
/I, angepaßt ist. In der zweiten Periode, wobei der erste
charakteristische Ziffernwert abgezogen ist, wird der mit
zehn multiplizierte berechnete Rest nun als neuer analoger
Restwert im Maßstab des ursprünglichen Signals e, auftreten. Diese selbe Maßstabsänderung tritt in den folgenden
Perioden für die betreffenden Reste auf, die davon abgeleitet und durch den Verstarker rezirkuliert
werden. Das Diagramm zeigt für ei, wie die Ausgangsspannung
Pj des Verstärkers fortschreitend um Inkremente
in jeder Periode auf einen Endbetrag weniger als 10 Volt verringert wird, unter welchem keine weitere
Umsetzung stattfindet, und der zurückgehaltene Wert dann den Rest der Ziffer darstellt. Deshalb sind in der
ersten Periode mit einer ersten Ziffer »6« sechs Stufen der Verringerung von c2 vorhanden, wobei die letzte
Stufe die Zahl ι·> auf einen Wert verringert, welcher dem
Wert des Rests (0.149 in dem Beispiel) entspricht. In der
zweiten Periode, wobei der Rest nun durch die Zahl »1« ausgedrückt is·, erfoigt nur eine einzige Stufe zur Verringerung
von i'j auf den neuen Restwert von »0,049«. In der dritten Periode, wobei der Rest nun als »4« ausgedrückt
ist, treten vier Stufen bei der Verringerung von e>
auf den neuen Rest von »0,9« auf, wahrend In der letzten
oder vierten Periode neun Stufen zur Verringerung des Rests auf einen Wert »X« vorhanden sind, weicher selbst
nicht numerisch in dem Wiedergaberegister ausgedrückt wird, aber als ein analoger Wert während der letzten
Hälfte S der vierten Periode weitergeführt wird und mit einer Kathodenstrahlröhre gezeigt oder sonstwie nachgewiesen
werden kann, wenn dieser Wert angezeigt oder für irgendeinen Zweck herausgeholt werden soll. Dank
der Begrenzungswirkung durch den Transistor Q1, bezogen
auf die Spannung VR (10 Volt), erhält die Wellenform
der Spannung cj die dargestellte Form, wobei sie
den Haltewert von c2 nach dem Umsetzen annimmt, aber
wobei sie konstant auf 10 Volt während der Umsetzungsstuien
von et blc;b;.
Das Diagramm e< zeigt die Arbeitswelse des spannungsgesteuerten
Oszillators, welcher aufeinanderfolgende Impulse an den Zähler 24 mit einer fortschreitend
abnehmenden Anzahl während jeder Serie von Impulsen abgibt. Die Diagramme e„ bzw. e- zeigen die Änderung
der Spannung über den betreffenden, wahlweise wirksamen Kondensatoren 38 und 40 während der Abtast- und
Speicherperioden.
Das Diagramm e, zeigt die Funktion der stufenförmigen
Spannungserzeugung des Kettennetzwerks 26 mit einer einzigen Dekade in Abhängigkeit von der Arbeltsweise
des Zählers 24 mit einer einzigen Dekade, wobei der letztere periodisch zurückgestellt und dann auf die
umzusetzenden verschiedenen numerischen Werte zyklisch eingestellt wird.
Um eine kontinuierliche Anzeige der durch die digitale
Umsetzung hergestellten numerischen Form zu ermöglichen, sind die Umsetzperioden eins, zwei etc. in Fig. 2
In die erste und zweite Teile D bzw. S unterteilt. Die erste
Periode D wird für den Umsetzvorgang verwandt, während die zweite Periode für die Ausgabe Verwendung findet.
Für Ausgabezwecke sind Bänke von Nixie-Röhren vorgesehen, entsprechend den darzustellenden betreffenden
Ziffernstellen, also Einer. Zehntel, Hunderts·"' - '
Tausendstel in dem Beispiel. Die betreffenden Bänke von
Röhren werden aufeinanderfolgend während der betreffenden Perioden abgetastet oder aktiviert, mit Hilfe von
Anodenansterurigsstufen in der Abtaststeuereinrichtung
50, welche auf die zweiten Halbzyklen der aufeinanderfolgenden
Stufen des Schieberegisters 44 anspricht. Entsprechend numeriene Nixie-Röhren in den betreffenden
Bänken sind miteinander und mit einem der zehn Ausgangskanäle von der blnär-dlgltalumsetzenden Treiberstufe
60 In der dargestellten Welse verbunden. Deshalb Ist die Nummer der Röhre, die tatsächlich In Irgendeiner
Bank von Röhren wiedergegeben wird, gl;!ch der In der
Treiberstufe 60 In dem Augenblick gespeicherte Zahl, wenn die Anoden Uer Röhren In dieser Bank durch die
Einheit 50 ausgetastet werden.
Die Röhren, welche die Anzahl von Ziffern wledergeben, werden mit einer so schnellen Folgefrequenz (40
oder mehr Zyklen pro Sekunde) zum Leuchten gebracht und wieder ausgeschaltet, daß die Nachleuchtdauer den
Eindruck einer stetigen Relgstlerung In der Bildebene der Anzeigeeinrichtung ergibt. Wenn ferner die Elnschaltdauern
(gemessen durch die Dauer des S-TeIIs jedes Zyklus) so lange wie möglich gehalten werden, ergibt
sich ein optimaler Eindruck einer stetigen Beleuchtung.
Bei der Analyse der Arbeltswelse der Schaltung In
Flg. i 1st ersichtlich, daß die analoge Eingangsspannung
nur während der ersten Perlode jedes Umsetzzyklus zugeführt wird, und daß sie während der folgenden Ziffernperioden
nicht mehr angelegt wird. Deshalb sind Schwankungen der analogen Eingangsspannung, die
während eines gesamten Umwandlungszyklus auftreten könnten, ohne Einfluß auf die Ausgabeziffern, welhalb
das System einen Abtasteffekt oder einen stabilisierenden Effekt ausübt. Als ein Ergebnis dieser Eigenschaft des
Systems Ist dieses offensichtlich nicht nur In den Sendstellen
von Multlplexsystemen, sondern auch In den Empfangsstellen davon verwendbar, wobei In eine digitale
Form umzuwandelnde analoge Werte nur momentan und periodisch verfügbar sind. Bei solchen Verwendungsfällen
1st ein geeignetes snychronlslerendes Signal, welches der Multiplex-Operation zugeordnet Ist, zum
Auslösen des Zyklus des Schieberegisters 44 geeignet.
Wenn ein Umsetzzyklus am Anfang der automatischen Nuü-Elchperiode beginnt, hai das Netzwerk 26 die
Spannung Null oder eine geerdete Einstellung, während der Schalter Si" geschlossen Ist. Deshalb befinden sich
beide Eingänge 14 und 12 des Verstärkers A, gleichzeitig
effektiv auf Null, um einen effektiven Eingangswert Nu!! für den Verstärker A1 herzustellen, wodurch die Driftkorrekturschaltung
42 in geeigneter Welse die re'itive Versetzung
(auch Offset genannt) der Seiten des Differential-Verstärkers Ax einstellt, um durch eine Eichung dessen
Ausgangssignal e: auf Null zu verrringern.
Daraufhin schließt die Steuerlogik 42. welche durch das Schieberegister 44 betagt wird, die Schalter Si. S,'
und Si" und S<. während die anderen offen bleiben, urr.
so die erste Periode einzuleiten. Wenn das analoge Hingangssignal positiv ist. gelangt das Eingangssignal voider
Eingangsklemme 10 zu der positiven Eingangsklemme 12 des Verstärkers. Wenn das analoge Eingangs
signal negativ ist, schließt die Abfülleinrichtung 16 einer Weg über den Leiter 18 und über den Leiter zwischen ds
negativen Eingangsklemme 10' und dem Schalter Si", b.:
daß das negative Eingangssigna! die negative Klemme i-i
des Verstärkers erreicht, während der Schalter S," diapositive
Klemme 12 erdet. In jedem Fall hat der Eingang des Verstärkers eine solche relative Polarität, daß da?
Ausgangssigna! e; sofort ansteigt. Wenn bei dem angegebenen
Eingangsbereich (maximal 10 Volt) das Eingangssignal kleiner als 1 Volt Ist. reicht die negative Rückkopplung
über den elns-zu-zehn Spannungsteiler 32, 26 durch den Transistor Qi und Qi aus. um das Eingangssignal
von A\ aufzuheben, hei einem Ausgleich mit l.
gleich dem Eingangssignalwert und mit et zehn mal r4
Da der Zähler 24 heim Besinn der erctpn 7iffpr auf v.iü
zurückgestellt wurde, und da e2 auf einen Wert weniger
als 10 Volt anstieg (was nicht ausreicht, um die Vorspannung Vg an den Transistoren Qt und Q5 zu übersteigen),
gibt der Oszillator 22 keine Ausgangsimpulse ab, und der Zähler 24 bleibt auf Null. Deshalb wird bei einem Übergang
von der der Umsetzung dienenden Teilperiode D zu der Abtastung bzw. Ausgabe dienenden Teilperiode 5 der
ersten Periode durch das Schieberegister, die erste Bank der Röhre durch die Schaltung 50 abgetastet und Nuil
wird als der erste Ziffernwert der analogen Eingangsgröße angezeigt.
Während der ersten Periode ist der Schalter S5
geschlossen und der erreichte Wert von e, wird abgetastet und in dem Kondensator 38 als Spannung e6
gespeichert, was den Rest der ersten Ziffer kennzeichnet. Daraufhin werden die Schalter 5Ί, S/ und S1" für den
Signaleingang geöffnet und die Restspannung des Kondensators 38 wird an die positive Eingangsklemme 12 des
Verstärkers (unabhängig davon, ob das analoge Eingangssignal positiv oder negativ war) über den Schalter
Si übertragen, der jetzt geschlossen ist. Gleichzeitig wird
der Schalter Ss geöffnet und der Schalter S4 geschlossen,
während der Schalter S3 offenbleibt, um die zweite Periode einzuleiten, wobei irgendein sich ansammelnder
Rest e, nun abgetastet und in dem Kondensator 40 gespeichert wird.
Bei dem gerade beschriebenen Ablauf ist ein erster Ziffeni·
teilenwert Null für das analoge Eingangssignal angenommen, während bei dem gewählten Beispiel das
analoge Eingangssignal gleich dem dargesteilen Wert 6,149 (Fig.2) Ist. Bei diesem numerischen Beispiel wäre
mit dem Beginn der ersten Periode die Ausgangsspannung e2 des Verstärkers über 10 Volt angestiegen, um
Strom in den Kollektoren der Transistoren Qt und Qi
abzuziehen. Der Transistor Qt liefert sofort eine negative
Rückkopplung, um eine Sättigung des Verstärkers A1 zu
verhindern. Der Transistor Qs aktiviert den stromgesteuerten
Oszillator 22, um den Zahler 24 Im Impulsbetrieb zu betätigen. Mit einem numerischen Wert von sechs für
die erste Ziffer des analogen Eingangssignals werden sechs Impulse von dem Oszillator 22 an den Zähler 24
geliefert, wodurch sechs Stufen von 1 Volt in dem Netzwerk 26 auftreten, das als eine Stufen-Spannungsquelle
mit konstantem Widerstand wirkt. Mit der letzten der sechs Stufen In dem Ausgang ei der Schaltung 26, erfolgt
nun ein Abfall der Spannung e, , welche durch den Transistor
Qi In der Zwischenzeit auf 10 Volt festgehalten
wurde, auf einen Wert von e,, welcher das Zehnfache des
Rests darstellt, so daß die Summe von 6VoIt und '/,0 von e>, welche an der summierenden Verbindungsstelle
34 auftritt, eine resultierende Rückkopplung e, erzeugt, welche das Eingangssignal <ί ausgleicht, um A1
abzugleichen und die Rückkopplungsschleife zu stabilisieren. Der Transistor Qa liefert jeweils weniger Rückkopplungsstrom
während der stufenweisen Erhöhung des Ausgangsstgnals des Netzwerks 26. In gleicher Weise
fällt der Transistor Q, zurück, um die Impulse zu verringern,
mit welcher der Oszillator 22 den Zähler 24 beaufschlagt. Bei dem Übergang der Phase D auf die
Abtastphäse S der ersten Perlode wird die erste Bank der
Röhren ausgetastet, wobei der Zähler 24 sechs mal durch den Oszillator 22 betätigt wurde, weshalb die Zahl »6« an
der ersten Ziffernstelle angezeigt wird.
Zu Beginn der zweiten Perlode wird der Zähler durch die Steuerlogik zurückgestellt und die Schalter S1 und St
werden geöffent. S5 wird geschlossen, während Sj und S·,
Si, und Si" geschlossen bleiben, so daß das Restsignal r,
(jetzt e4), das In dem Kondensator gespeichert ist, die
Eingangsklemme 12 mit dem zehnfachen ursprünglichen Restwert (festgestellt an der Verbindungsstelle 34) zugeführt
wird, wodurch der Umsetzer mit Vollaussteuerung betätigt wird, um den zweiten Dezimalstellenwert des
analogen Eingangssignals in eine digitale Form umzuwandeln. In gleicher Weise wiederholt sich die Sequenz
'für jede der aufeinanderfolgenden Perioden, um genau die folgenden Ziffernstellenwerte des analogen Eingangssignals abzuleiten, was bis zu der gewünschten Anzahl
ίο von Dezimalstellen durcheeführt wird. Nachdem die
letzte Dezimalstelle gefüllt ist, was von der Anzahl von charakteristischen Stellen abhängt, auf die der Vorgang
durchgeführt wird, speichert der Kondensator 38 oder 40 einen schließlichen Rest, der gewünschtenfalls angezeigt
werden kann, beispielsweise durch einen Kathodenstrahlozilloskop oder durch einen Prüfdetektor. Die Anzahl
von Dezimalstellen, auf welche die Umsetzung eines Eingangssignals durchgeführt werden kann, ist nicht
begrenzt, ausgenommen durch Geräusch und durch die Genauigkeit des Netzwerks 26.
Bei der ir. Fi g. 3 dargestellten abgewandelten Ausführungsform
findet das grundsätzliche Umsetzersystem in Fi g. 1 Verwendung und ist in vereinfachter Welse dargestellt,
wobei entsprechende Teile entsprechende Bezugszeichen tragen. Durch Fig. 3 soll eine Anordnung erläutert
werden, welche eine analoge Speicherung der Ziffernstellenwerte des Eingangssignals ermöglicht, sowie
eine fortgesetzte Aufrechterhaltung und Wiedergabe der gespeicherten Ziffernwerte, falls das analoge Eingangssignal
von dem System entfernt wird, unterbrochen oder in seinem Wert geändert wird.
Zur Vereinfachung der Darstellung ist angenommen, daß die Steuerlogik 42' eine Einrichtung zur Steuerung
der logischen Schaltungen enthält, äquivalent zu dem Schieberegister 44 in der vorangegangenen Beschreibung,
während die Verbindungen der Steuerlogik zu den verschiedenen Schaltern nicht dargestellt sind, weil die
Steuerfunktionen und die Schaltung aus der Beschreibung ersichtlich sind. Der normalerweise geschlossene
Schalter S10 Ist zwischen die Eingangsklemme 12 und die
Abtast- und Speicherschaltung mit den Kondensatoren 38 und 40 eingeschaltet. Der normalerweise offene Schalter
Si ι ist in die Leitung 160 auf einer Seite einer Bank
von Speicherkondensatoren 62, 64, 66 und 68 für Zlffernwerte (bei Annahme von einer Ausgabe von vier Ziffernstellen)
eingeschaltet und der Schalter Sn ist in diesem Leiter auf der anderen Seite einer derartigen Bank
eingeschaltet und führt zu einem sekundären Ausgang des Netzwerks 26. Die gegenüberliegenden Seiten der
Kondensatoren 62, 64,66 und 68 sind Ober normalerweise offene Schalter Su, Su, Sn bzw. Su mit Erde verbunden.
Beim Betrieb bleiben die Schalter S<
und S10 offen,
wenn es erwünscht Ist, eine Anzeige In der Anzeigeröhre
zu halten, welche auf gespeicherten Anplogwerten des Signal für die betreffenden Ziffernstellen basiert, die In
den Kondensatoren 62, 64, 66 und 68 für die betreffenden vier Ziffernstellen der Ausgabe gespeichert sind. Während
der ersten Periode nach der Einleitung der Phase D. wird die über dem Kondensator 62 gespeicherte Spannung
dem Verstärkereingang 12' durch Schließen des Schalters S1 1 zugeführt, wobei S10 und Sn offen sind. Dies
erhöht den entsprechenden digitalen Spannungsanstieg In dem Netzwerk 26 auf einen Wert, welcher der Ladung
des Kondensators 62 entspricht, welche den ersten Zifferns;ellenwert
des ursprünglichen Eingangssignals kennzeichnet Beim Beginn der Abtastphase S der ersten
Perlode, um eine Ausgabe wie In Flg. 1 zu erzeugen,
wird Si, geöffnet und S1- geschlossen, während Su
geschlossen bleibt. Dies ergibt eine Rückkopplung zu dem Kondensator 62, wodurch irgendein geringer
Ladungsverlust des Kondensators 62 während der Periode D kompensiert wird, in welcher davon der Verstärker
A ι betätigt wurde. Diese selbe Folge tritt während der zweiten Periode auf, jetzt in Bezug auf den Kondensator
64 und den Schalter Su, wodurch der zweite Ziffernstellenwert
gekennzeichnet wird, der in das Systems zurückgekoppelt werden soll, um die Zahlenausgabe zu
betätigen. Diese Folge wird durch die verbleibenden Ziffernstellen
wiederholt.
Nach der vorangegangenen Beschreibung der Art. in welcher eine Fortsetzung der Speicherung erfolgt und
eine Ausgabe des ursprünglichen analogen Eingangssignals in digitaler Weise erfolgt, nachdem dieses entfernt
oder geändert wurde, soll im folgenden die An und Weise beschrieben werden, wie die geeignete Aufladung
der Kondensatoren 62, 64, 66 und 68 erfolgen kann, um die Funktionen der fortgesetzten Speicherung und Ausgabe
vorzubereiten. Diese Phase wird durch die Steuerlogik derart programmiert, daß während der normalen
ersten Periode, wobei die Abtast- und Speicherschaltung tätig ist und der Schalter Sio geschlossen wird, der Schalter
Sn dann offen ist, während der Schalter S^-
geschlossen wird und bleibt, wenn die folgenden Umsetzschritte in der betreffenden ersten, zweiten, dritten
und vierten Periode auftreten. Während der ersten Periode, wenn das Netzwerk 26 eine Spannung erzeugt,
welcui? dem ersten ZilTemstellenwert des zugeführten
Eingai:?ssignals e, entspricht, wird der Schalter S12
geschlossen, um eine Spannung in dem Kondensator 62 anzusammeln, weiche der angesammelten Spannung entspricht,
die durch das Netzwerk 26 erzeugt wurde. Am
ίο Ende der ersten Periode ist der Schalter Si2 geöffnet, so
daß die Ladung des Kondensators 62 konstant bleibt. Beim Beginn der zweiten Periode ist der Schalter Sn
geschlossen, so daß der Kondensator 64 eine Ladung sammelt, welche der Spannung entspricht, die durch das
ι "j Netzwerk 26 während der zweiten Periode erzeugt wurde.
Die Folge wird während der folgenden Perioden im Hinblick auf die Kondensatoren 66 bzw. 68 fortg.~-.etzt, so
daß am Ende der Umsetzfolge des Systems bei dessen normaler Arbeitsweise (die in Verbindung mit Fig. 1
χ und 2 beschrieben wurde) die Kondensatoren 62, 64, 66
und 6S Anaiogwerte von Spannungen speichern, welche
den betreffenden Ziffernstellenwerten des zugefühnen analogen Eingangssignals c, entsprechen.
Hierzu 3 Blatt Zeichnungen
Claims (16)
1. Analog-Digital-Umsetzer mit einem Differenzverstärker mit zwei Eingängen und einem Ausgang,
bei welchem während der Dauer der Bildung der ersten Ziffemstelle das analoge Eingangssignal über
Kopplungsanordnungen an einem der Eingänge angelegt wird und während der Dauer der Bildung jeder
folgenden Ziffemstelle statt des Eingangssignals das Restsignal, wie es am Eingang während der Bildung
der vorhergehenden Ziffemstelle erhalten worden ist, von einer Speicheranordnung aus die Eingänge angelegt wird, wobei durch Subtrahieren vom Eingangssignal oder von einem vorhergehenden Restsignal der
Analogwert der zu bildenden Ziffemstelle, der Analogwert der Differenz des Stellenwerts, multipliziert mit der Ziffernbasls, und das Eingangssigna; oder
das vorhergeiiende Restsignal vom Ausgang des Differenzversiärkers als Restsigtia! erhalten wird, ge-
kennzeichnet durch einen digitalen Rückkopplungsweg (05, 22, 24, 26), der zwischen den Ausgang
des Differenzverstärkers (Ai) und einen der Eingänge des Differenzverstärker Wi) geschaltet ist, wobei der
digitale Rückkopplungsweg jeweils für die Dauer der Bildung einer Ziffernstelle betätigbar ist, so daß,
solange das Ausgangssignal (e2) des Differenzverstärkers (Ai) nicht unter einen vorgegebenen Pegel fällt, .
die zu bildende digitale Ziffemstelle zunehmend höhere Wert<
einnimmt und der entsprechende Analogwert an den einen Eingang des Differenzverstärkers [Ai) als ein erstes Rücxkopplungsslgnal angelegt wird, ferner durch Mnen weiteren Rückkopplungsweg (Q,, Qu 32), der in ähnlicher Weise zwischen den Ausgang und den einen Eingang des Diffe-
renzverstärkers (Ai) geschaltet Ist, und über den
jeweils für die Dauer der Bildung einer Ziffernstelle des Ausgangssignals des Differenzverstärkers (A,).
welches als Restsignal dient, ein Komplementärwert des mit der Ziffernbasls multiplizierten Restsignals als
das zweite negative, analoge Rückkopplungssignal a.i dem einen Eingang des Differenzverstärkers (A1)
betriebsbereit anliegt, wobei die Speicheranordnung (38) mit dem weiteren Rückkopplungsweg (Q-.. Q1. 32)
verbunden ist. um nach Bildung einer Ziffemstelle das analoge Restsignal (e,) zu speichern, das schließlich
während der Dauer der Ziffemstelle erhalten worden ist, und durch eine Steuereinrichtung (42, S-. Si.
Si', Si" . . .). die mit der Speicheranordnung (38) verbunden
ist. um in der folgenden Ziffernperiode das letzte analoge Restsignal als das folgende analoge Eingangssignal
an den Differenzverstärker (Ai) anzulegen und diesen dadurch erneut zu betätigen, um den Z.iffernwert
mit der nächstfolgenden, niedrigeren Wertigkeit zu erhalten.
2. Umsetzer nach Anspruch 1. dadurch gekennzeichnet, daß die umsetzende Einrichtung einen /Iifernbasis-Verhältnisteller
(26, 32) enthält, der rückgekoppelt zu dem Eingang vorgesehen ist, daß tier Teilor
erstens einen Restwiderstandsteil (32) enthält, an den n0
ein Signal angelegt wird, das proportional den; V-jrstarkerausgangsslgnal
ist. aber mit einem oberen
Grenzwert begrenzt ist, der proportional der Ziffernbasls ist, und daß zweitens ein umsetzendes Netzwerk
als RUckkopplungsquelle (26) betätigbar ist. um clun.h f>ZIffern
charakterisierende Inkremente auf einet! ^- ort
der Rückkopplung anzusammeln, der porpnrüiMi.i!
dem ersten /.11lernwert Ist, und daß das umsetzende
Netzwerk einen Widerstand hat, der auf denjenigen des Restwiderstandsteils (32), bezogen ist, sowie eine
zugeordnete Einrichtung (Qs, 11, 24) zur Betätigung des umsetzenden Netzwerks in Abhängigkeit von
einem Signal, das proportional dem Verstärkerausgangssignal ist, welches einen zu der Ziffernbasis proportionalen Wert (Vg) überschreitet.
3. Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß die zugeordnete Einrichtung einen
Oszillator (22) enthält, der eine Sequenzschalteinrichtung (24) betätigt, daß der Oszillator mit einer Folgefrequenz betätigbar ist, welche direkt auf das zuletzt
erwähnte Signal bezogen ist, das proportional dem Verstärkerausgangssignal ist, welches einen Wert
überschreitet, der proportional der Ziffernbasls ist, und daß das umsetzende Netzwerk (26) ein Ketten:eilemetzwerk mit konstantem Widerstand enthält, das
in einer Folge durch die Schalteinrichtung geschaltet wird und in einer Umsetzphase betätigbar ist, um Ziffernwerte des Eingangssignals stufenweise anzusammeln, bis der Verstärkereingang abgeglichen lsi.
4. Umsetzer nach Anspruch 3, gekennzeichnet durch eine abwechselnde Rückkopplungseinrichtung
(QO, welche auf das Signal anspricht, welches proportional dem Verstärkerausgangssignal ist, das einen
Wert (Vg) überschreitet, der proportional der Ziffernbasis ist, welche Einrichtung mit dem Verstärkereingang (14) verbunden ist, um eine Erhöhung des Ausgangssignals während der Umsetzphase zu unterdrükken.
5. Umsetzer nach Anspruch 4, gekennzeichnet durch eine Einrichtung (44, 50, 60), welche in Beziehung auf die Beendigung der Schaltsequenz der
Schalteinrichtung (24) bei Beendigung der Umsetzphase betätigbar Ist, um den abgeleiteten Ziffernwert
des Verstärkereingangs auszugeben.
6. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß der Verstärker dlfferentiell bezogene
Eingänge (12, 14) hat, daß eine \ arblndungselnrlchtung (Si. Si', Si", 16) so angeordnet ist, daß während
zumindest einer Periode die Umsetzeinrichtung und das Eingangssignal summierend in abgeglichener
Beziehung zu einem der differentlell bezogenen Ein gänge angeschlossen werden, während der andere der
differentlell bezogenen Eingänge mit einer Stelle (18) konstanten Potentials verbunden wird, um den Verstärker
als Funktionsverstärker zu betätigen.
7. Umsetzer nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Umsetzeinrichtung
(.·!,. Qi, 22. 24, 26; Q,. Qt, Q2, 32). die während
einer Periode betätigbar ist, um von einem ursprünglichen analogen Signal einen ersten Ziffernwert und ein analoges Restsignal abzuleiten, die
zusammen das ursprüngliche analoge Signal charakterisieren, welches analoge Restsignal über die Periode
hinaus gespeichert wird, durch eine Schalteinrichtung
(42, 43, S4, S<, S:. S.t. Si) zur aufeinanderfolgenden
Zufuhr des ursprünglichen analogen Signals zu der Umsetzeinrichtung während einer ersten Periode, und
danach des gespeicherten analogen RsstSignills WUh =
rend einer folgenden Periode, wobei das analoge Rest-Mgnal
eine Signalgröße, hat, die das »-fache derjenigen
Ue-; ursprünglichen analogen Signals beträgt, wobei η
die Ziffernbasis ist, und durch eine Ausgangseinrichlung
(60, 5D), die in Abhängigkeit von der Umsetzelnrichtung
hclällghar ist. um die aufeinanderfolgend1
angeleiteten Ziffernwerk' auszunutzen, welche das ur-■.piimglk-'ne
analoge Signal charakterisieren.
8. Umsetzer nach Anspruch 7, dadurch gekennzeichnet, daß die Schalteinrichtung die Funktionen
der Ableitung des Umsetzens und der Bildung des analogen Restsignals während einer Anzahl von Perloden
durchführt, um die digitale Umwandlung auf eine vorherbestimmte Zahl von Ziffernstellen durchzuführen,
und daß die Umsetzeinrichtung zwei Speichereinrichtungen
(38, 40) für analoge Restsignale enthält, die wahlweise während aufeinanderfolgender Perioden
betätigbar sind, wobei während jeder Perlode eine die- ι ο
ser Einrichtungen das neu abgeleitete Restsignal speichert, während die andere das gespeicherte Restsignal
der unmittelbar vorhergehenden Periode abgibt.
9. Umsetzer nach Anspruch 8, dadurch gekennzeichnet, daß die Ausgangseinrichtung eine Anzel- is
geelnrlchtung mit Nlxif.-Röhren enthält, daß die
Schalteinrichtung während aufeinanderfolgender Perioden in schnellen Folgezyklen arbeitet, und daß
die Einrichtung zur Ausnützung der Ziffernwerte eine Bank von wahlweise erregbaren Anzeigeeinrichtungen
in der Form von Nixle-Röhren enthält, die mit einer Einrichtung (44, 50) synchron mit der Schalteinrichtung
betätigt werden, um die einzelnen Röhren in einer bestimmten zeitlichen Folge in Beziehung auf
die Perioden zu erregen.
10. Umsetzer nach Anspruch 9, dadurch gekennzeichnet, daß die Anzeigeelemente bildenden Röhren
zur Wiedergabe der Ziffernwerte wahlweise abgetastet werden.
11. Umsetzer nach Anspruch 8, gekennzeichnet
durch eine synchron mit der Schalteinrichtung gesteuerte Einrichtung, welche eine Anzahl von Speicherelementen
(62,64, 66, 68) enthält, entsprechend der Zahl von Ziffernstellen, und die betätigbar sind, um die
betreffenden Ziffernstellen in analoger Form zu speiehern.
12. Umsetzer nach Anspruch 11, gekennzeichnet durch eine Einrichtung (S12 ■ .. Si5, S11, 60, S,a) zum
Rezirkulieren der gespeicherten analogen Ziffernwerte in einer bestimmten Folge zu der Umsetzeinrichtung,
wobei das ursprüngliche analoge Signal entfernt Ist, um das umgewandelte Ausgangssignal aufrecht zu
erhalten, das auf den Wert des ursprünglichen analogen Signals zum Zeitpunkt dessen ursprünglicher
Zuleitung zu dem Umsetzer bezogen ist.
13. Umsetzer nach Anspruch 7, gekennzeichnet durch eine Einrichtung [Sn . . . S,5, Sn, 60, Si0) zum
Rezirkulieren der gespeicherten analogen digitalen Werte In einer geordneten Reihenfolge zu der Umsetzeinrichtung,
wob?· das ursprüngliche analoge Signal entfernt 1st, um das Umwandlungs-Ausgangsslgnal
unter Bezug auf den Wert des ursprünglichen analogen Signals zum Zeitpunkt dessen ursprünglicher
Zufuhr zu dem Umsetzer zu halten.
14. Umsetzer nach Anspruch 7, dadurch gekennzeichnet, daß die umsetzende Einrichtung einen Verstärker
[Ai) mit einem Eingang (12), dem das ursprüngliche analoge Signal zugeführt wird, einen
Ausgang (ei) und eine negative Rückkopplungsschlelfe
enthält, die einen signalgesteuerten Oszillator (22) aufweist, der einen Zähler (24) betätigt, daß ein
Tellernetzwerk (26) eine Anzahl von Abschnitten hat,
die aufeinanderfolgend in dieser Schleife entsprechend dem Zählstand des Zählers verbunden werden, um ein
digital abgestuftes negatives Rückkopplungssignal zu erzeugen, das in winer aufhebenden Beziehung dem
ursprünglichen analogen Eingangssignal zugeführt wird, daß die durch aen Oszillator gesteuerte Abstufungsrate
abnimmt, wenn das den Oszillator steuernde Ausgangssignal des Verstärkers während jeder Zählperiode
ebnimmt, und daß eine zusätzliche Rückkopplungseinrichtung
(öi, öi, Q1, 32) vorgesehen ist, welche
das analoge Restsignal führt, das während jeder Periode abgeleitet wurde, und welches als negative
Rückkopplung zusätzlich zu dem digital abgestuften negativen Rückkopplungssignal weitergeleitet wird.
15. Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf eine
vorherbestimmte Zahl von Ziffernstellen in eine digitale Form umgesetzt wird, indem gemeinsame umsetzende
und resteableitende Schaltungen Verwendung finden, daß zuerst ein ursprüngliches analoges Signal
der Einrichtung zur Ableitung einer ersten Ziffer und dessen analogem Rest zugeführt wird, daß dann der
Einrichtung das analoge Restsignal zugeführt wird, effektiv multipliziert mit der Ziffernbasis und substituierend
für das ursprüngliche analoge Signal, um die nächste. Ziffer abzuleiten.
16. Umsetzer nach einem &.·.- vorhergehenden
Ansprüche, dadurch gekennzeiciirst, daß eine
Umwandlung in eine vorherbestimmte Zahl von Ziffernstellen durch eine umsetzende Schaltung erfolgt,
die eine Einrichtung zur Ableitung des Ziffernwerts eine·, zugeführten analogen Signals und des analogen
Restwerts davon aufweist, daß während jeder folgenden umsetzenden Perlode das analoge Restsignal
gespeichert wird, und daß die betreffenden Restsignale der Einrichtung in der folgenden Periode
wieder zugeführt werden, um die digitale Umsetzung bis zu einer vorherbestimmten Zahl von Ziffernstellen
durchzuführen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84141469A | 1969-07-14 | 1969-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2034301A1 DE2034301A1 (de) | 1971-02-18 |
DE2034301C2 true DE2034301C2 (de) | 1983-08-11 |
Family
ID=25284831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702034301 Expired DE2034301C2 (de) | 1969-07-14 | 1970-07-10 | Analog-Digital-Umsetzer |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS572212B1 (de) |
CA (1) | CA930066A (de) |
DE (1) | DE2034301C2 (de) |
FR (1) | FR2060040B1 (de) |
GB (1) | GB1302231A (de) |
NL (1) | NL156874B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE793746A (fr) * | 1972-01-11 | 1973-07-09 | Sercel Rech Const Elect | Amplificateur d'echantillons de signaux analogiques avec reglage de gain automatique |
DE4007988A1 (de) * | 1990-03-13 | 1991-10-24 | Rexroth Mannesmann Gmbh | Verfahren zur digitalen signalverarbeitung in einem rechner |
CN111611717B (zh) * | 2020-05-27 | 2023-04-07 | 中国科学技术大学 | 用于模拟多位宽数码管特性的显示装置及方法 |
-
1970
- 1970-01-20 CA CA072624A patent/CA930066A/en not_active Expired
- 1970-02-05 NL NL7001644A patent/NL156874B/xx not_active IP Right Cessation
- 1970-03-13 GB GB1218270A patent/GB1302231A/en not_active Expired
- 1970-04-09 JP JP3046570A patent/JPS572212B1/ja active Pending
- 1970-06-17 FR FR7022333A patent/FR2060040B1/fr not_active Expired
- 1970-07-10 DE DE19702034301 patent/DE2034301C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1302231A (de) | 1973-01-04 |
CA930066A (en) | 1973-07-10 |
NL7001644A (de) | 1971-01-18 |
DE2034301A1 (de) | 1971-02-18 |
NL156874B (nl) | 1978-05-16 |
FR2060040A1 (de) | 1971-06-11 |
JPS572212B1 (de) | 1982-01-14 |
FR2060040B1 (de) | 1981-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2220878A1 (de) | Schaltungsanordnung zur digitalen frequenzmessung | |
DE1762465B2 (de) | Analog Digital Umsetzer mit einem Integrator | |
DE2810519C2 (de) | Verfahren zur Analog/Digital-Umwandlung unter Verwendung eines Spannungs/Frequenzwandlers | |
DE2053116B2 (de) | Schaltungsanordnung zur kompensation von amplitudenfehlern in bildsignalen | |
DE2129427A1 (de) | Anzeigevorrichtung mit einer Kathodenstrahlroehre | |
DE1939058A1 (de) | Analog-Digital-Umsetzer | |
DE2923026A1 (de) | Verfahren und anordnung zur analog/digital-umsetzung | |
DE1290181B (de) | Analog-Digital-Umsetzer | |
DE2329647A1 (de) | Schaltungsanordnung zum messen des frequenzganges | |
DE2034301C2 (de) | Analog-Digital-Umsetzer | |
DE2626899B2 (de) | Verfahren und Vorrichtung zur Genauigkeitsüberprüfung eines Analog-Digitalwandlers | |
DE2064513A1 (de) | Nach dem Impulszahlverfahren arbei tender, selbsteichender Analog Digital Umsetzer | |
DE2155128C3 (de) | Digitale Phasenregelanordnung | |
DE2547725A1 (de) | Analog-digital-wandler | |
DE2946000A1 (de) | Integrierende analog-digitalwandlerschaltung | |
DE2615162B1 (de) | Schaltungsanordnung zur Linearisierung der Ausgangssignale von Messfuehlern | |
DE2158012C3 (de) | Schaltungsanordnung im Anzeigeteil eines Elektronenrechners | |
DE2137126A1 (de) | Verfahren zur Abtastung eines vor gegebenen Prozentsatzes von Signalen aus einer Signalfolge mit unterschiedlicher Amplitude | |
DE2362853C3 (de) | Schaltung zur digitalen Anzeige der empfangenen Sender in einem Überlagerungsempfänger | |
DE2826314A1 (de) | Analog-digital-wandler | |
DE2634133C2 (de) | Schaltungsanordnung zum digitalen Bestimmen einer Belichtungssteuerungsinformation in einer Kamera | |
DE2743410A1 (de) | Verfahren und anordnung zur zeitlichen stabilisierung periodischer abtastimpulse und anordnungen zur durchfuehrung des verfahrens | |
DE2363873A1 (de) | Anordnung zur dichtebestimmung | |
DE2055278B2 (de) | Funknavigationsempfänger für harmonische Frequenzen mit digitalem Streifenidentifizierungs-Phasenvergleich | |
DE2400285C2 (de) | Auswerteeinrichtung für frequenz- oder periodendaueranaloge Meßsignale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |