DE2022254C3 - Schaltkreis für einen digitalen Zuordner und aus solchen Schaltkreisen aufgebauter Zuordner - Google Patents

Description

Die Erfindung betrifft einen Schaltkreis, der zum ss Aufbau digitaler Zuordner zwecks Codeumsetzung in der Technik der integrierten Schaltungen besonders geeignet ist.

Mit der Technik der integrierten Schaltungen können tausende von Bauelementen auf einer Halbleiterunterlage, die vorher nur für ein Bauelement benutzt wurde, untergebracht werden. Durch die Verringerung der Abmessungen und die Erhöhung der Packungsdichte werden die elektrischen und thermischen Eigenschaften, welche den Entwurf solcher Schaltungen beeinflussen, (>s geändert. Wenn z. B. die Größe eines MOS-Feldeffekt-Transistors verringert wird, nimmt die kleinste erzielbare Impedanz zwischen den Hauptelektroden desselben zu. Durch die größere Packungsdichte wird die Streukapazität verringert und die mittlere zulässige Verlustleistung jedes Bauelementes herabgesetzt Ferner wird die Anbringung der Zuleitungen immer schwieriger.

Die bekannten, aus einzelnen Bauelementen aufgebauten Zuordner verwenden oft Kombinationen der üblichen logischen Schaltkreise. Diese Schaltkreise wie Dioden, Widerstände und Transistoren benötigen einen Ruhestrom von einer Energiequelle. Wenn eine integrierte Schaltung in dieser bekannten Weise aufgebaut würde, so müßte die von der Energiequelle herrührende Energie auf der Halbleiterunterlage vernichtet werden, wodurch die erzielbare Packungsdichte begrenzt wäre. Ferner hat der Aufbau eines Zuordners aus solchen logischen Schaltkreisen den Nachteil, daß mehr Bauelemente als unbedingt nötig, verwendet werden. Die nötigen Zuleitungen für die elektrische Energie komplizieren den Aufbau zusätzlich.

In integrierten Schaltungen werden manchmal Feldeffekt-Transistoren verwendet. Die mit solchen Schaltungen erreichbaren Ausbeuten sind oft gering, weil die richtige Arbeitsweise von einem engen Bereich der Parameter der Feldeffekt-Transistoren abhängt. Mit den bekannten Feldeffekt-Transistorschaltungen läßt sich kein optimaler Schaltungsaufbau erzielen, weil Bauelemente verschiedener Größe benötigt werden, von denen einige nicht beliebig verkleinert werden können.

Um diese Probleme zu lösen, sind dynamische logische Schaltkreise entwickelt worden, in denen Feldeffekt-Transistoren zum Aufladen und Entladen verteilter Kapazitäten verwendet werden. Diese dynamischen Schaltkreise sind für viele Anwendungen geeignet. Ein Hauptnachteil derselben ist jedoch, daß die logischen Signale nur während einer bestimmten Zeitspanne zur Verfugung stehen, weshalb Taktsignale zur Synchronisierung benötigt werden. Diese Taktsignale erfordern wieder Zuleitungen, welche den Aufbau komplizieren. Auch sind redundante Bauelemente zur Ausführung gewisser logischer Funktionen an verschiedenen Stellen der Anordnung erforderlich, wodurch der Platz verschwendet wird.

Aufgabe der Erfindung ist es, einen logischen Schaltkreis zu entwickeln, der zum Aufbau digitaler Zuordner geeignet ist und sich an die Erfordernisse der integrierten Halbleitertechnik besser als die bisher bekannten Schaltungen anpassen läßt.

Zur Lösung dieser Aufgabe ist ein Schaltkreis für einen digitalen Zuordner, bei dem jeder Kombination binärer Eingangssignale ein Ausgangssignal auf einer getrennten Leitung entspricht, gekennzeichnet durch ein erstes Gatter, das bei öffnung durch das Eingangssignal auf einer ersten Leitung eine Eingangs-'klemme mit einer ersten Ausgangsleitung verbindet, ein zweites Gatter, das bei öffnung durch ein komplementäres Eingangssignal auf einer zweiten Leitung die Eingangsklemme mit einer zweiten Ausgangsleitung verbindet, ein drittes Gatter, das bei öffnung durch das zweite Eingangssignal einen Entladungsweg für die mit der ersten Ausgangsleitung verknüpfte Kapazität freigibt, und ein viertes Gatter, das bei öffnung durch das erste Eingangssignal einen Entladungsweg für eine mit der zweiten Ausgangsleitung verknüpfte Kapazität freigibt.

Vorzugsweise sind mit den Ausgangsleitungen getrennte Kapazitäten verknüpft, so daß die Frage, welche Kapazität aufgeladen wird, davon abhängt, welche

Eingangsklemme mit einem Signal beaufschlagt wird.

Zum Aufbau eines digitalen Zuordners aus solchen Schaltkreisen werden vorzugsweise jeweils zwei Schaltkreise derart zusammengefaßt, daß sie einerseits mit den gleichen Eingangsleitungen, andererseits mit getrennten Ausgangsleitungen und mit zwei zueinander komplementären Eingangsklemmen verbunden sind. Diese beiden Eingangsklemmen sind je nach dem Wert einer ersten Binärziffer abwechselnd erregt, während die Erregur-ig der Eingangsieitungen von dem Wert einer zweiten Binärziffer abhängt, so daß für jede Kombination dieser beiden Binärstellen eine andere Ausgangsleitung erregt wird.

Vorzugsweise besteht jedes Gatter aus einem Feldeffekt-Transistor mit einer Steuerelektrode und zwei Hauptelektroden; die Impedanz zwischen diesen Hauptelektroden verringert sich, wenn ein Signal an die entsprechende Steuerelektrode angelegt wird.

Der beschriebene Sachverhalt läßt sich auch in anderer Weise ausdrucken. Ein Zuordner der hier beschriebenen Art decodiert ein aus N Bits bestehendes binäres Wort derart, daß er eines von 2* logischen Signalen liefert. Das erste und das zweite Bit des Wortes werden also auf Schaltkreise gegeben, welche das erste und das zweite Bit und ihre Komplemente liefern. Erfindungsgemäß wird nun eine der beiden Hauptelektroden zweier Feldeffekt-Transistoren durch das erste Daten-Bit beaufschlagt, während eine der beiden Hauptelektroden zweier weiterer Feldeffekt-Transistoren durch das Komplement dieses ersten Bits becufschlagt wird. Die Steuerelektroden je eines dieser beiden Transistor-Paare werden mit dem zweiten Bit beaufschlagt, während die Steuerelektroden der beiden restlichen Transistoren mit dem Komplement dieses zweiten Bits beaufschlagt werden. So ergeben sich an den zweiten Hauptelektroden der vier Feldeffekt-Transistoren vier verschiedene mögliche Ausgangssignale, die den vier möglichen Kombinationen der beiden binären Bits entsprechen.

Durch die Bereitstellung vier weiterer Feldeffekt-Transistoren, von denen je eine Hauptelektrode mit der zweiten Hauptelektrode eines anderen der vier ersten Feldeffekt-Transistoren verbunden ist, wird ein Ausgangssignal niedriger Impedanz für alle möglichen Zustände des Codewortes gewährleistet. Die zweiten Hauptelektroden der vier zusätzlichen Feldeffekt-Transistoren sind nämlich mit den Steuerelektroden der zugeordneten ersten Feldeffekt-Transistoren verbunden. Die Steuerelektroden der zusätzlichen Feldeffekt-Transistoren werden mit dem zweiten Bit beaufschlagt, wenn der jeweils zugeordnete Feldeffekt-Transistor mit dem Komplement des zweiten Bits beaufschlagt wird. Die Steuerelektroden der restlichen zusätzlichen Feldeffekt-Transistoren werden mit dem Koi.iplement des zweiten Bits beaufschlagt.

Ein Ausführungsbeispiel der Erfindung wird nun an Hand der Zeichnung beschrieben. Hierin ist

F i g. 1 eine schematische Darstellung eines erfindungsgemäßen Schaltkreises und

F i g. 2 eine Zuordnungstabelle des Schaltkreises nach (_)U Fig. 1.

Bei der Informationsverarbeitung in elektronischen Schaltungen ist es oft erforderlich, die in einer Darstellung vorliegenden Daten in eine andere Darstellung umzuwandeln, bevor bestimmte Funktionen (,5 ausgeführt werden. Die meisten digitalen Daten werden als binär codierte Worte verarbeitet. Diese Darstellung ■st bcGucrn. da hierdurch ein Maximum von Information mit einem Minimum von Bits ausgedrückt werden kann. Beispielsweise enthält ein aus N Bits bestehendes binäres Wort 2^N zum Ausdruck von Informationen geeignete Kombinationen.

'Jm die in einem Speicher befindliche Information auszuwerten, empfiehlt es sich jedoch, eine andere Code-Darstellung zu wählen. Im allgemeinen ist die Information in einem Speicher an gemäß einer Matrix verteilten Stellen gespeichert Die zum Zugriff des Speichers erforderliche Anzahl von Leitungen ist. mit der Anzahl der Speicherplätze verknüpft. Normalerweise werden für jeden Speicherplatz nur zwei Zugriffsleitungen erregt Wenn ein binär codiertes Wort angeben soll, welche Zugriffsleitungen einer Matrix erregt werden sollen, ist eine Codeumwandlung erforderlich. Diese läßt sich mit dem nachstehend beschriebenen Zuordner durchführen.

Die in F i g. 1 dargestellte Schaltung verwandelt ein aus zwei Bits bestehendes Wort in ein logisches Signal, das der Auswahl »eins aus vier« entspricht Die beiden Daten-Bits werden auf die Eingangsklemmen A und B gegeben. Das Ausgangssignal »eins aus vier« erscheint an den Ausgangskapazitäten ΑΊ bis Xa entsprechend der Zuordnungstafel in F i g. 2.

Die in F i g. 1 dargestellte Schaltung ist aus zwei identischen Schaltkreisen 10 und Il aufgebaut. Beispielsweise enthält der Schaltkreis 10 vier Feldeffekt-Transistoren 12 bis 16, die als im Stromfreigabemodus betriebene MOS-Transistoren mit p-Kanal ausgebildet sind. Die Feldeffekt-Transistoren 12 und 13 dienen als logische Bauelemente, während die Feldeffekt-Transistoren 14 und 16 zur Rückstellung auf Masse-Potential dienen. In gleicher Weise enthält der Schaltkreis 11 die logischen Feldeffekt-Transistoren 17 und 18 und die Rückstell-Transistoren 19 und 21. Jeder der hier verwendeten Feldeffekt-Transistoren hat die Eigenschaft, daß eine an seine Steuerelektrode angelegte negative Spannung eine niedrige Impedanz zwischen den Hauptelektroden erzeugt, während bei Anlegung des Masse-Potentials an seine Steuerelektrode eine hohe impedanz zwischen den Hauptelektroden induziert wird. Die Hauptelektroden werden häufig als Zu- und Abflußelektroden bezeichnet; die hiermit ausgedrückte Stromrichtung wechselt aber im vorliegenden Falle, so daß diese Bezeichnungen nicht anwendbar sind.

Die Eingangsklemmen A und B sind mit den Schaltkreisen 10 und 11 über Phasenaufspalter 22 und 23 verbunden. Jeder Phasenaufspalter hat eine einzige Eingangsklemme A bzw^flund zwei Ausgangsklemmen A und A bzw. B und 3. An der Ausgangsklemme A erscheint ein mit dem Eingangssignal identisches Ausgangssignal, während ein dazu komplementäres Signal an der Ausgangsklemme A erscheint. Dasselbe gilt für den Phasenaufspalter 23. Beispielsweise kann ein einfacher Negator-Kreis die Funktion des Phasenaufspalters übernehmen.

Die Ausgangsklemmen A und A des Phasenaufspalters 22 sind mit den einen Hauptelektroden 24 und 26 (für A) bzw. 27 und 28 (für A) der logischen Feldeffekt-Transistoren 12 und 13 bzw. 17 und 18 verbunden. Die Ausgangsklemmen B und B des Phasenaufspalters 23 sind mit den Steuerelektroden 29 und 31 (für B) bzw. 32 und 33 (für B) der logischen Feldeffekt-Transistoren 12 und 17 bzw. 13 und 18 verbunden.

Im Betrieb wird ein aus zwei Bits bestehendes Wort, bei dem eine »1« durch ein negatives Potential und eine >;C<< durch MasscnDOtcntisl ausgedrückt ist, an die

Eingangsklemmen A und B angelegt. Hat dieses Wort den Wert »10« entsprechend der ersten Zeile der Werte-Tabelle in Fig.2, so erscheint ein negatives Potential an der Ausgangsklemme A und Massenpoteniial an der Ausgangsklemme A des Phasenaufspalters 22. Ferner erscheint Massenpotential auf der Ausgangsklemme B des Phasenaufspalters 23 und negatives Potential auf der Ausgangsklemme B desselben Phasenaufspalters. Das Potential — Van der Ausgangsklemme B öffnet die Transistoren 18 und 13, während das Massenpotential an der Ausgangsklemme B die Transistoren 17 und 12 gesperrt hält. Das Potential - V an der Ausgangsklemme A wird von dem geöffneten Transistor 13 zum Ausgangskondensator X\ durchgelassen.

Die anderen drei Ausgangskondensatoren X2— X< werden dagegen nicht aufgeladen. Im einzelnen sperrt der Transistor 12 den Übergriff des Potentials - V von der Ausgangsklemme A zum Kondensator Xr, der geöffnete ^Transistor 18 läßt das Massenpotential an Klemme A zum Kondensator X₃ durch; der gesperrte Transistor 17 verhindert, daß das Massenpotential an der Ausgangsklemme A den Kondensator Xt, erreicht.

Demnach erscheint bei einem Eingangssignal mit dem Wert »10« ein negatives Potential vom Wert »1« aus dem Ausgangskondensator Xi, während am Ausgangskondensator Xz ein Massenpotential auftritt und die Ausgangskondensatoren X2 und X4 von den Eingangsklemmen getrennt sind. Wenn also die Kondensatoren X2 und X4 vorher entladen waren, ist das Potential — V nur am Ausgangskondensator ΛΊ vorhanden.

Um die Zustände der nicht mit den Eingangsklemmen verbundenen Kondensatoren eindeutig festzulegen, empfiehlt es sich, über eine verhältnismäßig niedrige Impedanz ein Potential auf die Ausgangskondensatoren X\—Xt, zu geben. Deshalb sind die Steuerelektroden 34 und 36 der Feldeffekt-Transistoren 14 und 21 mit der Ausgangsklemme B des Phasenaufspalters 23 verbunden. Die einen Hauptelektroden 37 und 38 der Feldeffekt-Transistoren 14 und 21 sind mit der Ausgangsklemme B des Phasenaufspalters 23 verbunden. Die zweiten Hauptelektroden 39 und 41 der Feldeffekt-Transistoren 14 und 21 sind mit den Ausgangskondensatoren X2 bzw. X4 verbunden. Auf diese Weise werden jedesmal, wenn die Ausgangsklemme B auf Massenpotential liegt, die Transistoren 14 und

21 durch das negative Potential an der Ausgangsklemme B geöffnet, so daß das an der Ausgangsklemme B herrschende Massenpotential auf die Ausgangskondensatoren X2 und X₄ durchgreifen kann.

Wird den Eingangsklemmen A und B das Wort »11« zugeführt, so gilt die zweite Zeile der Werte-Tafel in F i g. 2. Die Transistoren 13 und 18 werden durch das nun an der Ausgangsklemme B des Phasenaufspalters 23 auftretende Massenpotential gesperrt, während die logischen Transistoren 12 und 17 durch das an der Ausgangsklemme B auftretende negative Potential geöffnet werden. Der logische Transistor 12 leitet das noch an der Ausgangsklemme A des Phasenaufspalters

22 herrschende negative Potential zum Ausgangskondensator X2 weiter. Die erste Hauptelektrode 24 dieses Transistors ist nun hinsichtlich der zweiten Hauptelektrode negativ, während der Kondensator Xi sich auflädt Der logische Transistor 17 gibt das noch an der Ausgangsklemme A des Phasenaufspalters 22 herrschende Massenpotential auf den Ausgangskondensator Xa. Da dieser Kondensator vorher entladen war, fließt kein Strom durch den logischen Transistor 17.

Die Rückstell-Transistoren 14 und 21 sind jetzt durch das Massenpotential an der Ausgangsklemme B des Phasenaufspalters 23 gesperrt. Die Rückstell-Transistoren 16 und 19 sind dagegen durch das negative Potential s an der Ausgangsklemme B dieses Phasenaufspalters geöffnet. Der Rückstell-Transistor 19 hält nur das Potential am Kondensator Xz in seinem vorigen Zustand fest, wie es der logische Transistor 17 hinsichtlich des Ausgangskondensators X₄ tut. Der nun geöffnete Rückstell-Transistor 16 entlädt dagegen den vorher aufgeladenen Kondensator Xi auf das Massenpotential, das von der Ausgangsklemme B des Phasenaufspalters 23 geliefert wird. Demnach entspricht die Verteilung der Ausgangspotentiale auf den Kondensatoren Xi — X* tatsächlich den Angaben der Werte-Tabelle in F i g. 2.

Wie eine Betrachtung der F i g. 2 weiter zeigt, war in beiden bisher erwähnten Beispielen das dem Schaltkreis 10 zugeführte Ausgangssignal A eine »1« bzw. ein

negatives Potential. Beim Übergang des Ausgangssignals B von »0« auf »1« ging das Signal — V vom Kondensator X, auf den Kondensator X2 über. Der Schaltkreis 11 wurde in beiden Fällen mit einem Ausgangssignal A vom Wert »0« (Massenpotential) beaufschlagt. Die Ausgangssignale an den Kondensatoren Xz und X4 hatten unabhängig vom Zustand des Signals B den Wert »0«. Man erkennt also, daß die identischen Schaltkreise 10 und 11 als digitale Steuervorrichtungen für den Ausgang »1« dienen.

Ferner ist es klar, daß weitere Schaltkreise entsprechend den Schaltkreisen 10 und 11 hinzugefügt werden können, um ein Wort mit N Bits (N größer als 2) in eine Logik von der Form auf »eins aus 2^N« umzuwandeln. Beispielsweise kann ein Zuordner einer Auswahllogik »eins aus acht« zu dreistelligen Binärworten dadurch aufgebaut werden, daß vier weitere Schaltkreise entsprechend den Schaltkreisen 10 und 11 angefügt werden. Bei jedem dieser weiteren Schaltkreise jst der Eingang (entsprechend den Ausgängen A, A des Phasenspalters 22) mit einem anderen Ausgang der Schaltkreise 10 und 11 verbunden. Das dritte Bit und sein Komplement dienen zur Erregung der Steuerelektroden aller Transistoren in den vier weiteren Schaltkreisen in gleicher Weise, wie die Ausgangssigna-

Ie Sund ßdes Phasenaufspalters 23 alle Steuerelektroden der Schaltkreise 10 und 11 erregen. So addieren die Schaltkreise 10 und 11 die vier Kombinationen von A und B als Zwischenstufen und speisen acht Ausgangstransistoren, von denen je einer für eine andere Kombination der drei Eingangsbits ein Ausgangssignal liefert.

Allgemein benötigt die Zuordnung eines N-stelligen Binärwortes zu 2^N Ausgängen ebensoviele Feldeffekt-Transistoren, sowie so viele Zwischenstufen, wie in den verschiedenen möglichen Anordnungen notwendig sind, damit jeder Ausgangstransistor für nur eine der 2" möglichen Kombinationen anspricht

Es muß noch der Fall erörtert werden, in dem die Signal-Kombination an den Eingangsklemmen A und B vom Wert »11« zum Wert »01« übergeht In diesem Falle bleiben die Ausgangssignale B und B des Phasenaufspalters 23 bestehen, so daß alle vorher gesperrten Transistoren gesperrt bleiben und alle vorher geöffneten Transistoren geöffnet bleiben. Die vorher am Kondensator Xi herrschende negative Spannung wird über den logischen Feldeffekt-Transistor 12 auf das Massenpotential entladen, das nun am Ausgang A des Phasenaufspalters 22 auftritt Die erste

Hauptelektrode 24 dieses Transistors ist jetzt während des Entladevorgangspositiv hinsichtlich der zweiten Hauptelektrode. Die erste Hauptelektrode 24, die im vorigen Beispiel als Abflußelektrode diente, wirkt also nun als Zuflußelektrode. _

Der Ausgangskondensator X4 wird vom Ausgang A

des Phasenaufspalters 22 über den logischen Transistor 17 negativ aufgeladen. Das vorher an den Kondensatoren X\ und Xj herrschende Massenpotential bleibt unverändert. Die Tabelle in F i g. 2 gibt also tatsächlich die sich an den Kondensatoren ΛΊ — Λ4 einstellenden Verhältnisse wieder.

Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Schaltkreis für einen digitalen Zuordner, bei dem jeder Kombination binärer Eingangssignale ein Ausgangssignal auf einer getrennten Leitung entspricht, gekennzeichnet durch ein erstes Gatter (13), das bei öffnung durch das Eingangssignal auf einer ersten Leitung (B) eine Eingangsklemme (A) mit einer ersten Ausgangsleitung (bei X\) verbindet, ein zweites Gatter (12), das bei öffnung durch ein komplementäres Eingangssignal auf einer zweiten Leitung (B) die Eingangsklemme (A) mit einer zweiten Ausgangsleitung (bei X₂) verbindet, ein drittes Gatter (16), das bei öffnung durch das zweite Eingangssignal (B) einen Entladungsweg /or eine mit der ersten Ausgangslcitung verknüpfte Kapazität (Xi) freigibt, und ein viertes Gatter (14), das bei öffnung durch das erste Eingangssignal (feinen Entladungsweg für eine mit der zweiten Ausgangsleitung verknüpfte Kapazität (.V₂) freigibt.

2. Aus zwei Schaltkreisen nach Anspruch 1 aufgebauter digitaler Zuordner, dadurch gekennzeichnet, daß beide Schaltkreise (10, 11) mit den gleichen Eingangsleitungen (B, B) verbunden sind, daß jeder Schaltkreis zwei Ausgangsleitungen (bei Xu Xr, bei X₃, Xa) hat und daß der eine Schaltkreis (10) mit einer Eingangsklemme (A) und der andere Schaltkreis (11) mjt einer dazu komplementären v> Eingangsklemme (A) verbunden ist, derart, daß die beiden Eingangsklemmen in Abhängigkeit vom Wert einer ersten Binärziffer (A) erregt sind und die Eingangsleitungen in Abhängigkeit vom Wert einer zweiten Binärziffer (Zy abwechselnd erregt sind.

3. Zuordner nach Anspruch 2, dadurch gekennzeichnet, daß die Erregung einer Ausgangsleitung die Aufladung je einer dieser Ausgangsleitung zugeordneten Kapazität (Xi bis Xa) bewirkt.

4. Zuordner nach Anspruch 2, dadurch gekennzeichnet, daß die Eingangsklemmen (A, A) und die Eingangsleitungen (B, B) die Ausgänge von Phasenaufspaltern (22, 23) darstellen, denen die Werte der Binärziffern darstellende Signale zugeführt werden.

5. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß jedes Gatter aus einem Feldeffekt-Transistor besteht, dessen zwischen den Hauptelektroden auftretende Impedanz niedrig ist, wenn seiner Steuerelektrode ein Öffnungssignal zugeführt wird.