DE202006019773U1

DE202006019773U1 - Schaltung für einen trinärcodierten dezimalen (TCD) Komparator

Info

Publication number: DE202006019773U1
Application number: DE200620019773
Authority: DE
Original assignee: Individual
Current assignee: Individual
Priority date: 2006-12-29
Filing date: 2006-12-29
Publication date: 2007-03-08
Anticipated expiration: 2016-12-30

Abstract

Schaltung für einen trinärcodierten dezimalen (TCD) Komparator auf Basis trinärer und quartärer Logik unter Verwendung von vier unterschiedlichen elektrischen Potentialpegeln (Masse 0, +5 V, –5 V, hochohmiger Zustand 0), die jeweils eine logische Zahl 0, 1, 2, 3 bilden, dadurch gekennzeichnet, dass die trinäre Signale führenden Module über nur zwei Leitungen an einen Bus angeschlossen sind, die zwei Leitungen durch eine Eingangsverknüpfung (9) innerhalb eines Moduls zur Verarbeitung der Signale wieder auf drei Leitungen umgesetzt sind, an denen jeweils binäre Signale anliegen, wobei diese Signale zwar trinärkompatibel verstanden, jedoch binär miteinander verknüpft sind, und am Ausgang eines Moduls liegt über ein END-Gatter (17) das Ergebnis wieder ein trinärer Wert an, der jetzt wieder in nur zwei Leitungen zur weiteren Verarbeitung zur Verfügung steht, um die drei trinären Ziffern, aus denen eine TCD-Ziffer kodierbar ist, darzustellen.

Description

Die Erfindung betrifft eine Schaltung für einen trinärcodierten dezimalen (TCD) Komparator zur Verwendung in Datenverarbeitungsanlagen und Rechnern auf der Basis trinärer und quartärer Logik.
[Stand der Technik]
In der EP 0 179 310 A2 ist eine trinäre Schnittstelle für eine binäre Logik vorgestellt.
Durch Verwendung eines trinären Logikübertragungskanals werden Daten von einer ersten binären Koinzidenzschaltung zu einer zweiten binären Koinzidenzschaltung übertragen. Binäre Logiksignale werden durch einen ersten Satz binärer Steuersignale einer trinären Übertragungslogik, bestehend aus einem trinären Sender und einem trinären Empfänger, zugeführt. Trinäre Treiber treiben den Übertragungskanal in drei getrennten Spannungshöhen, die von den zwei Niveaus in den binären Systemen abgeleitet sind.
Aus der US 2004/0075466 A1 ist ein trinäres Verfahren für einen digitalen Computer oder andere digitale Verarbeitungseinrichtungen bekannt, bei dem die elektronische Vorrichtung oder das Computersystem ein Verfahren verwendet, das drei Zustände nutzt, die als logisch 1, 0 und –1 darstellbar sind.
Diesen Lösungen sind in bezug auf eine hohe Datendichte, einer schnellen Datenverarbeitung und der notwendigen Anzahl der Anschlüsse Grenzen gesetzt.
Die US 2002/0158663 A1 beschreibt trinäre Schaltungen mit unterschiedlichen positiven Pegeln.
Diese Schaltungen haben den Nachteil, das bei Pegelschwankungen Informationsfehler auftreten.
Insgesamt sind mit den bekannten trinären Verfahren und Schaltungen keine kompletten trinären oder auch quartären Systeme darstellbar.
Schließlich ist aus der Patentanmeldung DE 10 2005 034 345.7 ein Verfahren und Schaltungen zur Datenverarbeitung auf der Basis trinärer und quartärer Logiken bekannt, mit denen trinäre Datenverarbeitungssysteme realisiert werden können.
Dem hier dargestellten trinären Schalt- und Rechensystem, dass bekannterweise drei Potentialpegel, z. B. 0 (Masse), +5 V, –5 V verwendet, wird ein weiterer Zustand, 3 (hochohmig) hinzugefügt, so dass nunmehr vier unterschiedliche elektrische Potentialpegel (Masse, +5 V, –5 V und hochohmiger Zustand) gebildet sind, die jeweils durch eine arithmetische und logische Zahl ersetzt werden (0, 1, 2, 3).
Außerdem sind durch einen Einsatz von P-, N-, NP- und PN-Binärlogikgatter sowie deren Verschaltung verschiedene trinäre und quartäre Logiken darstellbar.
Zur Verbesserung und Komplettierung eines solchen elektronischen Schalt- und Rechensystems ist eine Schaltung für einen trinärcodierten dezimalen (TCD) Komparator notwendig.
[Aufgabe der Erfindung]
Aufgabe der Erfindung ist es, eine Schaltung für einen trinärcodierten dezimalen (TCD) Komparator zu schaffen, mit dem der Aufbau von Rechen- und Datenverarbeitungsanlagen auf der Basis trinärer und quartärer Logik möglich ist.
Die Aufgabe wird mit den Merkmalen des 1. Schutzanspruchs gelöst. Vorteilhafte Weiterentwicklungen und Ausgestaltungen sind Gegenstand der Unteransprüche.
Der erfinderische Gedanke besteht darin, dass statt der normalerweise notwendigen drei Leitungen, um die drei trinären Ziffern, aus denen eine TCD-Ziffer kodiert wird, darzustellen (000 = 0 dez., ..., 022 = 8 dez., 100 = 9 dez.), das neue Verfahren nur zwei Leitungen benötigt, die für die eigentliche Berechnung erforderlich sind, während die letzte Dezimalziffer, die 9, nur durch Steuersignale repräsentiert wird.
Zur Erfassung der trinärcodierten Dezimalzahlen sind je Stelle drei Leitungen erforderlich. Die größte Ziffer 9 wird durch 100 dargestellt. Damit werden die Stellen 0 und 1 mit nur zwei Leitungen direkt in das TCD-Rechenverfahren einbezogen, während die (dritte) Leitung für die höchste Ziffer als Korrektur- und Steuerleitung dient.
Die einzelnen Modul-Baugruppen werden jedoch nur durch zwei Leitungen miteinander verbunden und über den Zustand 3 für die Zahl 9 trinär angesteuert. Dabei kodiert das Sendemodul die Zahl 9 mit dem Zustand 3 auf zwei Leitungen, die das Empfangsmodul auf drei Leitungen dekodiert.
Die trinär an den Eingängen A und B der dargestellten Module anliegenden Werte werden vorzugsweise nur dort mittels OR-OR-Dualgatter binärkodiert, in den Verarbeitungswerken trinärkompatibel arithmetisch binärverknüpft und erst am Ausgang durch ein END-Gatter wieder in einen trinären Wert verwandelt.
Zur Verdeutlichung des Umstandes, dass trinäre Signale von den Komponenten verarbeitet werden, wird auch jede Komponente eingangs- wie auch ausgangsseitig wie oben erwähnt dargestellt, was im Systemzusammenhang natürlich nicht erforderlich wäre.
Auf dieser Basis wurde der in 3 dargestellte serielle Komparator realisiert.
Die Vorteile dieser Lösung sind, neben den bereits in der Patentanmeldung DE 10 2005 034 345.7 dargestellten Vorteile eines trinären Systems, dass der Hardwareaufwand sowohl für die Berechnung als auch für die Korrektur außerordentlich reduziert wird.
[Beispiele]
An Hand von Zeichnungen wird ein trinärcodierter dezimaler (TCD) Komparator näher erläutert.
Es zeigen:
1 das Grundprinzip des trinärcodierten dezimalen (TCD) Verfahrens,
2 eine Übersichtsschaltung des TCD-Verfahrens (Komp. 200),
3 einen seriellen trinärcodierten dezimalen (TCD) Komparator (Komp. 204),
Die in den Zeichnungen verwendeten Bezugszeichen stimmen mit den Bezugszeichen überein, die sowohl in den nachfolgenden Figuren, als auch in der zitierten älteren Anmeldung des Erfinders verwendet wurden. Daraus ergeben sich Lücken in der Reihenfolge der Nummerierung (siehe Bezugszeichenliste).
1 verdeutlicht das Grundprinzip des Verfahrens. Die Module werden nur mittels zweier Leitungen, trinäre Signale führend, an einen Bus angeschlossen (1a). In der Eingangsverknüpfung 9 eines Moduls wird innerhalb eines Moduls wieder auf drei Leitungen umgeschaltet. Auf diesen drei Leitungen liegen jeweils binäre Signale an, die zwar trinärkompatibel verstanden, jedoch binär miteinander verknüpft werden. Am Ausgang eines Moduls befindet sich ein END-Gatter 17, durch welches das Ergebnis wieder als trinärer Wert, jedoch in nur zwei Leitungen, dargestellt wird (1b).
Werden die Module miteinander verknüpft, entfällt die eingangs- wie ausgangsseitige Kodierung (1c).
Mit der Schaltung nach 2 soll die Übertragung einer TCD-Ziffer mittels nur zweier, jedoch trinäre Werte tragenden Leitungen realisiert werden.
Die Komponente 200 ist ein allgemeiner sendender integrierter TCD-Baustein, der mit einem anderen, empfangenden integrierten TCD-Baustein 200 so verbunden ist, dass am Sender eine mit drei trinären Zahlen kodierte TCD-Ziffer anliegt. Die binäre Leitung A₂, welche nur bei einer 9 gesetzt ist, steuert direkt das, den Ausgangsgattern des integrierten TCD-Bausteins zugeordnete Carry an, so dass eine 100 an den Ausgängen Q₁, Q₀ auf 3, 3 abgebildet wird. Das heißt, dass im Fall einer 9 die beiden einzigen Ausgänge des sendenden Bausteins offen sind. In diesem Fall erfolgt die Dekodierung der 9 mittels eines binären OR-Gatters 5 und eines (speziellen binären) AND-Gatters 7, welches erlaubt, das die beiden trinären High-Werte (repräsentiert durch die Zahl 1 und Zahl 2) zugleich anliegen können (es setzt ein Spannungspotential von 10 V voraus). Insbesondere dieses wurde bisher durch Einsatz eines Dual-Gatters am Eingang trinärer Einheiten immer vermieden. Hier soll aber zwischen 0 und 3 unterschieden werden können.
Die Eingänge beider Komponenten 5 und 7 liegen an je einer Leitung, wobei der Ausgang des OR-Gatters 5 einen dritten Eingang des speziellen AND-Gatters 7 negiert ansteuert.
Am Ausgang des AND-Gatters 7 kommt nur dann eine 1 heraus, wenn die beiden Leitungen zugleich den Zustand 3 haben.
Jede Trinärziffer kommt über zwei Leitungen A₀, A₁ am Eingang eines Arbeitsmoduls D an, wobei der TCD-Wert auf A₀ und A₁ durch jeweils zwei OR-OR-Dualgatter 9 zerlegt wird. Mittels eines binären OR-1-Gatters 5 und eines speziellen AND-Gatters 7, dessen Eingänge beide mit A₀ und A₁ verbunden sind, wobei der Ausgang des OR-1-Gatters 5 invertiert zum dritten Eingang des speziellen AND-Gatters 7 führt, wird eine für die TCD-Darstellung benötigte dritte Leitung A₂ substituiert bzw. gebildet, indem die Zahl 9 aus der Kombination A₀ = 3 und A₁ = 3 zurückgebildet (decodiert) wird.
Jede am Eingang des Arbeitsmoduls D in nunmehr drei Leitungen ankommende TCD-Ziffer wird entsprechend ihres Wertes vom Arbeitsmodul D binär verarbeitet und das Ergebnis über die beiden End-Gatter 17 zu einem Code auf zwei Leitungen zusammengefasst bzw. reduziert (codiert).
Trifft der Sonderfall ein, dass sich an einem Ausgang eine 9 ergibt, dann wird Q₂ = 1 sein und damit die beiden End-Gatter 17 über deren Carry-Eingänge stummschalten, so dass die Ausgänge Q₀ und Q₁ dann den Zustand 3 einnehmen und die Reduktion auf zwei Leitungen erhalten bleibt.
Nur der gesendete Zustand 3 wird vom speziellen AND Gatter 7 so verarbeitet, dass er zugleich auf beiden Leitungen empfangen, aber nicht den Gatter-Eingang 7 schließt, wie es der Zustand 0 oder 2 tun würde, denn Zustand 3 ist am AND-Gatter empfangsneutral, weil offen. Ein empfangener 3, 3-Zustand auf dem OR-1-Gatter 5 erzeugt zwar auch wie ein empfangener 0, 0-Zustand eine 0, die invertiert und als echte 1 vom AND-Gatter 7 gelesen, aber als einziges Signal weitergeleitet wird. Wird ein 1, 1-Zustand empfangen, so filtert das OR-1-Gatter 5 diesen heraus und leitet eine 0 weiter und sperrt damit das AND-Gatter 7.
In dem TCD-Komparator 204 entsprechend 6 werden zwei TCD-Ziffern (Stellen) miteinander verglichen. Benötigt werden für diese Aufgabe drei trinäre Komparatoren, da eine TCD-Ziffer in drei trinären Ziffern dargestellt wird. Der stellenweise Vergleich der beiden niederwertigsten Stellen wird mit parallel geschalteten trinären Komparatoren 48 durchgeführt. Der Vergleich für die höchste Stelle wird einfach binär mittels zweier AND-Gatter 7 an einem Abschlussgatter 17 durchgeführt, da dort lediglich die Werte 0 und 1 vorkommen.
Der obere trinäre Komparator bewertet jeweils prioritär. Erst wenn der obere Komparator mit 0 bewertet ist, kommt durch Rückkopplung der nachfolgende trinäre Komparator mit seiner Bewertung ins Spiel. Jeder Wert ungleich 0 unterdrückt den unteren nachfolgenden trinären Komparator, da der Wortwert vom Wert der höheren Stelle bestimmt wird.
Das trinäre OR-Gatter 18 schaltet übrigens auf Q = 3 = 0, wenn unterschiedliche High-Werte anliegen, ansonsten schaltet es wie bereits bekannt:
1 OR1 = 1,
2 OR2 = 2,
0 OR1 = 1,
0 OR2 = 2,
0 OR0 = 0.
Gleiche Werte von zwei benachbarten trinären Komparatoren gelangen daher unverändert nach oben.
Jeder Komparator speist ein ihm zugeordnetes trinäres OR-Gatter 18 usw. und das OR-Gatter 18 der niederwertigeren Stelle, und jeder Ausgang eines OR-Gatters 18 einer Stelle wird auf den Eingang des OR-Gatters 18 der höherwertigen Stelle geführt.

Binäre Grundgatter

O: NOT Gatter/Inverter (dargestellt durch einen Kreis)
5: P-OR Gatter
7: P-AND Gatter

P-NP-Dualgatter (IN trinär, OUT binär) [Eingang der Trinärmodule]

9: OR-OR Dualgatter

Binär gesteuerte Abschlussgatter

17: END Gatter (erzeugt auch Masse, also 0 Volt)

Trinärgatter

18: OR1–OR2 Gatter

TCD-Komponenten

200: Übersicht TCD-Verfahren (Verfahrensprinzip)
204: TCD-Komparator
C: Carry
A₀, A₁, A₂ = A°: TCD-Eingänge
Q₀, Q₁, Q₂ = Q°: TCD-Ausgänge
D: Arbeitsmodul (dezimal)

Claims

Schaltung für einen trinärcodierten dezimalen (TCD) Komparator auf Basis trinärer und quartärer Logik unter Verwendung von vier unterschiedlichen elektrischen Potentialpegeln (Masse 0, +5 V, –5 V, hochohmiger Zustand 0), die jeweils eine logische Zahl 0, 1, 2, 3 bilden, dadurch gekennzeichnet, dass die trinäre Signale führenden Module über nur zwei Leitungen an einen Bus angeschlossen sind, die zwei Leitungen durch eine Eingangsverknüpfung (9) innerhalb eines Moduls zur Verarbeitung der Signale wieder auf drei Leitungen umgesetzt sind, an denen jeweils binäre Signale anliegen, wobei diese Signale zwar trinärkompatibel verstanden, jedoch binär miteinander verknüpft sind, und am Ausgang eines Moduls liegt über ein END-Gatter (17) das Ergebnis wieder ein trinärer Wert an, der jetzt wieder in nur zwei Leitungen zur weiteren Verarbeitung zur Verfügung steht, um die drei trinären Ziffern, aus denen eine TCD-Ziffer kodierbar ist, darzustellen.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass zur Erfassung der trinärcodierten Dezimalzahlen, bei der innerhalb eines Moduls je Stelle drei Leitungen erforderlich sind, die größte Ziffer 9 durch 100 darstellbar ist und somit die Stellen 0 und 1 mit nur zwei Leitungen in das TCD-Rechenverfahren einbezogen sind, während die dritte Leitung für die höchste Ziffer als Korrektur- und Steuerleitung dient.
Schaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die Module, die nur durch zwei Leitungen miteinander verbunden sind, über den Zustand 3 für die Zahl 9 trinär ansteuerbar sind, wobei das Sendemodul die Zahl 9 mit dem Zustand 3 auf zwei Leitungen kodiert, die das Empfangsmodul wieder auf drei Leitungen dekodiert.
Schaltung nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass die trinär an den Eingängen A und B der Module anliegenden Werte mittels OR-OR-Dualgatter (9) binärkodiert, in den Modulen trinärkompatibel arithmetisch binärverknüpft und erst am Ausgang durch ein END-Gatter (17) wieder in einen trinären Wert zurückgeführt sind.
Schaltung nach Anspruch 1 bis 4, dadurch gekennzeichnet, dass ein integrierter TCD-Baustein (200) mit jeweils zwei Eingangsleitungen A₁, A₀ und zwei Ausgangsleitungen Q₁, Q₀ aus einem trinären Arbeitsmoduls D besteht, bei dem jede Trinärziffer über die zwei Leitungen A₀, A₁ am Eingang des Arbeitsmoduls D ankommt, wobei der TCD-Wert auf A₀ und A₁ durch jeweils zwei OR-OR-Dualgatter (9) zerlegt ist und eine dritte Leitung A₂ an das Arbeitsmodul D führt, die mittels einem binären OR1-Gatter (5) und einem speziellen AND-Gatter (7') gebildet ist, dessen Eingänge beide mit A₀ und A₁ verbunden sind, wobei der Ausgang des OR1-Gatters (5) invertiert zum dritten Eingang des speziellen AND-Gatters (7') führt und so die für die TCD-Darstellung benötigte dritte Leitung A2 substituiert ist, indem die Zahl 9 aus der Kombination A₀ = 3 und A₁ = 3 dekodiert ist.
Schaltung nach Anspruch 1 bis 5, dadurch gekennzeichnet, dass der TCD-Komparator (204) aus zwei parallel geschalteten trinären Komparatoren (48) besteht, wobei der Vergleich für die höchste Stelle binär mittels zweier AND-Gatter (7) an einem Abschlussgatter (17) erfolgt und die Ausgänge der trinären Komparatoren (48) und des Abschlussgatters (17) drei miteinander verknüpfte OR-Gatter zur Bildung eines Ausgangssignals Q speist.