DE2012080A1 - Verfahren zum Herstellen von dichten Metalloxidbelegungen auf Halbleiteroberflächen - Google Patents

Verfahren zum Herstellen von dichten Metalloxidbelegungen auf Halbleiteroberflächen

Info

Publication number
DE2012080A1
DE2012080A1 DE19702012080 DE2012080A DE2012080A1 DE 2012080 A1 DE2012080 A1 DE 2012080A1 DE 19702012080 DE19702012080 DE 19702012080 DE 2012080 A DE2012080 A DE 2012080A DE 2012080 A1 DE2012080 A1 DE 2012080A1
Authority
DE
Germany
Prior art keywords
metal oxide
layer
organic
metal
lacquer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702012080
Other languages
English (en)
Inventor
Heinrich Dipl.-Chem. Dr. 8000 München Söhlbrand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19702012080 priority Critical patent/DE2012080A1/de
Priority to US00122988A priority patent/US3720542A/en
Priority to FR7108433A priority patent/FR2081915A1/fr
Priority to NL7103359A priority patent/NL7103359A/xx
Priority to GB1297226D priority patent/GB1297226A/en
Publication of DE2012080A1 publication Critical patent/DE2012080A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

SIEMENS AKTIEIGESELLSCHAPT München, den · 3 jy|p7
70/1 050
Verfahren zum Herstellen von dichten Metalloxidbelegungen auf Halbleiteroberflächen
Die Erfindung betrifft ein Verfahren zum Herstellen von als Isolations- oder Maskierungsschichten dienenden dichten Metalloxidbelegungen auf Halbleiterkristalloberflächen, insbesondere für Halbleiterbauelemente) welche durch Verfahrensschritte der Planartechnik gefertigt sind.
Zur Herstellung von für Halbleiterbauelemente erforderlichen Planarstrukturen werden Halbleiterkristalle auf ihrer Oberfläche mit Maskierungsschichten, vorzugsweise SiOp- oder Si,Έ.-Schichten, versehen. Mit Hilfe dieser Maskierungsschichten kann das Eindiffundieren von Dotierungsmaterialien in den Halbleiterkörper auf die Stellen beschränkt werden, an denen diese Maskierungsschichten mittels bekannter Potoätztechniken entfernt worden sind. Solche Maskierungsschichten können auch zur Isolierung von Kontakten, insbesondere beim Verschalten von integrierten Schaltkreisen durch Leitbahnen, oder in der MOS-Technik verwendet werden. Pur diesen Zweck wird vor allem die aus AIpO, bestehende Isolationsschicht angewendet.
Metalloxidbelegungen wie SiOp- und Al20,-Schichten auf Halbleiterkristalloberflächen werden meist durch Oxydation einer Silicium- oder Aluminiumoberfläche oder durch thermische Umsetzung eines aus einer Silicium- oder Aluminiumverbindung bestehenden Reaktionsgases erzeugt.
Eine andere Möglichkeit zur Herstellung beispielsweise einer AlpCL.-Schicht besteht darin, daß man aufgedampftes metallisches Aluminium mittels eines Sauerstoffplasmas oxydiert.
VPA 9/493/1035/1036 - 2 -
Edt/Rch
1 0 9 8 3 9 / U 6 7
Solcne Arten der Herstellung einer f.iaskierungs- bzw. Isolationsschicht haben den Wachteil, daß ohne erheblichen technischen Aufwand keine nomogenen und dichten Überflächenschichten erhalten werden können. Die Forderungen, welche an solche Isolations- und auch Maskierungschichten gestellt werden, sind aber vor allen Dingen eine homogene, gleichmäßige und porenfreie Ausbildung der Belegung, denn die Güte der Maskierungsschicht ist verantwortlich für die Ausbildung der Diffusionszone. Eine ungleichmäisige Ausbildung der Maskierungsschicht bewirkt ünterätzungen und verursacht dadurch große Streuungen der elektrischen V.rerte der -gefertigten Bauelemente. Bei der Verwendung als Isolationsschicht treten Kurzschlüsse auf, die zu mechanischen Ausfällen führen.
Die Aufgabe, die der vorliegenden Erfindung zugrundeliegt, besteht deshalb in der Herstellung einer möglichst gleichmäßigen und dicht ausgebildeten Metalloxidbelegung auf Halbleiterkristalloberflachen.
Zur Lösung dieser Aufgabe wird erfindungsgemäß vorgeschlagen, daß auf die rit der Metalloxidschicht zu belegende Oberfläche eine das Metall und Sauerstoff enthaltende organische Verbindung in einem organischen Lack aufgelöst aufgebracht wird, die Lacksohicht kurz getempert und mittels Thermolyae bei Temperaturen oberhalb 400° G in trockener Inertgasatmosphäre in die reine Metalloxidschicht übergeführt wird.
In einer Weiterbildung des Erfindungsgedankens ist vorgesehen, zum Herstellen einer strukturierten Metalloxidachicht als organische Ijacklösung einen fotosensitiven Lack zu verwenden. Nach erfolgter iTototechnik und Herauslösen bestimmter Lackbereiche wird durch Thermolyse der verbliebenen Lackstrukturen die Metalloxidschicht erzeugt. Eine thermische Nachbehandlung der no erzeugten strukturierten Metalloxidschicht kann unter ümstänlen in inerter Atmosphäre erfolgen.
VPA 9/ V93/ 10 5 V 10 j?ü - 3 -
Edt/Kcn
109833/U67
Das erfindungsgemäwe Verfahren hat gegenüber den bekannten Verfahren den Vorteil, daß
1. eine gleichmäßigere Belegung bezüglich der Schichtdicke möglich ist,
2. porenfreie und kompakte Oberflächenbelegungen erhalten werden,
3. auch thermisch instabile, d. h. temperaturempfindliche Oberflächen mit einer strukturierten Metalloxidmaskierungs- oder Isolationsschicht belegt werden können,
4. eine gute Haftfestigkeit auf der Halbleiteroberfläche erreicht wird,
5. seine Durchführung in einfachen Verfahrensschritten erfolgt „und keinen großen technischen Aufwand erfordert.
An Stelle des Fotolacks kann auch eine in Butylacetat-Äther gelöste Nitrocellulose als Lacklösung verwendet werden und gegebenenfalls zur Strukturierung der Metalloxidbelegung eine zusätzliche Fototechnik angewendet werden.
Die Konzentration der Metall und Sauerstoff enthaltenden Verbindung wird gemäß einem Ausführungsbeispiel auf 15 - 20 % eingestellt und die Dicke der aufgebrachten Lackschicht so gewählt, daß sie nach dem Tempern bei 100 - 130° G (5 Minuten) ungefähr 5 /um beträgt.
Für die Metall und Sauerstoff enthaltende Verbindung haben sich Metallalkoxide j, Metallsalze einfacher organischer Säuren und sauerstoffverbrückte metallorganische Komplexe, deren Zersetzungstemperatur zwischen 100 und 250° C liegt, als besonders geeignet erwiesen.
So wird z. B. zur Herstellung einer aus AIpO- bestehenden Oberflächenbelegung Aluminiumacetylacetonat Al(CH,COCH=COCH,),, sekundäres Aluminiumbutylat Al(OCH.CH-.GH2CH,), und Aluminiumisopropylat Al(OCH(CH5)^ und zum Herstellen einer aus bestehenden Schicht Siliciumäthylat Si(OCH0CH,) oder Silicium-
3'
VPA 9/493/1035/1036 . - 4 -
EdT/Rch
109839/U67
— α.-. -
/01/Ή 8
tetraacetat (CH^COO).Si in in Butylacetat-Äther gelöster Nitrocei:
setzt.
trocellulose aufgebracht und bei 400 - 500° G thermisch zer-
Tm folgenden soll anhand eines Ausführungsbeispiels und der Figuren 1 - 3 noch näher auf die Erfindung eingegangen werden.
Pig. 1 zeigt das Aufbringen der die Metall-Sauerstoff-Verbindung enthaltenden Lackschicht,
Fig. 2 zeigt die Anordnung nach erfolgter Fototechnik, Fig. 3 zeigt die Anordnung nach erfolgter Thermolyse.
Auf einem aus einem Siliciumhalbleiterkörper bestehenden Substrat 1 wird, wie in Fig. 1 dargestellt ist, unter Ausschluß von Tageslicht ein fotosensitiver Lack 2, welcher eine organische Silicium- oder Aluminiumverbindung gelöst enthält, aufgebracht. Diese Verbindung kann beispielsweise aus Aluminiumacetylacetonat bestehen und zu 15 - 20 fo im Lack gelöst sein. Das Aufbringen erfolgt durch Aufsprühen oder Auftropfen und Abschleudern mittels einer zentrischen Schleuder. Diese Lackschicht wird bei 100 - 130° C fünf Minuten lang getempert, wobei die Lackschicht 2 nunmehr eine Schichtdicke von ca. 5 /Um aufweist.
Dann wird, wie in Fig. 2 gezeigt ist, durch Belichtung und Entwicklung nach einem vorgegebenen Muster eine Strukturierung der Lackschicht 2 durchgeführt, wobei im Bereich 3 der Oberfläche des Siliciumsubstrats 1 ein Diffusionsfenster erzeugt wird.
Zur Überführung der das Aluminiumacetylacetonat enthaltenden verbliebenen Fotolackstrukturen in die gewünschte AIpO,-Schicht wird dann die Anordnung einer Thermolyse im Säuer st off -Argon-Strom bei 400 - 500° C während zehn Minuten unterworfen, so daß die in Fig. 3 mit dem Bezugszeichen 4 bezeichnete Al2O,-Schicht in einer Schichtstärke von 0,8 /um auf dem SiIiciumsubatrat 1 entsteht.
VPA 9/493/1035/1036 - 5 -
Edt/Rch 109839/U67
/012080
In einem zusätzlichen Verfahrensschritt kann diese ΑΙν,Ο,-Schicht noch verdichtet werden. Dies geschieht 'durch einen
zweiten Temperprozeß in feuchter Argonatmosphäre bei ungefähr ^00° 0.
Die so erhaltenen sehr dichten und homogenen Metalloxidschichten sind besonders gut geeignet zur Herstellung von
Halbleiterbauelementen wie SiIicium-Planartransistören, in- ' tegrierten Halbleiterschaltungen und MOS-Transistoren.
Ein weiterer Anwendungsbereich des erfindungsgemäßen Verfahrens ergibt sich insbesondere bei Aluminiumoxid bei der Herstellung von Dünnfilmschaltungen, in welchen Widerstände und Kondensatoren in Mehrfachschaltung miteinander verbunden sind.
12 Patentansprüche
3 figuren
INSPECTED
VPA 9/493/1035/1036 ~ - 6 -
Edt/Rch
109839/1467

Claims (12)

  1. PatentansOrücne
    ,1.) Verfahren zum Herstellen von als Isolations- oder
    Maskierungsschichten dienenden dichten Metalloxidbelegungen auf Halbleiterkristalloberflächen, insbesondere für Halbleiterbauelemente, welche durch Verfahrenaschritte der Planartechnik gefertigt sind, dadurch gekennzeichnet, daid auf die mit der Metalloxidschicht zu belegende Überfläcne eine das Metall und Sauerstoff enthaltende organische Verbindung in einem organischen Lack gelöst aufgebracht, die Lackschicht kurz getempert und mittels Thermoiyse bei Temperaturen oberhalb 400° C in trockener Inertgasatmosphäre in die reine Metalloxidschicht übergeführt wird.
  2. 2.) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Herstellen einer strukturierten Metalloxidschicht als organischer Lack ein fotosensitiver Lack verwendet wird.
  3. 3.) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als organische Lacklösung eine in Butylacetat-Äther gelöste Nitrocellulose verwendet wird.
  4. 4.) Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß das Tempern der Lackschicht bei 100 - 130° C in maximal fünf Minuten vorgenommen wird.
  5. 5.) Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Thermoiyse in strömender Sauerstoff-Argon-Atmosphäre vorgenommen wird.
  6. 6.) Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Metalloxidschicht nach der Thermoiyse noch einem zusätzlichen Temperprozeß in feuchter Argonatmoaphäre bei 300 C unterworfen wird.
    VPA 9/493/1035/1036 - 7 -
    Edt/Hch
    109839/U67 orkhnal inspected
  7. 7.) Verfahren nach Anspruch 1 "bis 6, dadurch gekennzeichnet, daß die Konzentration der Metall und Sauerstoff enthaltenden Verbindung in der organischen Lacklösung auf 15 - .20 $ eingestellt wird. .
  8. 8.) Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Dicke der Lackschicht so eingestellt wird, daß sie nach dem Tempern (bei 100 bis 130° G) ungefähr 5 /um beträgt.
  9. 9.) Verfahren nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß als Metall und Sauerstoff enthaltende Verbindung Metall-Alkoxide, Metallsalze einfacher organischer Säuren und sauerstoffverbrückte metallorganische Komplexe, deren Zersetzungstemperaturen zwischen 100 und 250 C liegen, verwendet werden.
  10. 10.) Verfahren nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß zum Herstellen einer aus AIpO-, bestehenden Maskieruhgsoder Isolationsschicht Aluminiumacetylacetonat Al(CH5COCH=OOGH5),, sekundäres Aluminiumbutylat Al(OCH.CH3.CH2CH3)- oder Aluminiumisopropylat Al(OCH(CH5)2) in Butylacetat-Äther gelöster Nitrocellulose oder in einem fotosensitiven Lack gelöst aufgebracht wird und durch ther mische Zersetzung
    übergeführt wird.
    mische Zersetzung bei 250 C in die reine
  11. 11.) Verfahren nach Anspruch 1 bis 9» dadurch gekennzeichnet, daß zum Herstellen einer aus SiO^ bestehenden Maskierungsoder Isolationsschicht Siliciumäthylat Si(OCH2CH5). oder Siliciumtetraacetat (CH5COO)4Si in in Butylacetat-Äther gelöster Nitrocellulose oder in einem fotosensitiven Lack gelöst aufgebracht wird und durch thermische Zersetzung bei 400 bis 500° C in die reine SiO^Schicht übergeführt wird.
  12. 12.) Halbleiterbauelemente wie Silicium-Planartransistören, integrierte Halbleiterschaltungen und MOS-Transistoren, hergestellt nach einem Verfahren nach Anspruch 1 bis
    VPΛ 9///
    109839 AU67
    Leerseite
DE19702012080 1970-03-13 1970-03-13 Verfahren zum Herstellen von dichten Metalloxidbelegungen auf Halbleiteroberflächen Pending DE2012080A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19702012080 DE2012080A1 (de) 1970-03-13 1970-03-13 Verfahren zum Herstellen von dichten Metalloxidbelegungen auf Halbleiteroberflächen
US00122988A US3720542A (en) 1970-03-13 1971-03-11 Process for producing dense metal oxide coatings on semiconductor
FR7108433A FR2081915A1 (de) 1970-03-13 1971-03-11
NL7103359A NL7103359A (de) 1970-03-13 1971-03-12
GB1297226D GB1297226A (de) 1970-03-13 1971-04-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702012080 DE2012080A1 (de) 1970-03-13 1970-03-13 Verfahren zum Herstellen von dichten Metalloxidbelegungen auf Halbleiteroberflächen

Publications (1)

Publication Number Publication Date
DE2012080A1 true DE2012080A1 (de) 1971-09-23

Family

ID=5765041

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702012080 Pending DE2012080A1 (de) 1970-03-13 1970-03-13 Verfahren zum Herstellen von dichten Metalloxidbelegungen auf Halbleiteroberflächen

Country Status (5)

Country Link
US (1) US3720542A (de)
DE (1) DE2012080A1 (de)
FR (1) FR2081915A1 (de)
GB (1) GB1297226A (de)
NL (1) NL7103359A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135027A (en) * 1976-08-30 1979-01-16 General Electric Company Semiconductor element embodying an optical coating to enhance thermal gradient zone melting processing thereof
DE3567768D1 (en) * 1984-05-04 1989-02-23 Bbc Brown Boveri & Cie Dry-etching process

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615943A (en) * 1969-11-25 1971-10-26 Milton Genser Deposition of doped and undoped silica films on semiconductor surfaces

Also Published As

Publication number Publication date
FR2081915A1 (de) 1971-12-10
GB1297226A (de) 1972-11-22
US3720542A (en) 1973-03-13
NL7103359A (de) 1971-09-15

Similar Documents

Publication Publication Date Title
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE1614999A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit einer einem vorgegebenen Flaechenmuster entsprechenden dielektrischen Schicht auf der Oberflaeche eines Halbleiterkoerpers
DE3901114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2439300A1 (de) Verfahren zum aetzen abgeschraegter raender, insbesondere an siliziumoxidschichten
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE1589899B2 (de) Halbleiteranordnung mit einem mehrschichtigen Isolierfilm und Verfahren zu ihrer Herstellung
DE2224515B2 (de) Verfahren zum verdichten von silikatglaesern
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen
DE2012080A1 (de) Verfahren zum Herstellen von dichten Metalloxidbelegungen auf Halbleiteroberflächen
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE4444681C2 (de) Keramik-Substrat sowie Verfahren zu seiner Herstellung
DE2506436B2 (de) Isolationsdiffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
DE1619973A1 (de) Verfahren zur Herstellung von Silicium
DE1614358C3 (de) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
DE2045633A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2245852C3 (de) Verfahren zur Herstellung mehrerer dotierter Halbleiterbereiche
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE2307754A1 (de) Verfahren zur herstellung mehrschichtiger verbindungen
DE1589852B2 (de) Feldeffekttransistor
DE1544318C3 (de) Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern
DE2750805A1 (de) Verfahren zur herstellung metallhaltiger schichten auf oberflaechen von halbleiterbauelementen
DE2330645B2 (de) Verfahren zum kontaktieren von integrierten schaltungen