DE2003074B2

DE2003074B2 - Mehr-Flanken-Kodieranordnung

Info

Publication number: DE2003074B2
Application number: DE2003074A
Authority: DE
Inventors: Maurice Georges Antony Bellanger; Jacques Lucien St. Maur Daguet; Tuan Kiet Velizy Duong
Original assignee: Telecommunications Radioelectriques et Telephoniques SA TRT
Current assignee: Telecommunications Radioelectriques et Telephoniques SA TRT
Priority date: 1969-01-28
Filing date: 1970-01-23
Publication date: 1979-08-09
Also published as: NL7001031A; CH504814A; NL162273B; DE2003074A1; BE744960A; BR7016279D0; DK125670B; JPS5616970B1; GB1249761A; SE353628B; FR2029837A5; NL162273C; DE2003074C3

Description

Die vorliegende Erfindung bezieht sich auf eine Mehr-Flanken-Kodieranordnung zum Umsetzen elektrischer Analogsignale in elektrische mit einer Periode T auftretende Digitalsignale.

Bei derartigen Kodieranordnungen werden im allgemeinen folgende Bearbeitungen durchgeführt (siehe z. B. Nachrichtentechnische Zeitschrift, Heft 3, 1967, Seite 133 bis 138).

Abtastung des umzuwandelnden Analogsignals;

Umwandlung der amplitudenmodulierten Abtastsignale in dauermodulierte Impulse;

Messung der dauermodulierten Impulse mit Hilfe von Taktsignalen.

Es ist bereits bekannt, daß eine derartige Amplitude-Dauer-Umwandlung mittels eines Kreises erzielt werden kann, der einen Kondensator enthält, wobei dieser Kondensator aufgeladen wird, bis die Spannung an seinen Klemmen die Amplitude des umzuwandelnden Abtastimpulses erreicht, wonach der Kondensator mit einem konstanten Strom entladen wird (siehe z.B. die deutschen Auslegeschriften Nr. 1211256 und Nr. 1224357, wo »single-slopee-Umsetzer beschrieben worden sind).

Ein derartiger Kreis weist die folgenden Nachteile auf:

1. Starke Empfindlichkeit für Geräusch, insbesondere am Anfang der Entladung mit einem konstanten Strom;

2. Eine starke Empfindlichkeit für Änderungen der Kapazität als Funktion der Temperatur und der Zeit für Änderungen des Entladestromes (diese Erscheinungen führen eine Änderung der Neigung und somit eine Verschiebung des Mittelwertes der umzuwandelnden Signale und Zählfehler herbei);

3. Eine hohe Taktfrequenz ist erforderlich, wenn die Dauer mit großer Genauigkeit gemessen werden soll; z. B. ist bei einer Umwandlung, die alle 125 (Asek (Abtastfrequenz 8 kHz) durchgeführt wird, für eine Genauigkeit von 1:2¹² = 1:4096 eine Taktfrequenz von 32 MHz erforderlich;

4. Die Neigung wird durch die höchstzulässige Spannung am Eingang der Vergleichsschaltung beschränkt, wodurch letztere hohen Anforderungen entsprechen muß, um mit einer genügenden Genauigkeit den Zeitpunkt bestimmen zu können, zu dem die Spannung an den Kondensatorklemmen die Bezugsschwelle am Ende des Zählvorgangs überschreitet; wenn außerdem die Neigung schwach ist, besteht die Gefahr, daß der Komparator auf parasitäre Signale zu wirken anfängt, wenn seine Nutz-Eingangssignale von der gleichen Größenordnung sind.

Die beiden zuerst erwähnten Nachteile, und zwar die Empfindlichkeit für Geräusch und die Empfindlichkeit für Änderungen der Kapazität als Funktion der Temperatur und der Zeit und für Änderungen des Entladestroms, können dadurch verringert werden, daß eine Amplituden-Dauer-Umwandlung mit einem Kreis durchgeführt wird (siehe z. B. Electronics, Oktober 11, 1963, Siten 29 bis 31, dual-rarap converters), der einen Kondensator enthält, der mit einem konstanten der umzuwandelnden Spannung proportionalen Strom während eines festen Zeitintervalls aufgeladen, an dessen Ende die Kondensatorspannung der umzuwandelnden Spannung proportional ist. Der Kondensator wird anschließend mit einem konstanten Strom entladen. Der erste Nachteil ist dann beseitigt, weil das Geräusch integriert wird; andererseits kann nachgewiesen werden, daß die gemessene Dauer dann von der Zeitkonstante des Integrators unabhängig ist, wenn für das Laden und für das Entladen dieselbe Zeitkonstante verwendet wird, wodurch der zweite Nachteil behoben wird.

Der obenerwähnte dritte Nachteil, und zwar eine hohe Taktfrequenz, läßt sich vermieden unter Anwendung des Analog-Digital-Umwandlungsprinzips das beschrieben ist in Frequenz, Band 17, Nr. 10, 1963, Seiten 364 bis 370, insbesondere Abschnitt 4.2. Ein Ausführungsbeispiel dieses Prinzips ist angegeben in Electronics vom 29. April 1968, Band 41, Heft 9, Seiten 69 bis 72, insbesondere Seite 71 und 72.

Diese bekannte Kodieranordnung enthält dazu die Elemente wie im Oberbegriff des Patentanspruchs 1 angegeben.

In dieser bekannten Kodiervorrichtung, wobei insbesondere ein Eingang der zweiten Vergleichsschaltung mit dem Ausgangskreis des ersten integrierenden Netzwerkes verbunden ist, wird durch die erste Zählvorrichtung eine Grobmessung und durch die zweite Zählvorrichtung eine Feinmessung des momentanen Amplitudenwertes des Analogsignals durchgeführt. Dazu wird der erste Entladestrom Z₁₁, durch eine feste Zahl geteilt, damit der zweite Entladestrom /, ₂ erhalten wird. Wenn die Ausgangsspannung des ersten integrierenden Netzwerkes unter den Bezugswert E₀ herabgesunken ist und außerdem die Vorderflanke des nächstfolgenden Taktimpulses auftritt, der die erste Zählvorrichtung um eine Einheit erhöht, wird statt des Entladestroms /,, der zweite Entladestrom /, ₂ dem integrierenden Netzwerk zugeführt. Die weitere Entladung des ersten integrierenden Netzwerkes findet jetzt statt mit einer kleineren Flanke. Bei dieser weiteren Entladung werden der zweiten Zählvorrichtung Taktimpulse des Impulsgenerators zugeführt, wobei diese Taktimpulse mit der gleichen Frequenz auftreten wie die Taktimpulse, die der ersten Zählvorrichtung zugeführt wurden.

Diese bekannte Kodieranordnung des »triplesIope«-Typs weist der Nachteil auf, daß das Ausgangssignal des ersten integrierenden Netzwerkes, wenn das unter den Bezugswert E₀ herabgesunken ist, nur noch klein ist. Überdies ist die weitere Entladungsneigung klein. Wie bereits beim vierten Nachteil erwähnt worden ist, besteht die Gefahr, daß die Vergleichsschaltung auf parasitäre Signale zu wirken anfängt, wenn die Nutz-Eingangssignale von der Größenordnung sind. Eine genaue Feststellung des Augenblicks, bei dem das Eingangssignal der zweiten Vergleichsschaltung unten den zweiten Bezugswert E₁ herabsinkt, ist dabei nicht möglich.

Die vorliegende Erfindung bezweckt eine Verbesserung der letztgenannten Kodieranordnung anzugeben, womit die Nachteile dieser Anordnung weitgehend aufgehoben werden.

"> Die Mehr-Flanken-Kodieranordnung gemäß dem Oberbegriff der PA 1 enthält dazu erfindungsgemäß weiter die im kennzeichnenden Teil des PA 1 niedergelegten Merkmale.

In einer praktischen Ausführungsform der Kodier-¹⁽¹ anordnung nach der Erfindung, die »quadrupleslope«-Kodieranordnung genannt werden kann, bewirkt das Ausgangssignal der ersten Vergleichsschaltung, wenn das Ausgangssignal des ersten integrierenden Netzwerkes unten den Bezugswert E₀ herabge-'" > sunken ist, beim Auftreten der Vorderflanke des nächstfolgenden Taktimpulses folgendes:

1. Die Beendigung des Entladens des ersten integrierenden Netzwerks also das Aufrechterhalten der Restspannung auf dem Wert, den sie zum Auftritts-

-'» Zeitpunkt der Vorderflanke des Taktimpulses aufwies;

2. Das Aufladen des zweiten integrierenden Netzwerkes mit einem konstanten, der vorerwähnten Restspannung proportionalen Strom während eines festen Zeitintervalls; dieses integrierende Netzwerk

-'"> wird dann mit einem konstanten Strom entladen und die zweite Zählung wird bis zu dem Zeitpunkt durchgeführt, zu dem seine Ausgangsspannung die zweite Bezugsschwelle überschreitet, während zu gleicher Zeit die Ausgangsspannung des ersten integrierenden tu Netzwerks auf den Wert Null gebracht und bis zum Ende des Zyklus auf diesem Wert gehalten wird.

Der Bezugswert E₀ ist größer als ein Quantifizierungsschritt. Wenn die umzuwandelnde Restspannung zu hoch ist und die Kapazität des zweiten Zählers π überschreitet, läßt dieser zweite Zähler den ersten Zähler um einen Schritt vorwärts zählen.

Die umzuwandelnde Eingangsspannung der Kodiervorrichtung kann eine sehr schmale auf geeignete Weise verstärkte Signalprobe sein. Vorzugsweise wird in aus wirtschaftlichen Erwägungen und der Einfachheit der Bauart halber das Signal selber während des Integrationsintervalls dem Kreis zugeführt. Diese Wirkungsweise führt eine geringe lineare Signalverzerrung herbei, die sich aber leicht korrigieren läßt.
4> Einige Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher bschrieben. Es zeigt

Fig. 1 die Amplitude-Dauer-Umwandlung bei Verwendung eines Kreises mit einer einzigen Nei-" ><i gung,

Fig. 2 die Amplitude-Dauer-Umwandlung bei Verwendung eines Kreises mit zwei Neigungen,

Fig. 3 die Amplitude-Dauer-Umwandlung bei Verwendung eines Kreise mit drei Neigungen,
v> Fig. 4a als Funktion der Zeit die Spannung an den Klemmen des ersten integrierenden Netzwerkes, und Fig. 4b als Funktion der Zeit die Spannung an den Klemmen des zweiten integrierenden Netzwerkes in einer Kodieranordnung,

w) Fig. 5 das Schaltbild des Analogteiles der Kodieranordnung, und

Fig. 6 die zugehörigen Zeitdiagramme,
Fig. 7 das Schaltbild des Digitalteils der Kodieranordnung,

h--> Fig. 8 schematisch die Dekodieranordnung zur Wiedergewinnung der Analogsignale,

Fig. 9 das zugehörige Zeitdiagramm, und

Fig. 10 das Schaltbild des Digitalteils der Kodier-

anordnung nach Fig. 8.

Das Zeitdiagramm nach Fig. 1 zeigt den Verlauf der Spannung an den Klemmen eines Kondensators, wenn dieser zwischen 0 und f, aufgeladen wird, bis diese Spannung die Amplitude der umzuwandelnden Spannung erreicht. Zwischen i, und t₂ wird dieser Kondensator mit einem konstanten Strom entladen, während zu gleicher Zeit die Taktimpulse H gezählt werden. Die Nachteile eines derartigen Einflanken-Kodierers wurden bereits berwähnt.

Das Zeitdiagramm nach Fig. 2 zeigt den Verlauf der Kondensatorspannung für einen Zweiflanken-Kodierer. Der Kondensator wird während eines festen Zeitintervalls (0, <,) mit einem konstanten der umzuwandelnden Spannung proportionalen Strom aufgeladen; am Ende dieses Zeitintervalls ist die Kondensatorspannung der umzuwandelnden Spannung proportional, wonach der Kondensator mit einem konstanten Strom entladen wird und die Taktimpulse während dieses Zeitintervalls (f,, f₂) gezählt werden.

Das Zeitdiagramm nach Fig. 3 zeigt den Verlauf der Kondensatorspannung für einen Drei-Flanken-Kodierer. Der Kondensator wird während eines festen Zeitintervalls (0, f,) mit einem konstanten der umzuwandelnden Spannung proportionalen Strom aufgela- ■ den. Der Entladestrom wird durch eine feste Zahl geteilt, wenn zum Zeitpunkt t₂ die Kondensatorspannung unter einen bestimmten Bezugswert E₀ herabgesunken ist und zugleich die Vorderflanke eines Taktimpulses auftritt, der den Zähler vorwärts zählen läßt. Die Neigung ist dann geringer geworden. Zwei Zähler finden Verwendung, und zwar ein Zähler für die Grobmessung (die zwischen I₁ und ^durchgeführt wird) und der andere für eine Feinmessung (die zwischen t₂ und t_}) durchgeführt wird).

Die Kodieranordnung ermöglicht es, die obenerwähnten Nachteile alle zu beseitigen. Das Zeitdiagramm der Fig. 4a zeigt den Verlauf der Ausgangsspannung des ersten integrierenden Netzwerks. Während eines festen Zeitintervalls (0, ;,) wird der Kondensatoi des ersten Integrators mit einem konstanten der umzuwandelnden Spannung proportionalen Strom Sufgelade dann wird dieser Kondensator mit einem konstanten Strom (zwischen f, und I₂) entladen, während außerdem die Zählung stattfindet. Wenn diese Kondensatorspannung unter eine Bezugsspannung E₀ herabsinkt, bewirkt ein bistabiler Komparator beim Auftreten der Vorderfianke des nächstfolgenden Taktimpulses die Beendigung der Entladung und auch das bis zum Zeitpunkt /₃ Aufrechterhalten der Kondensatorspannung auf dem Wert, den die zum Zeitpunkt I₂ aufwies. Im Zeitintervall (i₃, I₅), wobei i₅ dem Ende des Zyklus von 125 μβεΐί für eine Abtastfrequenz von 8 kHz entspricht, wird die Ausgangsspannung des ersten Integrators auf Null gebracht und gehalten.

Im Zeitdiagramm der Fig. 4b ist der Verlauf der Ausgangsspannung des zweiten integrierenden Netzwerks dargestellt. Während eines festen Zeitintervalls (/₂, f₃) wird unter der Steuerung des vorerwähnten Komparators der Kondensator des zweiten integrierenden Netzwerks mit einem konstanten der Restspannung V{ I₂) des ersten integrierenden Netzwerks proportionalen Strom aufgeladen. Dieser Kondensator wird anschließend mit einem konstanten Strom entladen und während des Zeitintervalls (i₃, i₄) wird die zweite Zählung bis zu dem Zeitpunkt t₄ durchgeführt, zu dem die Kondensatorspannung eine zweite Bezugsschwelle unterschreitet.

Fig. 5 zeigt das Schaltbild des Analogteiles der Kodieranordnung. Das umzuwandelnde Niederfrequenz-Analogsignal BF wird über einen Kondensator c, und eine Widerstandsbrücke r,, r₂, die den Mittelwert des erwähnten Signals (Nullpegel) festlegt, an eine Eingangsklemme eines Operationsverstärkers A, gelegt, der als Spannungsfolger ausgebildet ist (Eingangsimpedanz von einigen Hundert kQ, Ausgangsimpedanz von 200Ω). Diesem Verstärker folgt das erste integrierende Netzwerk, das durch einen Operationsverstärker A₂ und einen Kreis A₁C₁ gebildet wird. A₁ ist an unterschiedliche Ladespannungen des Integrators über Feldeffekttransistoren TEC₁, TEC₂, TEC₁ (z. B, vom MOS-Typ) angeschlossen, die als Schalter wirken. Die Feldeffekttransistoren TEC₄, TEC₅, TEC₆ wirken als Steuerpegelanpassungen ( + 6 V, - 12 V) für die Feldeffekttransistoren TEC₁, TEC₂, TEC₃.

Eine Diode D₁, die zwischen R₁ und TEC₃ eingeschaltet ist, ermöglicht es, das Auftreten eines Quellen-Abzugstroms (Drain-Source current) insbesondere während des Zeitintervalls (0,Z₁) zu verhindern.

Der Codierungszyklus ist in vier Teile unterteilt und die Zeitintervalle sind durch P₁, P₂, P₃, P₄ bestimmt. Während des festen Zeitintervalls (0,f,) ist der Widerstand R₁ unter der Steuerung von P₁ über TEC₁ en das umzuwandelnde Signal angeschlossen. Während des Zeitintervalls (/,, t₂) veränderliche Dauer, das der ersten Zählung entspricht-, ist R₁ über TEC₂ unter der Steuerung von P₂ an die Bezugsspannung — V_R gelegt. V_R ist gleich dem Höchstwert des umzuwandelnden Signals und hat das entgegengesetzte Vorzeichen. Das Zeitintervall (f,, r₂) endet, wenn die Vorderflanke des ersten nach dem Unterschreiten der Schwelle E₀ erscheinenden Taktimpulses auftritt. Während des Zeitintervalls {I₂,t_}) ist der Widerstand R₁ über TEC₃ unter der Steuerung von P₃ an Erde gelegt. Während des Zeitintervalls (/₃,i₅) wird die Ausgangsspannung des ersten Integrators auf Null gebracht und durch das Vorhandensein der Parallelschaltung von TEC_w und des Kondensators C₁ unter der Steuerung von P₄ auf diesem Wert gehalten. Der Operationsverstärker A₂ wirkt dann als Spannungsfolger, wobei sein Eingang an Erde gelegt ist, und wobei am Ausgang die Spannung Null mit sehr großer Genauigkeit erhalten wird.

An A₂ schließt sich ein Operationsverstärker A₃ an, der als Spannungsfolger ausgebildet und mit einem Widerstandskondensatornetzwerk r_t,c₂ versehen isi. durch das unerwünschte Signale eliminiert werden können, und der die Verbindung mit dem Komparatoi herstellt, der durch den Operationsverstärker A₄ gebildet wird und dessen Bezugseingang geerdet ist. Da in diesem Falle die Bezugsspannung gleich Null ist, ist die umzuwandelnde Restspannung negativ. Wenn bei der Steuerung des Integrators die Verzögerung berücksichtig wird, kann die Amplitude der Restspannung größer als ein Quantifizierungsschritt sein, wodurch die Kapazität des zweiten Zählers überschritten wird. Da das Komplement der erhaltenen Meßwerte benötigt wird, läßt man dann mit Hilfe des zweiten Zählers den ersten Zähler um einen Schritt vorwärts zählen. Ein Kreis ^,D₂ ermöglicht es, den Komparator zu sperren, nachdem er umgeklappt ist. Das Ausgangssigna] dieses Komparators wird dem Digitalteil der Kodieranordnung zugeführt.

Während des Zeitintervalls (f₂,/₃) wird der Wider-

stand R₁ des zweiten Integrators (der durch den Operationsverstärker A₅ und den Kreis A₂C₂ gebildet wird) mit dem Ausgang des Verstärkers A₃ verbunden, wobei durch das Vorhandensein eines von P₃ gesteuerten Feldeffekttransistors TEC₁ , der Kondensa- ~> tor C₂ mit einem der umzuwandelnden Restspannung proportionalen Strom aufgeladen wird.

Außerhalb des Zeitintervalls (<₂,<₃) ist R₂ über TEC₁₂ (unter der Steuerung von P₃) an eine Bezugsspannung — V_Rl2^b gelegt, mit deren Hilfe der zweite "> Integrator mit einem konstanten Strom entladen wird. Eine Diode D₃ verbindet den Ausgang des zweiten Integrators mit einer seiner Eingangsklemmen, um zu verhindern, daß die Ausgangsspannung 0,7 V überschreitet. Der Ausgang des zweiten Integrators ist mit ι» dem zweiten Komparator A_b verbunden, der die Beendigung der zweiten Zählung bewirkt. Der Bezugseingang dieses Komparators wird an Erde gelegt. Es sei bemerkt, daß die Feldeffekttransistoren TEC₁, TECg bzw. TEC₉ als Steuerpegelanpassungen für -¹¹ TEC₁₀, TEC_n, bzw. TEC₁₂ wirken.

Der Digitalteil der Kodieranordnung nach einem Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Fig. 6 und 7 beschrieben.

Dieser Digitalteil hat den Zweck, ausgehend von -'> einem Kanalsteuerimpuls /_c (Dauer 1 ysek, Frequenz 8 kHz), der z. B. dem Multoplexsteuerkreis eines Fernverbindungssystems entnommen wird, die unterschiedlichen Steuersignale P₁, P₂, P₃, P₄ zu bilden, die für den Analogtei! benötigt werden. /_c ermöglicht «> es, die Zähler auszulesen (Z₁) und in ihre Nullage zurückzuführen (RAZ).

Die Hinterflanke des Kanalsteuerimpulses Z_c markiert den Anfang von P₁; das Taktsignal H wird dann dem ersten Zähler K₁ zugeführt, der mit sechs bistabi- si len Stufen B₁ bis B₆ versehen ist; das Ende des Steuerimpulses P₁ wird durch die Rückkehr des Zählers in seine Nullage bewerkstelligt. Der Steuerimpuls P₁ hat also eine Zeitdauer von 2⁶ Taktperioden und weil die Frequenz der Taktsignale 2048 kHz beträgt, hat P₁ eine Dauer von etwa 31 usek.

Das Ende von P₁ markiert den Anfang von P₂, wobei die erste Zählung anfängt; dieser Zählvorgang endet, wenn der erste Komparator A_A seine Lage geändert hat und außerdem die Vorderflanke des <r> nächstfolgenden Taktimpulses auftritt. Die Stufen des ersten Zählers speichern ihre Information, bis der nächstfolgende Ausleseimpulse (Z₁) auftritt.

Das Ende von P₂ markiert den Anfang von P₃, das die bistabile Kippschaltung BS₃ in Betrieb setzt: das >o Taktsignal wird dann dem zweiten Zähler K₂ zugeführt, der sechs bistabile Stufen B\ bis B'_b enthält. Außerdem enthält der Zähler K₂ eine bistabile Stufe B'₇, die beim Überschreiten der Endlage der Stufen B\ bis B'₆ den ersten Zähler X₁ um einen Schritt vor- --,5 wärts zählen läßt. Das Ende von P₃ wird durch die Rückkehr des Zählers K₂ in seine Anfangslage bewerkstelligt: darauf fängt die zweite Zählung an, die endet, wenn der Komparator A₆ seine Lage ändert. Der Steuerimpuls P₄ fängt am Ende von P₃ an und «1 dauert bis zum Ende des Zyklus.

Nun wird an Hand der Fig. 8,9 und 10 die Kodieranordnung beschrieben, die es ermöglicht, das ursprünglich analoge Signal BFwiederzugewinnen, wobei von den binären Elementen jeder Kodegruppe des b5 PCM-Signals ausgegangen wird.

Wähend des Kanaltsteuerimpulses Z_c wird in die Zähler K\ und K₂ das Komplement der zu dekodierenden Kodegruppe eingeschrieben. In den Zähler K\ werden die binären Elemente der Kodegruppe mit dem größten Gewicht und in den Zähler K'₂ werden die binären Elemente der Kodegruppe mit dem geringsten Gewicht eingeschrieben. Am Ende des Kanalsteuerimpulses /_c wird das Taktsignal solange dem ersten Zähler K'. und auch über TEC_n unter der Steuerung von P₂ die Bezugsspannung V_R solange dem Eingang des Integrators (A₁,R₃,C₃) zugeführt, bis der Zähler in seine Nullage zurückkehrt.

Von diesem Zeitpunkt an wird das Taktsignal solange dem zweiten Zähler K'₂ und auch die Spannung - Κ_Λ/2⁶ über TEC₁₅ solange dem Eingang des Integrators zugeführt, bis der zweite Zähler in seine Nulllage zurückkehrt. Von diesem Zeitpunkt an und bis zum Ende des Zyklus wird der Eingang des Integrators an Erde gelegt. Der Ausgang des Integrators liefert dann das wiedergewonnene Signal, das während eines Zeitintervalls gleich oder größer als ein halber Zyklus (62,5 μ5β^ aufrechterhalten wird.

Während des Kanalsteuerimpulses /_c wird der Kondensator C₃ des Integrators mit Hilfe von 7TsC₁₉ kurzgeschlossen, wodurch dieser Integrator dann als Spannungsfolger mit einem geerdeten Eingang wirkt, so daß dann am Ausgang die Spannung Null mit großer Genauigkeit erhalten wird.

Der Eingang eines Operationsverstärkers A₈, der als Spannungsfolger ausgebildet ist, ist mit dem Ausgang des Integrators während der zweiten Hälfte des Zyklus über TTfC₂₁ verbunden, der über 7"EC₂₂ von F₅ gesteuert wird (Taktsignal von 8 kHz, das vom Multiplexsteuerkreis herrührt). Während der ersten Hälfte eines Zyklus ist der erwähnte Eingang von A_s über TEC₂₃, der über 7TsC₂₄ von F₅ gesteuert wird, an eine Spannung V_M gelegt, die den Mittelwert des wiedergewonnenen Signals darstellt. Am Ausgang von A_s steht ein Abtastsignal mit einer Dauer eines halben Zyklus zur Verfügung. Es sei bemerkt, daß dieses Signal eine Komponente mit einer Frequenz von 8 kHz enthält, die umso schwächer ist, je nachdem die Spannung V_M den Mittelwert des wiedergewonnenen Signals genauer darstellt. Das Signal BF wird mit Hilfe eines Filters F erhalten.

Derartige Kodieranordnungen weisen in Zeitmultiplexsystemen u. a. die folgenden Vorteile auf:

1. Eine Taktfrequenz gleich 2048 kHz, die genau gleich der Impulsfrequenz im Übertragungsweg bei einem 32-Kanalsystem mit 8 binären Elementen pro Codegruppe ist, wobei die gleiche Genauigkeit wie bei Verwendung einer Codiervorrichtung mit einem Kreis mit einer einzigen Neigung, die eine Taktfrequenz von 32384 kHz benutzt, erhalten wird;

2. Eine derartige Taktfrequenz ermöglicht eine Ausführung des Digitalteiles mit MOS-Kreisen und, da der Analogteil bereits auf der Basis von MOS-Kreisen ausgebildet ist, können die Kodieranordnungen einfach integriert werden. Sogar kann in die Kodieranordnungen ein aus logischen Kreisen aufgebauter Kompressor bzw. Expander aufgenommen werden, der z. B. eine 13-Segmenten-Kennlinie aufweist und der selber mit MOS-Kreisen bestückt ist; das Ganze kann dann in einem einzigen Gehäuse untergebracht werden, wobei unter der Steuerung des Multiplexkreises 8 binäre Elemente in Serien- oder Parallelform für die Übertragung zur Verfügung stehen.

Eine derartige Bauart ermöglicht es, den Aufwand für eine Multiplexapparatur in erheblichem Maße herabzusetzen.

Hierzu 7 Blatt Zeichnungen 909 532/40

Claims

Patentansprüche:

1. Mehr-Flanken-Kodieranordnung zum Umsetzen elektrischer Analogsignale in elektrische mit einer Periode T auftretende Digitalsignale, welche Kodieranordnung nachstehende Elemente enthält:

- ein erstes integrierendes Netzwerk;

- Mittel zum Erzeugen eines ersten Ladezyklusimpulses und eines ersten und eines zweiten Entladezyklusimpulses innerhalb der Periode T;

- Mittel zum Erzeugen eines ersten Ladegleichstroms I₀ , beim Auftreten des ersten Ladezy kl usimpulses;

- Mittel zum Erzeugen eines ersten und eines zweiten Entladegleichstroms /,, und I₁₁ beim Auftreten des ersten bzw. des zweiten Entladezyklusimpulses;

- Mittel zum Zuführen des Ladegleichstroms /₀, an das erste integrierende Netzwerk zur Erzeugung einer Integrationsspannung, die dem Augenblickswert des Analogsignals proportional ist;

- Mittel zum Zuführen des ersten Entladegleichstroms /,, an das integrierende Netzwerk;

- eine erste und eine zweite Vergleichsschaltung, wobei in der ersten Vergleichsschaltung die Ausgangsspannung des ersten integrierenden Netzwerks mit einer ersten Bezugsspannung E₀ verglichen wird, und der zweiten Vergleichsschaltung eine zweite Bezugsspanung E₁ zugeführt wird und wobei die Ausgänge dieser Vergleichsschaltungen dem Mittel zum Erzeugen der Lade- und Entladezyklusimpulse zugeführt werden;

- eine erste und eine zweite Zählvorrichtung;

- ein Impulsgenerator, dessen A.usgangsimpulse der ersten bzw. der zweiten Zählvorrichtung beim Auftreten des ersten bzw. des zweiten Entladezyklusimpulses zugeführt werden;

dadurch gekennzeichnet, daß die Kodieranordnung weiter folgende Elemente enthält:

- ein zweites integrierendes Netzwerk, dessen Ausgang einem Eingang der zweiten Vergleichsschaltung angeschlossen ist;

- vierte Mittel zum Erzeugen eines zweiten Ladezyklusimpulses innerhalb der Periode T, wobei dieser zweite Ladezyklusimpuls zwischen den Zeitpunkten des Auftretens des ersten und des zweiten Entladezyklusimpulses auftritt;

- fünfte Mittel zum Erzeugen eines zweiten Ladegleichstroms I₉₂ beim Auftreten des zweiten Ladezyklusimpulses, welche fünfte Mittel dem Ausgangskreis des ersten integrierenden Netzwerk gekoppelt ist, und vom Ausgangssignal der ersten Vergleichsschaltung gesteuert wird;

- sechste Mittel zum Zuführen des zweiten Ladegleichstroms I₀₂ und des zweiten Entladegleichstroms /, ₂ an das zweite integrierende Netzwerk.

2. Kodierung nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitkonstante des ersten

und des zweiten integrierenden Netzwerkes stark verschieden sind.

3. Kodieranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Größe des zweiten Ladestromes der beim Auftreten des zweiten Ladezyklusimpulses auftretenden und innerhalb dieses zweiten Ladezyklusimpulses konstanten Ausgangsspannung des ersten integrierenden Netzwerkes proportional ist.