-
Schaltungsanordnung zum Subtrahieren digitaler Signale In der modernen
Xeß- und Regeltechnik stellt sich oft die Aufgabe, digitale Signale voneinander
subtrahieren zu müssen, wobei eine Ausgabe des Subtraktionsergebnisses in analoger
Form erwünscht ist. Zur Lösung dieser Aufgabe sind Subtrahierschaltungen mit zwei
Digital-Analog-Wandlern denkbar, deren Ausgangssignale analog subtrahiert werden.
-
Bei solchen Schaltungen ist die Nullstabilität von der Genauigkeit
der Bewertungswiderstände sowie von den unterschiedlichen Restspannungen der verwendeten
Schatttransistoren abhängig, wodurch die Verwendung einer solchen Schaltung über
mehr als zwei Dekaden in Frage gestellt ist.
-
Man könnte natürlich, um die Einflüsse der Schalttransistoren zu eliminieren,
diese durch Relais ersetzen. Das hätte aber ein erhebliches Absinken der Arbeitsgeschwindigkeit
der Subtrahierschaltung zur Folge.
-
Der Erfindung lag die Aufgabe zugrunde, neue Subtrahierschaltungen
für digitale Signale bei analoger Anzeige bzw.
-
Ausgabe des Subtrahierergebnisses zu schaffen, welche die oben aufgezeigten
Nachteile nicht aufweisen, also bei hoher Arbeitsgeschwindigkeit von Widerstandstoleranzen
und Restspannungen verwendeter Schalttran.istoren frei sind.
-
Die Lösung dieter Aufgabe gelingt mit Schaltungsanordnungen, die sich
dadurch auszeichnen, daß die zu subtrahierenden Signale entsprechend ihrer Wertigkeit
in aus gattern aufgebaut. Vergleichsstufen eingespeist werden, daß die Ausgangssignale
dieser Vergleichsstufen bei Gleichheit der inge-
speisten Signale gleich sind, daß diese Ausgangssignale über Transistorschalter
den invertierenden Eingängen zweier
in Serie geschalteter Summierverstärker
zugeführt werden, deren nicht invertierende Eingänge an eine den Signal-Null Pegel
definierende Masse gelegt sind. Dabei wird der invertierende Eingang des ersten
Verstärkers zusätzlich über einen ohmschen Widerstand an Masse gelegt.
-
Ausführungsbeispiele für die neue Schaltung sind in den Zeichnungen
dargestellt und nachfolgend beschrieben.
-
In Fig. 1 ist das Schaltschema für eine Vergleichsstufe nach der Erfindung
dargestellt, mit der zwei Signale S und I miteinander verglichen werden. Dabei ist
die Verkettung der verwendeten NAND-Gatter 10-13 so, daß bei Gleichheit dieser beiden
Signale an den Ausgängen der Schaltung beidesmal L anfällt. Es ergibt sich also
die Tabelle, wobei die invertierten Signalanteile durch einen über den Buchstaben
angebrachten Strich markiert sind: S I S' = S + I I' = I + S 0 0 L L L L L L o L
0 L L 0 L 0 Schaltet man nun an die Ausgänge der in Fig 1 gezeigten Vergleichsstufe
als Schalter Transistoren 16, 17, deren Emitter mit einem Bewertungswiderstand 15
bzw. 15' verbunden sind, so gelangt man zum in Fig.2 Dargestellten. die Kollektoren
dieser Transistoren sind mit dem positiven Pol einer definierten Spannungsquelle
18 verbunden. In den B-wertungswiderständen fließt kein Strom, wenn das Ausgangssignal
L ist.
-
In Fig. 2 sind mehrere solcher Vergleichsstufen zueinander parallel
geschaltet. Sie sind den unterschiedlichen Potenzen
eines Binärcodes
zugeordnet. Die Bewertungswiderstände 15' sind paarallel zueinander an den invertierenden
Eingang eines Summierverstärkers 20 gelegt. In gleicher Weise sind die Bewertungswiderstände
15 parallel an den invertierenden Eingang eines Summierverstärkers 21 gelegt. Beide
Verstärker haben gleiche Verstärkung. Die zweiten Eingänge dieser Verstärker and
mit einer den signal-Null-Pegel definierenden Masse 23 verbunden. Der Ausgang jedes
dieser Verstärker ist über einen Widerstand 24 mit dem invertierenden Eingang des
Verstärkers verbunden. Außerdem werden die Ausgangssignale des Verstärkers 20 in
den n Verstärker 21 eingespeist.
-
Das analoge Signal als Meß- oder Steuergröße steht am Ausgang des
Verstärkers 21 an.
-
Die Schaltung ist so ausgelegt, daß bei Vorliegen eines Signals 0
der jeweilige Transistorschalter geschlossen ist, bei Vorliegen eines Signals L
dagegen offen. Liegt nun beispielweise an der ersten Vergleichsstufe ein Signalpaar
S r O und I = L an, so erhält der Transistor 16 das Signal O, der Transistor 17
das Signal L , d.h. aber, nur der Transistor 16 ist leitend und gibt die definierte
Spannung der Quelle 18 über den Bewertungswiderstand 15 an den invertierenden Eingang
des Verstärkers 21. Am Ausgang dieses Verstärkers steht dann eine der ersten Pontenz
(im Beispiel 2°) entsprechende analoge Spannung an, deren Polarität hier der Polarität
des Eingangssignals I entspricht.
-
Wie ersichtlicht, ist der invertierende Eingang des Verstärkers 20
mit der Masse 23 über einen Widerstand 26 verbunden.
-
Das hat den Zweck, daß bei gleichzeitiger Öffnung aller Schalter 16,
17 dem Verstärker ein der Masse 23 entsprechendes Nullpotential angebeten wird.
-
Es ist auch möglich, die Bewertungswiderstände 15 an den Eingang des
Summierverstärkers 20 und die Bewertungswiderstände
15' an den
Eingang des Summierverstärkers 21 zu legen.
-
Allerdings sind dann die Aussgangssignale der gezeigten Schaltung
um 180° in der Phase verschoben.
-
Schließlich ist es möglich, die gezeigte Schaltung so zu erweitern,
daß sie Signale über mehrere Dekaden verarbeiten kann. Dazu kann man auch mehrere
der gezeigten Schaltungen entsprechender Bemessung parallel zueinander betreiben
und die Ausgangssignale der dann parallel liegenden Verstärker 20 bzw. 21 summieren.
-
Es ist auch möglich, die neue Schaltung in Abweichung vom Gezeigten
mit anderen Gattern aufzubauen, ohne daß darunter die Funktionsweise der Schaltung
leidet.