DE2357947A1 - Vergleicheranordnung - Google Patents

Description

• Vergleicheranordnung Die Erfindung betrifft eine Vergleicheranordnung, die zwei in binärer Form vorliegende Zahlen vergleicht.
• Eine derartige Schaltungsanordnung ist insbesondere zur Feststellung der Vorkoinzidenz in numerischen 'jlerkzeugmaschinen geeignet, bei denen die Vorschubgeschwindigkeit inAbhängigkeit von dem zu verfahrenden Weg gesteuert wird.
• Bekannt ist eine Vergleichsanordnung zum Soll-Istwert-Vergleich, die für jede Stelle der binär vorliegenden Zahlenwerte eine Vergleichsschaltung besitzt. Die Eingänge dieser Vergleichaschaltungen werden mit der entsprechenden Stelle des Soll- und des Istwertes belegt.
• Der Vergleich geschieht jeweils über zwei UND-Glieder, wobei die Vergleichsausgänge aller Binärstellen wiederum auf ein UND-Glied gebracht werden, welches bei Zustand Ii am Ausgang die Gleichheit beider Werte aussagt und bei Zustand " 0 " die Ungleichheit beider Werte anzeigt, Diese Anordnung hat den Nachteil, daß sie sehr aufwendig ist, Da mit der Anzahl der Bauelemente auch die Störanfälligkeit dis Gesamtsystems zunimmt, ist die Wahrschetnlichkeit einer Störung sehr groß.
• Zu den Kosten für die Bauelemente kommen bedingt durch deren große Anzahl Kosten für technologische Probleme.
• Zweck der Erfindung ist es, eine Vergleichsanordnung zu schaffen, die einfach im Aufbau ist, mit geringem Aufwand zu realisieren ist und zuverlässig arbeitet.
• DerErfindung liest die Aufgabe zugrunde, eine Schaltungsanordnung zu finden, die einen in binär serieller Form vorliegenden Festwert mit einem veränderlichen ebenfalls in binär serieller Form vorliegenden Istwert vergleicht, deren Codierung beliebig aber für beide Werte gleich ist.
• Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß der Festwert an einem ersten Eingang und negiert an einen zweiten Eingang eines J-K-Flip-Plop gelegt wird und daß der Istwert negiert an den ersten und direkt an den zweiten Eingang des J-K-Flip-Flop gelegt wird, Durch die Lösung wird ein Vergleich zweier belie big langen Bipärzahlen mit einem sehr geringen Aufwand möglich. Die Anzahl der Bauelemente ist im Gegensatz zu bekannten Schaltungsanordnungen unabhängig von der Stellenzahl der beiden Binärzahlen.
• Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden.
• In der zugehörigen Zeichnung ist die Schaltbngaanordnung dargestellt.
• An den Eingang 1 der Schaltungsanordnung wird die feststehende BinärzEer gelegt, während der Eingang 2 mit der variablen Binärziffer belegt wird.
• Der Eingang 1 ist wahr mit dem ersten Eingang eines J-K-Flip-Flops 3 und negiert mit dem zweiten Eingang dieses J-K-Flip-Plops 3 verbunden.
• Der Eingang 2 der Vergleichsanordnung ist negiert mit dem ersten Eingang der J-K-Flip-Plops 3 und wahr mit zweiten Eingang dieses Flip-Flops verbunden. Am Takteingang des Flip-Flops liegt der gemeinsame Schiebtakt der zu vergleichenden Werte, Sind die beiden Eingänge 1, 2 beispielsweise mit den folgenden ziffern belegt, Eingang 1 0 L L O ... 0 a Eingang 2 L L L O ... O O 2021 ... 2n-12n dann arbeitet die Vergleichsschaltungsanordnung wie folgt Nach der -ersten Binärstelle bleibt am Ausgang 2 der Zustand " L " erhalten. Dieser Zustand, der sich durch die Üngleichheit des ersten Binärzifferstellenpaares ergab, wird abgespeichert bis ein höherwertiges Binärstellenpaar wieder ungleich -ist, daß heißt im genannten Beispiel bis zur Binärstelle 2n. Der Zustand der letzten ungleichen Binärstelle wird abgespeichert, wobei auch der letzte ungleiche Zustand vor gleichen Zuständen liegen kann, Entspricht der Viert a in der Binärstelle 2n dem L-Zusta-nd, dann wird der Auegang 1' mit L-Signal belegt un-d dieser Zustand nach der allgemeinen Gesetzmäßigkeit abgespeichert. Im Falle a = L ist die Binärzahl am Eingang 1 ( Pestwert ) größer als der Wert am Eingang 2.
• Entspricht a dem logischen Wert " 0 ", so bleibt der Zustand der Binärstelle 20 gespeichert, das bedautet, am Ausgang 1' liegt der logische Wert 0. In diesem Fall ist die Zahl am Eingang 2 größer als die am Eingang 1. liegt am Ende des Vergleichs am Ausgang 1' des J-Klops 3 L-Signal, dann bedeutet das, daß der inert am Eingang 1 größer als der am Eingang 2 ist.
• Bei 0-Signal am Ausgang 1' am Endes des Vergleichs ist der Wert am Eingang 2 größer als der am Eingang 1.
• Die Schaltungsanordnung ist für den Zustand 0 an beiden Eingängen nicht definiert. Das ist aber nicht störend, da am Eingang 1 immer ein Festwert, der größer als Null ist, liegt.

Claims (1)

1. Patentanspruch

   Schaltungsanordnung zUm Vergleich zweier binär seriell vorliegenden Zahlenwerte dadurch gekennzeichnet, daß ein Eingang ( 1 ) negiert mit einem zweiten Eingang eines J-X-Flip-Flops ( 3 ) und wahr mit einem ersten Eingang dieses J-K-Flip-Flops ( 3 verbunden ist und daß ein Eingang ( 2 ) negiert mit dem ersten Eingang des J-K-Flip-Flops ( 3 ) und wahr mit dem zweiten Eingang dieses J-K-?lip-Flops ( 3 ) verbunden ist,