DE19948598A1

DE19948598A1 - Mikrocomputer mit Abtastfunktion eines Wiederholungs-Anforderungssignals in Synchronisation mit einem Abtastsignal

Info

Publication number: DE19948598A1
Application number: DE19948598A
Authority: DE
Inventors: Tetsuya Sakairi
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1998-10-09
Filing date: 1999-10-08
Publication date: 2000-04-13
Anticipated expiration: 2019-10-09
Also published as: JP2000112921A; DE19948598B4; US6408353B1; JP3688137B2

Abstract

In einem Mikrocomputer, der eine Zentraleinheit (CPU 10), mindestens ein Peripheriegerät (30, 30-1, 30-2) und eine dazwischen angeschlossene Bus-Steuereinheit (20) aufweist, baut sich die Bus-Steuereinheit aus einem Bus-Steuerungsschaltkreis (21) zur Steuerung der Datenübertragung, einem Abtastsignal-Erzeugungsschaltkreis (22, 23) zur Erzeugung eines Abtastsignals (ST) und zur Übertragung des Abtastsignals an das Peripheriegerät, einem Flip-Flop (26) für das Abtasten eines Wiederholungs-Anforderungssignals (RREQ) vom Peripheriegerät in Synchronisation mit dem Abtastsignal zur Erzeugung eines Abtast-Anforderungssignals (SREQ), und einem Abtast-Anforderungssignal-Erfassungsschaltkreis (27) für die Erfassung des Abtast-Anforderungssignals zur Rücksetzung des Flip-Flops auf. Der Bus-Steuerungsschaltkreis empfängt das Abtast-Anforderungssignal zur Übertragung von Daten von der Zentraleinheit (CPU) an das Peripheriegerät. Der Abtastsignal-Erzeugungsschaltkreis empfängt das Abtast-Anforderungssignal zur Erzeugung eines weiteren Abtastsignals.

Description

HINTERGRUND DER ERFINDUNG Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen Mikrocomputer und insbesondere die Verbesserung einer Abtastfunktion eines Wiederholungs-Anforderungssignals von Peripheriegeräten.

Beschreibung des verwandten Stand der Technik

In einem bekannten Mikrocomputer, welcher eine Zentraleinheit (CPU), mindestens ein Peripheriegerät und eine Bus-Steuerein heit, die zwischen diesen angeschlossen ist, aufweist, ist die Bus-Steuereinheit aus einem Bus-Steuerungsschaltkreises für die Steuerung der Datenübertragung, einem Abtastsignal-Er zeugungsschaltkreis für die Erzeugung eines Abtastsignals und für die Übertragung des Abtastsignals an das Peripheriegerät, und einem Flip-Flop für das Abtasten eines Wiederholungs-An forderungssignals von dem Peripheriegerät in Synchronisation mit einem Taktsignal zur Erzeugung eines Abtast-Anforderungs signals aufgebaut. Der Bus-Steuerungsschaltkreis empfängt das Abtast-Anforderungssignal zur Übertragung von Daten von der Zentraleinheit (CPU) an das Peripheriegerät. Der Abtastsignal- Erzeugungsschaltkreis empfängt das Abtast-Anforderungssignal für die Erzeugung eines weiteren Abtastsignals. Dieser Vorgang wird später ausführlich beschrieben.

In dem oben beschriebenen bekannten Mikrocomputer jedoch können, falls das Peripheriegerät nicht mit dem Taktsignal in Synchronisation ist, während die Zentraleinheit (CPU) und die Bus-Steuereinheit mit dem Taktsignal synchronisiert sind, unnötige Wiederholungsoperationen durchgeführt werden und nötige Wiederholungsoperationen können andererseits nicht erfolgen. Dies bedeutet, daß das Wiederholungs-Anforde rungssignal zur Ausführung einer Wiederholungsoperation mit Hilfe des Flip-Flops abgetastet werden kann. Andererseits kann in einem abnormen Zustand, bei welchem die Schreiboperation versagt, das Abtasten des Wiederholungs-Anforderungssignals durch das Flip-Flop verzögert werden, wodurch die Erzeugung eines Wartesignals für die Zentraleinheit (CPU) verzögert würde, so daß eine Wiederholungsoperation nicht durchgeführt wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, einen Mikro computer gemäß dem Oberbegriff von Anspruch 1 zu schaffen, der zum Abtasten nur der nötigen Wiederholungs-Anforderungssignale in einem Mikrocomputer fähig ist.

Diese Aufgabe wird erfindungsgemäß durch den Oberbegriff von Anspruch 1 gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.

Gemäß der vorliegenden Erfindung ist in einem Mikrocomputer, welcher eine Zentraleinheit (CPU), mindestens ein Periphe riegerät und eine Bus-Steuereinheit, die zwischen diesen angeschlossen ist, aufweist, die Bus-Steuereinheit aus einem Bus-Steuerungsschaltkreises für die Steuerung der Datenüber tragung, einem Abtastsignal-Erzeugungsschaltkreis für die Erzeugung eines Abtastsignals und für die Übertragung des Abtastsignals an das Peripheriegerät, einem Flip-Flop für das Abtasten eines Wiederholungs-Anforderungssignals von der Peripherieeinheit in Synchronisation mit dem Abtastsignal zur Erzeugung eines Abtast-Anforderungssignals, und einem Abtast- Anforderungssignal-Erfassungsschaltkreis für die Erfassung des Abtast-Anforderungssignals zur Rücksetzung des Flip-Flops auf gebaut. Der Bus-Steuerungsschaltkreis empfängt das Abtast-An forderungssignal zur Übertragung von Daten von der Zentral einheit (CPU) an das Peripheriegerät. Der Abtastsignal-Erzeu gungsschaltkreis empfängt das Abtast-Anforderungssignal zur Erzeugung eines weiteren Abtastsignals.

Falls die aktive Zeitdauer des Abtastsignals passend angepaßt ist, kann ein Wiederholungs-Anforderungssignal, welches eine kurze Zeitdauer in einem normalen Zustand aufweist, nicht ab getastet werden, wohingegen ein Wiederholungs-Anforderungs signal mit einer langen Zeitdauer in einem abnormen Zustand abgetastet werden kann.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung im Vergleich zum Stand der Technik ergeben sich aus der nachfol genden Beschreibung mehrerer Ausführungsformen der vorlie genden Erfindung anhand der Zeichnung.

Es zeigen:

Fig. 1 ein Blockdiagramm eines Schaltkreises, welches einen Mikrocomputer des Stands der Technik darstellt;

Fig. 2 ein Blockdiagramm eines Schaltkreises, welches eine erste Ausführungsform des Mikrocomputers gemäß der vorliegenden Erfindung darstellt;

Fig. 3 und Fig. 4 Steuerungsdiagramme für die Erklärung des Betriebs des Mikrocomputers von Fig. 2;

Fig. 5 ein Blockdiagramm eines Schaltkreises, der eine zweite Ausführungsform des erfindungsgemäßen Mikrocomputers darstellt; und

Fig. 6 ein Blockdiagramm eines Schaltkreises, der eine dritte Ausführungsform des erfindungsgemäßen Mikrocomputers darstellt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Bevor nun die bevorzugten Ausführungsformen beschrieben wer den, wird ein Mikrocomputer gemäß dem Stand der Technik mit Bezug auf Fig. 1 beschrieben.

In Fig. 1 bezeichnet das Bezugszeichen 10 eine Zentraleinheit (CPU), das Bezugszeichen 20 bezeichnet eine Bus-Steuereinheit, 30 bezeichnet ein Peripheriegerät, und 40 bezeichnet einen Oszillator zur Erzeugung eines Taktsignals CLK. Das Taktsignal CLK wird an die Zentraleinheit (CPU 10) und den Bus-Steue rungsschaltkreis 20 gesendet, jedoch nicht an das Peripherie gerät 30. Aus diesem Grund sind die Zentraleinheit (CPU 10) und die Bus-Steuereinheit 20 mit dem Taktsignal CLK in Syn chronisation, wohingegen das Peripheriegerät 30 nicht mit dem Taktsignal CLK in Synchronisation ist.

Die Bus-Steuereinheit 20 ist aus einem Bus-Steuerungsschalt kreis 21, einem Abtastsignal-Erzeugungsschaltkreis 22 zur Erzeugung eines Abtastsignals ST1 ansprechend auf ein Bus zyklus-Startsignal STA von der Zentraleinheit (CPU 10), einem Abtastsignal-Erzeugungsschaltkreis 23 zur Erzeugung eines Abtastsignals ST2 ansprechend auf ein Abtast-Anforderungs signal SREQ, einer ODER-Schaltung 24 zum Empfang der Abtast signale ST1 und ST2 zur Erzeugung eines Abtastsignals ST und einem Flip-Flop 25 vom T-Typ zur Erzeugung des Abtast-Anforde rungssignals SREQ aufgebaut.

Das Peripheriegerät 30 ist aus einem Verbindungsschaltkreis 31 und einem Register 32 aufgebaut. Der Verbindungsschaltkreis 31 führt auf das Register 32 eine Schreib/Lese-Operation von Daten aus.

Der Bus-Steuerungsschaltkreis 21 empfängt das Abtast-Anfor derungssignal SREQ zur Steuerung eines Bus DB, welcher zwischen der Zentraleinheit (CPU 10) und dem Verbindungs schaltkreis 31 angeschlossen ist.

Der Abtastsignal-Erzeugungsschaltkreis 22 ist aus einer Ver zögerungsschaltung 221 und einem Flip-Flop vom RS-Typ 222 aufgebaut. In diesem Fall verzögert die Verzögerungsschaltung 221 das Buszyklus-Startsignal STA von der Zentraleinheit (CPU 90) um eine vorbestimmte Anzahl von Impulsen des Taktsignals CLK, wobei die Anzahl einer Zeit τ entspricht. Aus diesem Grund wird das Flip-Flop 222 vom RS-Typ durch eine Hinterflanke des Buszyklus-Startsignals STA eingestellt und wird durch seine verzögerte Hinterflanke rückgesetzt, wodurch ein Abtastsignal ST1, das eine Zeitdauer τ aufweist, erzeugt wird.

Auf ähnliche Weise ist der Abtastsignal-Erzeugungsschaltkreis 23 aus einer Verzögerungsschaltung 231 und einem Flip-Flop von RS-Typ 232 aufgebaut. In diesem Fallverzögert die Verzöge rungsschaltung 231 das Abtast-Anforderungssignal SREQ um eine vorbestimmte Anzahl von Impulsen des Taktsignals CLK, wobei die Anzahl ebenfalls einer Zeit τ entspricht. Aus diesem Grund wird das Flip-Flop 232 vom RS-Typ durch eine Hinterflanke des Abtast-Anforderungssignals SREQ gesetzt und wird durch seine verzögerte Hinterflanke rückgesetzt, wodurch ein Abtastsignal ST2, das eine Zeitdauer τ aufweist, erzeugt wird.

Es versteht sich, daß sich jede der beiden Verzögerungsschal tungen 221 und 231 aus einem Zähler für das Zählen der Impulse des Taktsignals CLK und einem Vergleicher für das Vergleichen des Ergebnisses des Zählers mit einem vorgegebenen Wert zusam mensetzen kann. Aus diesem Grund kann die Zeitdauer τ verän dert werden, falls der vorgegebene Wert verändert wird.

Das Flip-Flop 25 vom T-Typ tastet ein Wiederholungs-Anforde rungssignal RREQ vom Verbindungsschaltkreis 31 des Peripherie geräts 30 in Synchronisation mit dem Taktsignal CLK zur Er zeugung des Abtast-Anforderungssignals SREQ ab.

Nachfolgend ist die Wiederholungsoperation des Mikrocomputers von Fig. 1 beschrieben.

Nach Empfang eines Abtastsignals ST ruft der Verbindungs schaltkreis 31 Daten vom Bus DB auf und schreibt die Daten in das Register 32, wobei der Verbindungsschaltkreis 31 gleich zeitig ein Wiederholungs-Anforderungssignal RREQ aktiviert. In diesem Fall, falls eine derartige Schreiboperation normal ge lingt, deaktiviert der Verbindungsschaltkreis 31 sofort das Wiederholungs-Anforderungssignal RREQ. Andererseits, falls die Schreiboperation nicht gelingt, aktiviert der Verbindungs schaltkreis 31 weiterhin fortlaufend das Wiederholungs-Anfor derungssignal RREQ.

In dem Mikrocomputer von Fig. 1 ist das Flip-Flop 25 vom T-Typ mit dem Taktsignal CLK synchronisiert und das Wiederholungs- Anforderungssignal RREQ ist mit dem Taktsignal CLK nicht in Synchronisation. Aus diesem Grund kann das Wiederholungs-An forderungssignal RREQ sogar im Normalzustand mit Hilfe des T- Typ-Flip-Flops 25 zur Ausführung einer Wiederholungsoperation abgetastet werden. Andererseits kann in einem abnormen Zu stand, bei welchem die Schreiboperation nicht gelingt, das Abtasten des Wiederholungs-Anforderungssignals RREQ mit Hilfe des T-Typ-Flip-Flops 25 verzögert werden, wodurch die Erzeu gung eines Wartesignals WT verzögert würde, so daß eine Wie derholungsoperation nicht erfolgt.

In Fig. 2, welche eine erste Ausführungsform der vorliegenden Erfindung zeigt, sind ein Flip-Flop 26 vom D-Typ sowie ein Ab tast-Anforderungssignal-Erfassungsschaltkreis 27 anstelle des Flip-Flops 25 vom T-Typ von Fig. 1 vorgesehen.

Das Flip-Flop 26 vom D-Typ weist einen Daten-Eingangsanschluß D für den Empfang eines Wiederholungs-Anforderungssignals RREQ, einen Taktsignal-Eingangsanschluß C für den Empfang eines Abtastsignals ST, einen Ausgangsanschluß Q für die Er zeugung eines Abtast-Anforderungssignals SREQ und einen Rück setz-Anschluß R für den Empfang eines Rücksetzsignals RST vom Abtast-Anforderungssignal-Erfassungsschaltkreis 27 auf. Es versteht sich, daß das Flip-Flop 26 vom D-Typ das Wieder holungs-Anforderungssignal RREQ in Sychronisation mit einer Abfallflanke des Abtastsignals ST abtastet.

Der Betrieb des Mikrocomputers von Fig. 2, bei welchem keine Wiederholungsoperation durchgeführt wird, wird im folgenden mit Bezug auf Fig. 3 beschrieben.

Zuerst erzeugt die Zentaleinheit (CPU 10) zu dem Zeitpunkt t1 ein Buszyklus-Startsignal STA sowie erzeugt ebenfalls Daten auf dem Bus DB.

Als nächstes erzeugt der Abtastsignal-Erzeugungsschaltkreis 22 zu einem Zeitpunkt t2 nach Empfang des Buszyklus-Startsignals STA ein Abtastsignal ST1, welches eine Aktivdauer τ aufweist.

Als ein Ergebnis davon wird das Abtastsignal ST1 als Abtast signal ST über die ODER-Schaltung 24 an den Verbindungs schaltkreis 31 gesendet. Aus diesem Grund setzt der Verbin dungsschaltkreis 31 eine Daten-Schreiboperation auf das Re gister 32 in Gang, und später zu einem Zeitpunkt t3 erzeugt der Verbindungsschaltkreis 31 ein Wiederholungs-Anforderungs signal RREQ und sendet dieses an das Flip-Flop 26 vom D-Typ. Da die Daten schnell in das Register 32 geschrieben werden, stoppt der Verbindungsschaltkreis 31 im Normalzustand zu einem Zeitpunkt t4 die Erzeugung eines Wiederholungs-Anforderungs signals RREQ.

Anschließend wird zu einem Zeitpunkt t5 das Abtastsignal ST1(ST) deaktiviert. In diesem Fall jedoch, da das Wiederho lungs-Anforderungssignal RREQ deaktiviert ist, tastet das Flip-Flop 26 vom D-Typ das Wiederholungs-Anforderungssignal RREQ nicht ab. Aus diesem Grund erfolgt keine Wiederholungs operation.

Der Betrieb des Mikrocomputers von Fig. 2, bei welchem eine Wiederholungsoperation ausgeführt wird, wird als nächstes mit Bezug auf Figur. 4 beschrieben.

Zunächst erzeugt die Zentraleinheit (CPU 10) zu einem Zeit punkt t1 ein Buszyklus-Startsignal STA und erzeugt ebenfalls Daten auf dem Bus DB.

Als nächstes erzeugt der Abtastsignal-Erzeugungsschaltkreis 22 zu einem Zeitpunkt t2 nach Empfang des Buszyklus-Startsignals STA ein Abtastsignal ST1, welches eine Aktivdauer τ aufweist. Als ein Ergebnis davon wird das Abtastsignal ST1 als ein Ab tastsignal ST über die ODER-Schaltung 24 analen Verbindungs schaltkreis 31 gesendet. Aus diesem Grund setzt der Verbin dungsschaltkreis 31 eine Daten-Schreiboperation auf das Re gister 32 in Gang, und später zu einem Zeitpunkt t3 erzeugt der Verbindungsschaltkreis 31 ein Wiederholungs-Anforderungs signal RREQ und sendet dieses an das Flip-Flop 26 vom D-Typ. Im abnormen Zustand, da die Daten nicht in das Register 32 geschrieben werden, stoppt der Verbindungsschaltkreis 31 niemals die Erzeugung des Wiederholungs-Anforderungssignals RREQ.

Als nächstes wird zu einem Zeitpunkt t4 das Abtastsignal ST1(ST) deaktiviert. In diesem Fall, da das Wiederholungs- Anforderungssignal RREQ immer noch aktiviert ist, tastet das Flip-Flop 26 vom D-Typ das Wiederholungs-Anforderungssignal RREQ ab. Aus diesem Grund erzeugt das Flip-Flop 26 vom D-Typ ein Abtast-Anforderungssignal SREQ.

Anschließend erfaßt der Abtast-Anforderungssignal-Erfassungs schaltkreis 27 zu einem Zeitpunkt t5 das Abtast-Anforderungs signal SREQ zur Erzeugung eines Rücksetzsignals RST. Als Ergebnis davon wird das Flip-Flop 26 vom D-Typ rückgesetzt, so daß das Abtast-Anforderungssignal SREQ rückgesetzt wird.

Als nächstes erzeugt der Abtastsignal-Erzeugungsschaltkreis 23 zu einem Zeitpunkt t6 nach Empfang des Abtast-Anforderungssig nals SREQ ein Pbtastsignal ST2, welches ein Aktivdauer τ auf weist. Als Ergebnis davon wird das Abtastsignal ST2 als ein Abtastsignal ST über die ODER-Schaltung 24 an den Verbindungs schaltkreis 31 gesendet. Gleichzeitig wird das Abtastsignal ST2 als ein Wartesignal WT an die Zentraleinheit (CPU 10) ge sendet, so daß die Zentraleinheit (CPU 10) weiterhin die Daten erzeugt. Weiter empfängt der Bus-Steuerungsschaltkreis 21 zu dem das Abtast-Anforderungssignal SREQ. Aus diesem Grund ver sucht der Verbindungschaltkreis 31 erneut eine Daten-Schreib operation auf das Register 32.

Als nächstes wird zu einem Zeitpunkt t7 das Abtastsignal ST2(ST) deaktiviert. In diesem Fall, da das Wiederholungs- Anforderungssignal RREQ immer noch aktiviert ist, tastet das Flip-Flop 26 vom D-Typ das Wiederholungs-Anforderungssignal RREQ ab. Aus diesem Grund wird ein Abtast-Anforderungssignal SREQ vom D-Typ-Flip-Flop 26 erzeugt.

Es wird zudem davon ausgegangen, daß die Daten in das Register 32 geschrieben werden und zu einem Zeitpunkt t8 der Verbin dungsschaltkreis 31 die Erzeugung eines Wiederholungs-Anfor derungssignals RREQ unterbindet.

Anschließend erfaßtder Abtast-Anforderungssignal-Erfassungs schaltkreis 27 zu einem Zeitpunkt t9 das Abtast-Anforderungs signal SREQ zur Erzeugung eines Rücksetzsignals RST. Als Er gebnis davon wird das D-Typ-Flip-Flop 26 rückgesetzt, so daß das Abtast-Anforderungssignal SREQ rückgesetzt wird.

Als nächstes erzeugt der Abtastsignal-Erzeugungsschaltkreis 23 zu einem Zeitpunkt t10 nach Empfang des Abtast-Anforderungs signals SREQ ein Abtastsignal ST2, welches wieder eine Aktiv dauer τ aufweist. Als ein Ergebnis davon wird das Abtastsignal ST2 als ein Abtastsignal ST über die ODER-Schaltung 24 an den Verbindungsschaltkreis 31 geliefert. Gleichzeitig wird das Ab tastsignal ST2 auch als Wartesignal WT an die Zentraleinheit (CPU 10) gesendet, so daß die Zentraleinheit (CPU 10) weiter hin die Daten erzeugt. Zudem empfängt der Bus-Steuerungs schaltkreis 21 auch das Abtast-Anforderungssignal SREQ. Aus diesem Grund versucht der Verbindungsschaltkreis 31 erneut eine Daten-Schreiboperation auf das Register 32.

Anschließend wird das Abtastsignal ST2(ST) zu einem Zeitpunkt t11 deaktiviert. In diesem Fall tastet jedoch, da das Wieder holungs-Anforderungssignal RREQ bereits aktiviert ist, das Flip-Flop 26 vom D-Typ das Wiederholungs-Anforderungssignal RREQ nicht ab. Aus diesem Grund wird kein Abtast-Anforderungs signal SREQ mit Hilfe des D-Typ-Flip-Flops 26 erzeugt.

Somit ist die Wiederholungsoperation abgeschlossen.

Im Mikrocomputer von Fig. 2 können nur erforderliche Wiederho lungsoperationen mit Sicherheit ausgeführt werden, da ein Wiederholungs-Anforderungssignal RREQ vom Peripheriegerät 30 durch das Abtastsignal ST abgetastet wird.

In Fig. 5, welche eine zweite Ausführungsform der vorliegenden Erfindung darstellt, ist eine Vielzahl von Peripheriegeräten, wie z. B. 30-1 und 30-2, welche alle die gleiche Anordnung wie das Peripheriegerät 30 von Fig. 2 aufweisen, vorgesehen, und weiter ist eine ODER-Schaltung 28 für den Empfang von Wieder holungs-Anforderungssignalen RREQ1 und RREQ2 von den Periphe riegeräten 30-1 bzw. 30-2 in der Bus-Steuereinheit 20 vorge sehen. Dies bedeutet, daß im Falle der Erzeugung eines Wieder holungs-Anforderungssignals RREQ1 oder RREQ2 durch eines der Peripheriegeräte 30-1 bzw. 30-2, die ODER-Schaltung 28 ein Wiederholungs-Anforderungssignal RREQ erzeugt. Aus diesem Grund kann die Bus-Steuereinheit 20 von Fig. 5 in gleicher Weise wie in Fig. 2 betrieben werden.

In Fig. 6, welche eine dritte Ausführungsform der vorliegenden Erfindung darstellt, ist ein Pull-Down-Widerstand 29 anstelle der ODER-Schaltung 28 von Fig. 5 vorgesehen. Sogar in Fig. 6 wird die Ausgabe des Pull-Down-Widerstands 29 zu einem Wieder holungs-Anforderungssignal RREQ, falls eines der Peripheriege räte 30-1 bzw. 30-2 ein Wiederholungs-Anforderungssignal RREQ1 oder RREQ2 erzeugt. Aus diesem Grund kann die Bus-Steuerein heit 20 von Fig. 6 auf gleiche Weise wie in Fig. 2 betrieben werden. Es versteht sich, daß die Größe des Pull-Down-Wider stands 29 von der Anzahl der Peripheriegeräte, welche an die Bus-Steuereinheit 20 angeschlossen sind, abhängig ist.

Wie es oben beschrieben wurde, können gemäß der vorliegenden Erfindung nur erforderliche Wiederholungsoperationen mit Sicherheit ausgeführt werden, da ein Wiederholungs-Anforde rungssignal mit Hilfe eines Abtastsignals abgetastet wird.

Claims

1. Mikrocomputer, der eine Zentraleinheit (CPU 10), eine mit der Zentraleinheit verbundene Bus-Steuereinheit (20) und mindestens ein Peripheriegerät (30, 30-1, 30-2), das mit der Bus-Steuereinheit verbunden ist, aufweist, dadurch gekennzeichnet, daß die Bus-Steuereinheit folgendes auf weist:

1. einen Bus-Steuerungsschaltkreis (21), welcher zwischen der Zentraleinheit (CPU) und dem Peripheriegerät zur Steuerung der Datenübertragung zwischen diesen geschaltet ist;
2. ein Abtastsignal-Erzeugungsschaltkreis (22, 23) für die Erzeugung eines Abtastsignals (ST) und die Übertragung des Abtastsignals an das Peripheriegerät;
3. ein Flip-Flop (26), welches an den Bus-Steuerungsschalt kreis und den Abtastsignal-Erzeugungsschaltkreis für das Abtasten eines Wiederholungs-Anforderungssignals (RREQ) vom Peripheriegerät in Synchronisation mit dem Abtast signal zur Erzeugung eines Abtast-Anforderungssignals (SREQ) angeschlossen ist; und
4. einen Abtast-Anforderungssignal-Erfassungssschaltkreis (27), welcher mit dem Flip-Flop für die Erfassung des Abtast-Anforderungssignals zur Rücksetzung des Flip-Flops verbunden ist, wobei
der Bus-Steuerungsschaltkreis das Abtast-Anforderungssig nal zur Datenübertragung von der Zentraleinheit (CPU) an das Peripheriegerät empfängt, und wobei
der Abtastsignal-Erzeugungsschaltkreis das Abtast-Anfor derungssignal für die Erzeugung eines weiteren Abtastsig nals empfängt.

2. Mikrocomputer nach Anspruch 1, weiter dadurch gekennzeich net, daß er einen Oszillator (40), welcher nur an die Zen traleinheit (CPU) und die Bus-Steuereinheit angeschlossen ist, aufweist.

3. Mikrocomputer nach Anspruch 1, dadurch gekennzeichnet, daß das Flip-Flop das Wiederholungs-Anforderungsignal in Syn chronisation mit einer hinterflanke einer aktiven Periode des Abtastsignals abtastet.

4. Mikrocomputer nach Anspruch 1, dadurch gekennzeichnet, daß der Abtastsignal-Erzeugungsschaltkreis folgendes aufweist:

1. einen ersten Abtastsignal-Erzeugungsschaltkreis (22), welcher mit der Zentraleinheit (CPU) für den Empfang eines Buszyklus-Startsignals (STA) von der Zentraleinheit (CPU) zur Erzeugung eines ersten Abtastsignals (ST1) verbunden ist;
2. einen zweiten Abtastsignal-Erzeugungsschaltkreis (23), welcher mit dem Flip-Flop für den Empfang des Abtast- Anforderungssignals zur Erzeugung eines zweiten Abtast signals (ST1) verbunden ist; und
3. eine logische Schaltung (24), welche mit dem ersten bzw. dem zweiten Abtastsignal-Erzeugungsschaltkreis für den Empfang des ersten bzw. des zweiten Abtastsignals zur Erzeugung des Abtastsignals verbunden ist,
wobei das Abtastsignal als ein Wartesignal (WT) an die Zentraleinheit (CPU) gesendet wird.

5. Mikrocomputer, der eine Zentraleinheit (CPU 10), eine mit der Zentraleinheit (CPU) verbundene Bus-Steuereinheit (20) und eine Vielzahl von Peripheriegeräten (30-1, 30-2), wel che mit der Bus-Steuereinheit verbunden sind, aufweist, dadurch gekennzeichnet, daß die Bus-Steuereinheit folgendes aufweist:

1. einen Bus-Steuerungsschaltkreis (21), welcher zwischen der Zentraleinheit (CPU) und den Peripheriegeräten zur Steue rung der Datenübertragung zwischen diesen angeschlossen ist;
2. einen Abtastsignal-Erzeugungsschaltkreis (22, 23) für die Erzeugung eines Abtastsignals (ST) und für die Übertra gung des Abtastsignals an die Peripheriegeräte;
3. eine ODER-Schaltung (28), welche mit den Peripheriege räten für den Empfang der Unter-Wiederholungs-Anforde rungssignale (RREQ1, RREQ2) von den Peripheriegeräten zur Erzeugung eines Wiederholungs-Anforderungssignals (RREQ) verbunden ist;
4. ein Flip-Flop (26), das mit der ODER-Schaltung, dem Bus- Steuerungsschaltkreis und dem Abtastsignal-Erzeugungs schaltkreis für das Abtasten des Wiederholungs-Anforde rungssignals (RREQ) in Synchronisation mit dem Abtastsig nal zur Erzeugung eines Abtast-Anforderungssignals (SREQ) verbunden ist; und
5. einen Abtast-Anforderungssignal-Erfassungsschaltkreis (27), welcher mit dem Flip-Flop zur Erfassung des Abtast- Anforderungssignals zur Rücksetzung des Flip-Flops ver bunden ist,
wobei der Bus-Steuerungsschaltkreis das Abtast-Anforde rungssignal zur Datenübertragung von der Zentraleinheit (CPU) an das Peripheriegerät empfängt, und
wobei der Abtastsignal-Erzeugungsschaltkreis das Abtast- Anforderungssignal zur Erzeugung eines weiteren Abtast signals empfängt.

6. Mikrocomputer nach Anspruch 5, dadurch gekennzeichnet, daß er weiter einen Oszillator (40) aufweist, der nur mit der Zentraleinheit ((CPU)) und der Bus-Steuereinheit verbunden ist.

7. Mikrocomputer nach Anspruch 5, dadurch gekennzeichnet, daß das Flip-Flop das Wiederholungs-Anforderungsignals in Syn chronisation mit einer Hinterflanke einer aktiven Periode des Abtastsignals abtastet.

8. Mikrocomputer nach Anspruch 5, dadurch gekennzeichnet, daß der Abtastsignal-Erzeugungsschaltkreis folgendes aufweist:

1. einen ersten Abtastsignal-Erzeugungsschaltkreis (22), welcher mit der Zentraleinheit (CPU) für den Empfang eines Buszyklus-Startsignals (STA) von der Zentraleinheit (CPU) zur Erzeugung eines ersten Abtastsignals (ST1) verbunden ist;
2. einen zweiten Abtastsignal-Erzeugungsschaltkreis (23), welcher mit dem Flip-Flop für den Empfang des Abtast- Anforderungssignals zur Erzeugung eines zweiten Abtast signals (ST2) verbunden ist; und
3. eine logische Schaltung (24), welche mit dem ersten bzw. zweiten Abtastsignal-Erzeugungsschaltkreis für den Em pfang des ersten bzw. des zweiten Abtastsignals zur Er zeugung des Abtastsignals verbunden ist,
wobei das zweite Abtastsignal als ein Wartesignal (WT) an die Zentraleinheit (CPU) gesendet wird.

9. Mikrocomputer, der eine Zentraleinheit (CPU 10) aufweist, eine Bus-Steuereinheit (20), welche mit der Zentraleinheit (CPU) verbunden ist, und eine Vielzahl von Peripheriege räten (30-1, 30-2), welche mit der Bus-Steuereinheit ver bunden sind, dadurch gekennzeichnet, daß die Bus-Steuer einheit folgendes aufweist:

1. einen Bus-Steuerungsschaltkreis (21), der zwischen der Zentraleinheit (CPU) und den Peripheriegeräten zur Steu erung der Datenübertragung zwischen diesen angeschlossen ist;
2. einen Abtastsignal-Erzeugungsschaltkreis (22, 23) zur Er zeugung eines Abtastsignals (ST) und zur Übertragung des Abtastsignals an die Peripheriegeräte;
3. einen Pull-Down-Widerstand (9), der mit den Peripherie geräten für den Empfang der Unter-Wiederholungs-Anfor derungssignale (RREQ1, RREQ2) von den Peripheriegeräten zur Erzeugung eines Wiederholungs-Anforderungssignals (RREQ) verbunden ist;
4. ein Flip-Flop (26), das mit dem Pull-Down-Widerstand, dem Bus-Steuerungsschaltkreis und dem Abtastsignal-Erzeugungs schaltkreis für das Abtasten des Wiederholungs-Abtastsig nals (RREQ) in Synchronisation mit dem Abtastsignal zur Erzeugung eines Abtast-Anforderungssignals (SREQ) verbun den ist; und
5. einen Abtast-Anforderungssignal-Erfassungsschaltkreis (27), welcher mit dem Flip-Flop für die Erfassung des Ab tast-Anforderungssignals zur Rücksetzung des Flip-Flops verbunden ist,
wobei der Bus-Steuerungsschaltkreis das Abtast-Anforde rungssignal zur Datenübertragung von der Zentraleinheit (CPU) an das Peripheriegerät empfängt, und
der Abtastsignal-Erzeugungsschaltkreis das Abtast-Anforde rungssignal zur Erzeugung eines weiteren Abtastsignals em pfängt.

10. Mikrocomputer nach Anspruch 9, dadurch gekennzeichnet, daß er weiter einen Oszillator (40), welcher nur an die Zentraleinheit (CPU) und die Bus-Steuereinheit ange schlossen ist, aufweist.

11. Mikrocomputer nach Anspruch 9, dadurch gekennzeichnet, daß das Flip-Flop das Wiederholungs-Anforderungssignal in Syn chronisation mit einer Hinterflanke einer aktiven Periode des Abtastsignals abtastet.

12. Mikrocomputer nach Anspruch 9, dadurch gekennzeichnet, daß der Abtastsignal-Erzeugungsschaltkreis folgendes aufweist:

1. einen ersten Abtastsignal-Erzeugungsschaltkreis (22), welcher mit der Zentraleinheit (CPU) für den Empfang eines Buszyklus-Startsignals (STA) von der Zentral einheit (CPU) zur Erzeugung eines ersten Abtastsignals (ST1) verbunden ist;
2. einen zweiten Abtastsignal-Erzeugungsschaltkreis (23), der mit dem Flip-Flop für den Empfang des Abtast-An forderungssignals zur Erzeugung eines zweiten Ab tastsignals (ST2) verbunden ist; und
3. eine logische Schaltung (24), die mit dem ersten bzw. dem zweiten Abtastsignal-Erzeugungsschaltkreis für den Empfang des ersten bzw. des zweiten Abtastsignals zur Erzeugung eines Abtastsignals verbunden ist,
wobei das zweite Abtastsignal als ein Wartesignal (WT) an die Zentraleinheit (CPU) gesendet wird.