DE19947021A1 - EMV-optimierte On-Chip-Stromversorgung - Google Patents

EMV-optimierte On-Chip-Stromversorgung

Info

Publication number
DE19947021A1
DE19947021A1 DE19947021A DE19947021A DE19947021A1 DE 19947021 A1 DE19947021 A1 DE 19947021A1 DE 19947021 A DE19947021 A DE 19947021A DE 19947021 A DE19947021 A DE 19947021A DE 19947021 A1 DE19947021 A1 DE 19947021A1
Authority
DE
Germany
Prior art keywords
power supply
modules
chip
capacitive
buffer means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19947021A
Other languages
English (en)
Inventor
Thomas Steinecke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19947021A priority Critical patent/DE19947021A1/de
Priority to PCT/EP2000/009458 priority patent/WO2001024262A1/de
Priority to EP00962539A priority patent/EP1218940A1/de
Publication of DE19947021A1 publication Critical patent/DE19947021A1/de
Priority to US10/113,345 priority patent/US6646475B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft eine auf einem Chip (1) ausgeführte integrierte Schaltung, die mehrere Module (2, 3, 4, 5), gemeinsame Stromversorgungspins (6, 7) für die Module (2, 3, 4, 5) und kapazitive Puffermittel (C1, C2) zur Pufferung der Stromversorgung aufweist. Erfindungsgemäß ist vorgesehen, daß jedem Modul (2, 3, 4, 5) kapazitive Puffermittel (C1, C2) zugeordnet sind.

Description

Die vorliegende Erfindung betrifft eine auf einem Chip ausge­ führte integrierte Schaltung, die mehrere Module, gemeinsame Stromversorgungspins für die Module und kapazitive Puffermit­ tel zur Pufferung der Stromversorgung aufweist.
Zwei unterschiedliche herkömmliche Stromversorgungskonzepte zur Stromversorgung einer auf einem Chip ausgeführten inte­ grierten Schaltung sind in Fig. 1, 1a und 2, 2a gezeigt, wo­ bei Fig. 1 und Fig. 2 schematische Draufsichten des IC bzw. der integrierten Schaltung zeigen, während Fig. 1a und Fig. 2a die jeweiligen Ersatzschaltbilder der Schaltungen gemäß Fig. 1 und 2 zeigen. In diesen Figuren ist der jeweilige dy­ namische Stromfluß mit Pfeilen gezeigt. Unter dynamischem Stromfluß ist derjenige Stromfluß zur Versorgung der Module der integrierten Schaltung zu verstehen, welcher dem aktuel­ len Strombedarf bzw. Schaltstrom der Module entspricht.
Ein Stromversorgungskonzept für eine auf einem Chip ausge­ führte integrierte Schaltung bisheriger Bauart ohne jegliches Puffermittel ist in Fig. 1 und Fig. 1a gezeigt. In Fig. 1 ist der Chip allgemein mit der Bezugsziffer 1 bezeichnet. Auf dem Chip 1 ist eine integrierte Schaltung gebildet, die beispiel­ haft vier Module 2, 3, 4 und 5 umfaßt. Die Stromversorgung dieser Module, bei welchen es sich um beliebige Schaltkreise handeln kann, erfolgt zum Beispiel ausgehend von zwei Versor­ gungspins 6, 7, die randseitig am Chip 1 angeordnet sein kön­ nen. Die Versorgungspins 6, 7 sind mit zwei seitlich vonein­ ander beabstandeten Versorgungsbahnen 8, 9 verbunden, die sich geradlinig und parallel zueinander erstrecken. Die Stromversorgungsanschlüsse der Module 2, 3, 4, 5 sind jeweils über ein Paar oder mehrere Paare von Anschlußbahnen mit den Versorgungsbahnen 8, 9 verbunden. Diese Anschlußbahnen sind in Fig. 1 schematisch schraffiert als senkrecht zu den Ver­ sorgungsbahnen 8, 9 verlaufend dargestellt und im zu Fig. 1 gehörigen Ersatzschaltbild Fig. 1a mit den Bezugsziffern 10 bis 13 bezeichnet. In Fig. 1a sind der Einfachheit halber die jeweils auf derselben Höhe in bezug auf Versorgungsbahnen 8, 9 liegenden Module 2, 3 und 4, 5 als einheitliches Modul A und B verdeutlicht. Der Ohm'sche Charakter der Versorgungs­ bahnen 8, 9 ist in Fig. 1a durch Widerstände dargestellt, nämlich durch die in diesen Leitungen liegenden Widerstände R1, R2 und R3, R4. Die Anschlußbahnen (Doppel)Modul A sind mit 10, 11 bezeichnet und die entsprechenden Anschlußbahnen für das (Doppel)Modul B sind mit 12, 13 bezeichnet. Anstelle der Anschlußpins, 6, 9 ist in dem Ersatzschaltbild gemäß Fig. 1a eine externe Gleichstromquelle gezeigt, die mit der Be­ zugsziffer 14 bezeichnet und mit den Anschlußpins 6, 7 ver­ bunden ist. Die niederohmige Auslegung der Versorgungsbahnen 8, 9 und der Anschlußbahnen 10, 11 und 12, 13 gewährleistet die im wesentlichen ungehinderte Zuführung auch hoher benö­ tigter Schaltströme von der externen Stromquelle 14 über die Versorgungspins 6, 7 zu den Modulen. Da bei diesem Stromver­ sorgungskonzept jedoch keine Maßnahmen getroffen sind, um die von den Modulen 1 bis 4 im Betrieb gezogenen dynamischen Ströme vom äußeren System, beispielsweise Bauteile auf einer Schaltkarte, auf welchem der Chip 1 angeordnet ist, abzu­ schirmen, besteht die Gefahr, daß der Chip 1 in diese Umge­ bung eine relativ hohe elektromagnetische Störstrahlung (EMV) abgibt.
Um dieses Problem einer relativ hohen Störstrahlung einzu­ schränken ist bei der in Fig. 2 und 2a gezeigten integrierten Schaltung eine entsprechende Abschirmmaßnahme in Gestalt von kapazitiven Puffermitteln getroffen. Abgesehen von diesen ka­ pazitiven Puffermitteln entspricht die Schaltung von Fig. 2, 2a der vorstehend erläuterten Schaltung von Fig. 1, 1a, wes­ halb entsprechende Teile mit denselben Bezugsziffern versehen sind und deren Erläuterung sich erübrigt. Die kapazitiven Puffermittel sind in Gestalt von zwei Kondensatoren 15, 16, die als On-Chip-Kapazitäten realisiert sind, und parallel zu den Versorgungsbahnen 8, 9 geschaltet, und zwar mit Hilfe von Anschlußbahnen, die parallel zu den Anschlußbahnen für die Module 2, 3, 4 und 5 verlaufen. Die beiden kapazitiven Puf­ fermittel bzw. Kondensatoren 15, 16 sind zwischen den Modul­ paaren 2, 3 und 4, 5 angeordnet und in dem Ersatzschaltbild gemäß Fig. 2a durch einen einzigen Kondensator C dargestellt, der zwischen den Modulpaaren A, B angeordnet, stromab vom (Doppel)Modul A und stromauf vom (Doppel)Modul B ist. Auf­ grund dieser Zuordnung des Kondensators C sind die Widerstän­ de R2, R4 in den Versorgungsleitungen 8, 9 von Fig. 1a aufge­ teilt dargestellt als Widerstände R2a, R2b und R4a, R4b.
Bei der Konzeption dieser Chip-Stromversorgung wurde davon ausgegangen, daß die kapazitiven Puffermittel verhindern, daß Störströme aufgrund von hohen Schaltströmen für die Module in das externe System ausgekoppelt werden. Es hat sich jedoch erwiesen, daß diese Entstörungsmaßnahme im wesentlichen aus­ schließlich für die Module 4, 5 bzw. B zutrifft, vor welchen, bezogen auf die Versorgungspins 6, 7 die Kondensatoren 15, 16 angeordnet sind, während für die vor den Kondensatoren 15, 16 in bezug auf die Versorgungspins 6, 7 angeordneten Module 2, 3 eine Pufferung durch die Kondensatoren 15, 16 so gut wie nicht stattfindet; d. h. diese Module 2, 3 werden weiterhin unmittelbar ohne Abpufferung aus den Versorgungspins 6, 7 mit Strom versorgt, so daß deren Schaltströme nach wie vor eine relativ hohe elektromagnetische Störstrahlung für die Umge­ bung erzeugen. Dieser Sachverhalt kann mit anderen Worten auch wie folgt dargestellt werden: In den Kondensatoren 15, 16 ist elektrische Ladung abgespeichert, auf welche die nach­ geschalteten Module 4, 5 im Fall von Schaltströmen zugreifen können, so daß diese Module aus den Kondensatoren 15, 16 in­ direkt bzw. gepuffert und nicht unmittelbar aus den Versor­ gungspins 6, 7 Strom entnehmen, ausgehend von welchem Lade­ strom in die Kondensatoren 15, 16 nachfließt. Eine entspre­ chend gepufferte Stromquelle steht jedoch für die unmittelbar auf die Versorgungspins 6, 7 folgenden Module 2, 4 nicht be­ reit, weshalb diese im Fall von Schaltströmen Ladung direkt aus den Versorgungspins 6, 7 und damit der Stromquelle 14 entnehmen. Jedenfalls kommen die Puffermittel in Gestalt von Kondensatoren 15, 16 zur gepufferten Stromversorgung der Mo­ dule 2, 3 nicht in Betracht, weshalb von diesen Modulen gezo­ gener Schaltstrom die Gleichstromquelle 14 unmittelbar bela­ sten und damit Störstrahlung erzeugen.
Angesichts dieses Standes der Technik liegt der Erfindung die Aufgabe zugrunde, eine auf einem Chip ausgeführte integrierte Schaltung mit gemeinsamer Stromversorgung der eingangs ge­ nannten Art zu schaffen, die bezüglich der elektromagneti­ schen Störstrahlung optimiert ist.
Gelöst wird diese Aufgabe durch die kennzeichnenden Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Demnach schafft die Erfindung mit anderen Worten eine voll­ ständige impedanzmäßige Trennung des On-Chip-Stromversor­ gungssystems von der externen Stromversorgung. Erreicht wird dies, indem jedem Modul der auf dem Chip ausgeführten inte­ grierten Schaltung Strom über kapazitive Puffermittel zuge­ führt wird und nicht nur ausgewählten Modulen wie bei dem vorstehend erläuterten Stand der Technik. Mit anderen Worten zieht jedes Modul der integrierten Schaltung seinen Strom aus einem stromauf liegenden kapazitiven Puffermittel, so daß der extern zugeführte Strom ausschließlich zum Nachfüllen der ka­ pazitiven Puffermittel mit elektrischer Ladung dient. Damit ist gewährleistet, daß elektromagnetische Störstrahlung (EMV) zumindest erheblich reduziert wird im Vergleich zum Stand der Technik, da auf dem Chip gezogene dynamische Ströme vom ex­ ternen System ferngehalten werden und lediglich ein mehr oder weniger gleichmäßiger Nachladestrom aus der externen Strom­ versorgung in das Stromversorgungssystem auf dem Chip ge­ speist wird. Bei Tests konnte ermittelt werden, daß Stör­ strahlung bei der erfindungsgemäß ausgelegten Schaltung im Vergleich zu dem in Fig. 2 und 2a gezeigten und einleitend erläuterten System um den Faktor 10 reduziert werden kann. Vorteilhafterweise ist das erfindungsgemäße On-Chip-Stromver­ sorgungssystem als Ringversorgungskonzept mit um die im Zen­ trum des Chips angeordneten Modulen ringförmig geführten Stromversorgungsbahnen und flächenneutral unter diesen Strom­ versorgungsbahnen angeordneten kapazitiven Puffermitteln aus­ geführt. Die Kapazität der kapazitiven Puffermittel ist be­ vorzugt so gewählt, daß sie zumindest im wesentlichen zur Ab­ deckung des dynamischen Strombedarfs der Module der inte­ grierten Schaltung hinreichen.
Ferner sind vorteilhafterweise die kapazitiven Puffermittel als On-Chip-Kapazitäten gebildet.
Nachfolgend wird die Erfindung anhand der Zeichnung beispiel­ haft näher erläutert; es zeigen:
Fig. 1 eine erste Ausführungsform einer auf einem Chip ausgeführten integrierten Schaltung ohne kapazitive Puffermittel gemäß dem Stand der Technik,
Fig. 1a ein Ersatzschaltbild der integrierten Schaltung von Fig. 1,
Fig. 2 eine erste Ausführungsform einer auf einem Chip ausgeführten integrierten Schaltung mit partiell für ausgewählte Module wirksamem kapazitiven Puf­ fermittel gemäß dem Stand der Technik,
Fig. 2a ein Ersatzschaltbild der integrierten Schaltung von Fig. 2,
Fig. 3 eine auf einem Chip ausgeführten integrierte Schal­ tung mit impedanzmäßig von einem externen Stromver­ sorgungssystem getrennten On-Chip-Stromversorgungs­ system für sämtliche Module gemäß der Erfindung, und
Fig. 3a ein Ersatzschaltbild der integrierten Schaltung von Fig. 3.
Fig. 1, 1a und Fig. 2, 2a sind einleitend zum Stand der Tech­ nik erläutert. Nunmehr wird die Erfindung anhand von Fig. 3 und 3a unter bezug auf Fig. 2, 2a näher erläutert, und zwar unter Nutzung derselben Bezugsziffern für gleiche Teile.
Gemäß Fig. 3 ist eine integrierte Schaltung mit Modulen 2, 3, 4, 5 auf einem Chip 1 ausgeführt. Die vier Module 2, 3, 4, 5 sind im Zentrum des Chips 1 nebeneinander im Umriß ein Qua­ drat bildend angeordnet. Die zur Schaltung gehörenden Strom­ versorgungsbahnen sind in Fig. 3 mit schwarzen Bereichen ge­ zeigt und die erfindungsgemäß vorgesehen kapazitiven Puffer­ mittel sind flächenneutral unter den Stromversorgungsbahnen angeordnet und in Fig. 3 schraffiert gezeigt. Demnach bilden die Stromversorgungsbahnen und die kapazitiven Puffermittel jeweils ein Ringsystem, weshalb bei dem erfindungsgemäßen Stromversorgungskonzept von einem Ringstromversorgungskonzept gesprochen werden kann.
Wie aus dem Ersatzschaltbild der Schaltung gemäß Fig. 3 in Fig. 3a hervorgeht, bezieht jedes der Modulpaare 2, 3 bzw. A und 4, 5 bzw. B seinen dynamischen Strombedarf aus kapaziti­ ven Puffermitteln bzw. Kondensatoren C1 und C2, die derart dimensioniert sind, daß sie in der Lage sind, die benötigten dynamischen Schaltströme bereitzustellen, so daß über die Stromversorgungspins 6, 7 von der externen Stromquelle 14 le­ diglich Ladestrom für die Kondensatoren C1 und C2 dem Chip 1 zugeführt wird. Durch dieses Stromversorgungskonzept wird ge­ währleistet, daß die auf dem Chip 1 verwirklichte Schaltung 5 im wesentlichen keine bzw. nur eine sehr geringe elektromag­ netische Abstrahlung für die Umgebung im Vergleich zu dem Stand der Technik erzeugt. Kern dieser Ausgestaltung der auf einem Chip realisierten Schaltung ist demnach die Bereitstel­ lung der für die dynamischen Schaltströme der Module benötig­ ten elektrischen Ladung auf dem Chip 1 zumindest im wesentli­ chen im gesamten benötigen Umfang unter Minimierung von Stör­ strahlung (EMV).
Bezugszeichenliste
1
Chip
2
Modul
3
Modul
4
Modul
5
Modul
6
Stromversorgungspin
7
Stromversorgungspin
8
Stromversorgungsbahn
9
Stromversorgungsbahn
10
Anschlußbahn
11
Anschlußbahn
12
Anschlußbahn
13
Anschlußbahn
14
Gleichstromquelle
C1 Puffermittel
C2 Puffermittel
R1 Widerstand
R2 Widerstand
R3 Widerstand
R4 Widerstand

Claims (6)

1. Auf einem Chip (1) ausgeführte integrierte Schaltung, die mehrere Module (2, 3, 4, 5), gemeinsame Stromversorgungspins (6, 7) für die Module (2, 3, 4, 5) und kapazitive Puffermit­ tel (C1, C2) zur Pufferung der Stromversorgung aufweist, dadurch gekennzeichnet, daß jedem Modul (2, 3, 4, 5) kapazitive Puffermittel (C1, C2) zugeordnet sind.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die kapaziti­ ven Puffermittel (C1, C2) in Stromversorgungsbahnen (8, 9) von den Stromversorgungspins (6, 7) zu Stromanschlüssen der Module (2, 3, 4, 5) integriert sind.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Module (2, 3, 4, 5) im Zentrum des Chips (1) angeordnet und die Stromversorgungsbahnen (8, 9) ringförmig um die Module (2, 3, 4, 5) geführt sind.
4. Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die kapaziti­ ven Puffermittel (C1, C2) flächenneutral unter den Stromver­ sorgungsbahnen (8, 9) angeordnet sind.
5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die kapaziti­ ven Puffermittel (C1, C2) eine Kapazität zur Abdeckung des dynamischen Strombedarfs der Module (2, 3, 4, 5) aufweisen.
6. Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß kapazitiven Puffermittel (C1, C2) als On-Chip-Kapazitäten gebildet sind.
DE19947021A 1999-09-30 1999-09-30 EMV-optimierte On-Chip-Stromversorgung Withdrawn DE19947021A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19947021A DE19947021A1 (de) 1999-09-30 1999-09-30 EMV-optimierte On-Chip-Stromversorgung
PCT/EP2000/009458 WO2001024262A1 (de) 1999-09-30 2000-09-27 Emv-optimierte on-chip-stromversorgung
EP00962539A EP1218940A1 (de) 1999-09-30 2000-09-27 Emv-optimierte on-chip-stromversorgung
US10/113,345 US6646475B2 (en) 1999-09-30 2002-04-01 On-chip power supply with optimized electromagnetic compatibility

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19947021A DE19947021A1 (de) 1999-09-30 1999-09-30 EMV-optimierte On-Chip-Stromversorgung

Publications (1)

Publication Number Publication Date
DE19947021A1 true DE19947021A1 (de) 2001-04-19

Family

ID=7923944

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19947021A Withdrawn DE19947021A1 (de) 1999-09-30 1999-09-30 EMV-optimierte On-Chip-Stromversorgung

Country Status (4)

Country Link
US (1) US6646475B2 (de)
EP (1) EP1218940A1 (de)
DE (1) DE19947021A1 (de)
WO (1) WO2001024262A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006009016A1 (de) * 2005-12-23 2007-07-05 Robert Bosch Gmbh Integrierter Halbleiterschaltkreis
US8045353B2 (en) * 2005-12-30 2011-10-25 Stmicroelectronics Pvt. Ltd. Integrated circuit capable of operating at different supply voltages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19540647A1 (de) * 1995-04-14 1996-10-24 Mitsubishi Electric Corp Integrierte Halbleiterschaltungseinrichtung
DE19736197C1 (de) * 1997-08-20 1999-03-04 Siemens Ag Integrierte Schaltung mit Kondensatoren

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586242A (en) * 1982-05-24 1986-05-06 At&T Bell Laboratories Operations on a semiconductor integrated circuit having two kinds of buffers
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
JPH04326565A (ja) * 1991-04-26 1992-11-16 Nec Corp 半導体集積回路装置
US5272600A (en) * 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5521530A (en) * 1994-08-31 1996-05-28 Oki Semiconductor America, Inc. Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages
US5629240A (en) * 1994-12-09 1997-05-13 Sun Microsystems, Inc. Method for direct attachment of an on-chip bypass capacitor in an integrated circuit
JP3667855B2 (ja) * 1996-01-25 2005-07-06 株式会社ルネサステクノロジ 半導体装置
JPH09246476A (ja) * 1996-03-14 1997-09-19 Oki Electric Ind Co Ltd 半導体集積回路の電源線及びそのレイアウト方法
JP3584693B2 (ja) * 1996-09-18 2004-11-04 株式会社デンソー 半導体集積回路
JP3178399B2 (ja) * 1997-12-04 2001-06-18 日本電気株式会社 半導体集積回路、その素子配置方法およびその製造方法
US6184711B1 (en) * 1998-05-28 2001-02-06 Lsi Logic Corporation Low impact signal buffering in integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19540647A1 (de) * 1995-04-14 1996-10-24 Mitsubishi Electric Corp Integrierte Halbleiterschaltungseinrichtung
DE19736197C1 (de) * 1997-08-20 1999-03-04 Siemens Ag Integrierte Schaltung mit Kondensatoren

Also Published As

Publication number Publication date
WO2001024262A1 (de) 2001-04-05
EP1218940A1 (de) 2002-07-03
US20020131281A1 (en) 2002-09-19
US6646475B2 (en) 2003-11-11

Similar Documents

Publication Publication Date Title
DE3712178C2 (de)
DE3716518C2 (de)
EP0748485A1 (de) Chipkarte mit mehreren mikrokontrollern
DE3215671C2 (de) Programmierbare Logikanordnung
DE2407376A1 (de) Kapazitaetsvervielfacherschaltung
DE3311881C2 (de)
EP0074417B1 (de) Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert
EP1212797B1 (de) Esd-schutzanordnung für signaleingänge und -ausgänge bei halbleitervorrichtungen mit substrattrennung
DE19545904A1 (de) Integrierte Schaltung mit programmierbarem Pad-Treiber
DE19947021A1 (de) EMV-optimierte On-Chip-Stromversorgung
DE949492C (de) Schaltungsanordnung zur Steuerung von aus elektrischen Ventilen bestehenden Koinzidenz-Durchflassschaltungen
DE3209070C2 (de) Schaltungsanordnung zum Schalten elektrischer Lasten
EP1565974A1 (de) Schaltungsanordnung zum schutz integrierter schaltungen vor elektrostatischen entladungen
DE102022203866A1 (de) Kommunikationssystem und Layout-Verfahren eines Kommunikationssystems
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE102018203605A1 (de) Filtereinrichtung für ein Hochvoltbordnetz eines Kraftfahrzeugs, Hochvoltbordnetz sowie Kraftfahrzeug
EP0057239A1 (de) Monolithisch integrierte Gegentakt-Treiberschaltung
DE10241086B4 (de) Zusammengesetztes integriertes Halbleiterbauteil
EP1118928A1 (de) Schaltungsanordnung zur Regelung des Leitungsverbrauchs eines integrierten Schaltkreises
DE4421419A1 (de) MOS-Treiberschaltung
EP3788654B1 (de) Schutzschaltung gegen elektrostatische entladungen
DE10200518A1 (de) Spannungsbegrenzer für den Schnittstellenkreis eines Kommunikationsbusses
DE2521984A1 (de) Speiseschaltung fuer einen veraenderlichen verbraucherwiderstand, insbesondere fuer eine teilnehmerschaltung in fernsprechanlagen
DE212022000088U1 (de) Stromversorgungseinrichtung für ein Triple-Quadrupol-Massenspektrometer
DE1762246A1 (de) Begrenzerschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee